JPS59154956U - デマルチプレツクス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は従来の回路を示す接続図、第２図は第１図のサ
ンプル検−ルド回路の構成例を示す接続図、第３図は第
１図の各部の電圧波形を示す波形図、第４図はこの考案
の一実施例を示す接続図、第５図は第４図の各部の電圧
波形を示す波形図である。 １・・・時分割多重信号入力端子、２．　３．　４．　
５　　’・・・それぞれアナログスイッチ、６．　７．
　８．　９・・・それぞれサンプルホールド回路、１０
，１１゜１２．１３・・・それぞれ信号出力端子、４３
，４４゜１６．１７・・・それぞれ制御信号入力端子、
４１・・・切換スイッチ。各図中同一符号は同−又は相
当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 時分割多重信号をそれぞれのチャネルの信号に分離する
   ため、上記時分割型信号が並列に入力されるＮ個のアナ
   ログスイッチと、このＮ個のアナログスイッチの各スイ
   ッチのオンオフを制御する手段とを有するデマルチプレ
   ックス回路において、上記Ｎ個のアナログスイッチのう
   ちのＭ個のアナログスイッチの入力に上記時分割多重信
   号の入力を接続するか接地電位を接続するかの切換を行
   う切換スイッチと、この切換スイッチによって接地電位
   が接続されたアナログスイッチを適宜な時間ごとにオン
   状態に制御する手段とを備えたことを特徴とするデマル
   チプレックス回路。