JPS61173070U - - Google Patents
Info
- Publication number
- JPS61173070U JPS61173070U JP5805185U JP5805185U JPS61173070U JP S61173070 U JPS61173070 U JP S61173070U JP 5805185 U JP5805185 U JP 5805185U JP 5805185 U JP5805185 U JP 5805185U JP S61173070 U JPS61173070 U JP S61173070U
- Authority
- JP
- Japan
- Prior art keywords
- contact signal
- control contact
- polarity
- abnormality detection
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Protection Of Static Devices (AREA)
Description
第1図はこの考案の一実施例の異常検出装置を
示す全体機能図、第2図はこの考案の異常検出回
路の一例を示す回路図、第3図は従来におけるセ
ンサ異常検出回路を示す回路図、第4図、第5図
はセンサより入力される信号の状態を示したタイ
ムチヤート図である。 図において、6は接点増巾回路、7は異常検出
回路、9は接点極性切替スイツチ、10は遅延時
間設定スイツチ、13は極性反転素子、14は異
常検出用素子、15は遅延素子である。なお、各
図中、同一符号は同一あるいは、相当部分を示す
ものとする。
示す全体機能図、第2図はこの考案の異常検出回
路の一例を示す回路図、第3図は従来におけるセ
ンサ異常検出回路を示す回路図、第4図、第5図
はセンサより入力される信号の状態を示したタイ
ムチヤート図である。 図において、6は接点増巾回路、7は異常検出
回路、9は接点極性切替スイツチ、10は遅延時
間設定スイツチ、13は極性反転素子、14は異
常検出用素子、15は遅延素子である。なお、各
図中、同一符号は同一あるいは、相当部分を示す
ものとする。
Claims (1)
- 制御接点信号Aとこれに関連する別の制御接点
信号Bを導入し、両者を比較することにより異常
を検出するものにおいて、制御接点信号A又はB
の極性を切替え得る極性切替スイツチ、制御接点
信号Aと制御接点信号Bの不一致を検出する異常
検出用論理素子、正常時における制御接点信号A
と制御接点信号Bとの時間遅れ分を補償する遅延
素子を備え、該遅延素子の遅延時間設定及び上記
極性切替スイツチの極性切替を任意に選択できる
ようにしたことを特徴とするセンサ異常検出装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5805185U JPS61173070U (ja) | 1985-04-16 | 1985-04-16 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5805185U JPS61173070U (ja) | 1985-04-16 | 1985-04-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61173070U true JPS61173070U (ja) | 1986-10-28 |
Family
ID=30583180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5805185U Pending JPS61173070U (ja) | 1985-04-16 | 1985-04-16 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61173070U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6421608A (en) * | 1987-07-17 | 1989-01-25 | Fanuc Ltd | Pc input/output signal processing system |
-
1985
- 1985-04-16 JP JP5805185U patent/JPS61173070U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6421608A (en) * | 1987-07-17 | 1989-01-25 | Fanuc Ltd | Pc input/output signal processing system |