JPS6214870B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はテレビ受像機及びオーデイオテープレ
コーダーの機能を有するとともに、地図、住所
録、電話番号等の画像情報をデイジタル信号とし
て記録したカセツトテープを再生した場合には、
そのデイジタル信号を処理して、各種画像情報を
表示できるようにした多用途情報処理装置に関す
る。

最近マイクロプロセツサーの普及とともに、磁
気テープや磁気デイスク等の外部記憶装置と画像
表示装置を備えた家庭用の情報処理装置が開発さ
れ、一般に販売されているが、これ等は、従来の
テレビ受像機やテープレコーダー等とは全く独立
した製品であるので、一般の人が、テレビ受像機
やテープレコーダーと共に情報処理装置をも利用
しようとすると、これ等すべての装置を別々に備
えなければならない。

その場合、これ等の占有空間が極めて大きくな
るという問題があつた。

本発明はこの点に着眼しなされたテレビ受像機
とテープレコーダーと、情報処理装置とを１体化
するとともに多くの回路や機構を互に共用した小
型かつ安価な多用途情報処理装置において、画像
情報のアドレスを入力し、それをサーチする際の
操作性を改善したものである。

以下、本発明をその実施例を用いて説明する。

第１図は、本発明の１実施例の要部ブロツク線
図であり、同図において、１は、全体の電源スイ
ツチ、２は、テレビ放送を受信する同調回路、映
像・音声検波回路等から成る受信回路、３は該受
信回路２を操作する選局装置、４は前記受信回路
２又は後述する合成回路３４から出力される複合
映像信号を処理する映像信号処理回路、６は輝
度・コントラスト等を調整するための調整装置、
５はCRT（陰極線管）である。１０はヘツド、
走行制御機構、ヘツド切換機構等からなるテープ
デツキ、１１は該テープデツキ１０の出力を増幅
するプリアンプ、７は前記受信回路２及びプリア
ンプ１１の出力信号を切換える切換回路、８は該
切換回路７から出力される音声信号を増幅するオ
ーデイオ回路、９はスピーカーである。１７は、
本装置の動作モード、即ちテレビモード、オーデ
イオ・テープモード、又は情報処理モードを選択
するためのモード切換装置、１８はオーデイオ・
テープモードの時テープデツキ１０を操作するた
めのキーボード、１９は情報処理モードの時の操
作用キーボード、１６はテープデツキ１０へ入力
されるデツキ制御信号を切換える切換回路、１２
は情報処理モードの時、テープデツキ１０で再生
されたデイジタル信号を波形整形する回路及びク
ロツク信号生成回路等からなるデータ・デコー
ダ、１４はデイジタル信号の有無を検出し、検出
信号を出力する信号検出回路、１３は、データ・
デコーダ１２から出力されるシリアルデータをパ
ラレル・データに変換するためのＳ／Ｐ変換回
路、１５はデータ・デコーダ１２から出力される
データから後述するスタートデータを検出するス
タート検出回路、２０は、後述するCPUブロツ
ク、３６は該CPUブロツク２０で処理されたア
ドレスを表示するアドレス表示装置、３１は、
Ｓ／Ｐ変換回路１３から出力されたデータをデー
タ・メモリー３２に書込む際にアドレスを指定す
るアドレス指定回路、３０はデータ・メモリー３
２に読出し命令を出力するとともに後述する合成
回路３４に垂直、水平同期信号を供給する映像信
号調整回路、３３はデータメモリー３２から出力
されたパラレル・データをシリアル・データに変
換するＰ／Ｓ変換回路で、合成回路３４は該Ｐ／
Ｓ変換回路３３から出力されるデータと前記映像
信号調整回路３０から供給される垂直・水平同期
信号とから複合映像信号を合成する回路である。

CPUブロツク２０は処理回路２２、プログラ
ム用メモリー２３、演算用メモリー２４、入出力
制御回路２５、レジスタ２６〜２８、タイマー２
９等で構成されていて、それぞれはデータ・バス
及びアドレス・バスを介して互に接続されてい
る。

次に、このように構成された本装置のそれぞれ
の動作モードについて説明する。

(イ) テレビモード まず電源スイツチ１をオンし、モード切換装置
１７をテレビモードに設定する。このようにする
と、受信回路２、選局装置３、映像信号処理回路
４、調整装置６、CRT５、切換回路７、オーデ
イオ回路８、スピーカー９が動作状態になり、切
換回路７ではモード切換装置１７から出力される
切換信号によつて受信回路２からの音声信号だけ
がオーデイオ回路８に供給されるようになるの
で、テレビ受像機に必要なすべてのブロツクが互
に接続され動作状態になる。

かくして、選局装置３を操作して、UHF帯、
VHF帯の所望のテレビ放送を受信し、CRT５で
映像を、スピーカー９で音声をそれぞれ再生する
ことができる。

(ロ) オーデイオ・テープモード 電源スイツチ１をオンし、モード切換装置１７
をオーデイオ・テープモードに設定すると、テー
プデツキ１０、プリアンプ１１、切換回路７、オ
ーデイオ回路８、スピーカー９、キーボード１
８、切換回路１６が動作状態になり、切換回路１
６においてはモード切換装置１７からの切換信号
により、キーボード１８からのデツキ制御信号だ
けが、テープデツキ１０に、又、切換回路７にお
いては、切換信号によりプリアンプ１１からの出
力信号だけがオーデイオ回路８にそれぞれ供給さ
れるようになる。

なお、モード切換装置１７から出力される利得
制御信号によりプリアンプ１１の利得及びイコラ
イザー特性はオーデイオテープ用に調整される。

このような状態で、オーデイオ・カセツトテー
プをテープデツキ１０にセツトし、キーボード１
８でプレイモードを指示すると、テープに記録さ
れた音声信号がテープデツキ１０で再生され、プ
リアンプ１１、オーデイオ回路８を介してスピー
カー９から出力される。

なお、キーボード１８では、プレイモードの指
示の他に、早送りモード、巻戻しモード、停止等
の指示をすることが可能である。

(ハ) 情報処理モード 動作を説明する前にまず情報処理装置において
使用される、画像情報テープの記録フオーマツト
について説明する。

磁気テープとしてはオーデイオ用テープと全く
同じカセツトテープを用い、そのテープのトラツ
ク上には、第２図に示すように無信号の空白部１
００とデータブロツク１１０が交互に配置され、
各々のデータブロツク１１０はその直前の空白部
１００と結合して単位ブロツクを構成している。

各データブロツクは、前記データデコーダ１２
のPLLのロツクを促がし、安定させるプリアンブ
ル部１０１、後にアドレスデータ１０３が続いて
いることを示すスタート・データ部１０２、各デ
ータブロツクのアドレスを記録したアドレス・デ
ータ部１０３、画像情報データ部１０４、デー
タ・デコーダ１０５のPLLの急激なロツクはずれ
を防止するためのポスト・アンブル部１０５がそ
れぞれ図のような順序で配置されている。

又、このようなデータの画像情報の各アドレス
は第３図に示すように、ラージランクＬ、ミドル
ランクＭ、スモールランクＳ、デイーテールラン
クＤにランク付けされ、重み付けが行われている
ラージランクＬのアドレスには９個のミドルラン
クＭのアドレスが、各ミドルランクＭのアドレス
にはそれぞれ９個のスモールランクＳのアドレス
が、更に各スモールランクＳのアドレスには、そ
れぞれ９個のデイーテールランクＤのアドレスが
それぞれ従属している。

なお、第３図のブロツク内に記入した各数字は
それぞれのアドレスを示している。

このアドレス構成を地図情報に関して説明する
と、ラージランクＬのアドレスの地域はそれに従
属する全てのミドルランクＭのアドレスの地域を
含み、各ミドルランクＭのアドレスの地域はそれ
に従属する全てのスモールランクＳのアドレスの
地域を含み、更に各スモールランクＳのアドレス
の地域はそれに従属するデイーテールランクＤの
アドレスの地域を含むように各地図情報のアドレ
スがランク付けされている。

次にこのような画像情報を記録したテープを再
生し、画像情報を表示する場合の動作について説
明する。

電源スイツチ１をオンした後、モード切換装置
１７を情報処理モードに設定すると受信回路２、
選局装置３、キーボード１８、オーデイオ回路８
を除くすべての回路ブロツクが動作状態になり、
モード切換装置１７からの切換信号により、切換
回路１６においてはCPUブロツク２０から出力
されるデツキ制御信号だけがテープデツキ１０
に、又切換回路７においてはプリアンプ１１から
の出力データ・デコーダ１２及び信号検出回路１
４に供給されるようになる。

なお、モード切換装置１７から出力される制御
信号により、プリアンプ１１の利得、イコライザ
特性は画像情報テープ用に調整され、モード切換
装置１７から出力されるプログラム開始信号によ
り、CPUブロツク２０は動作を開始する。

このような状態で画像情報用カセツト・テープ
をテープデツキ１０にセツトすると、テープデツ
キ１０は自動的にプレイモードになり、データの
読出しを開始する。

以下動作を第１図、第２図及び第４図のフロー
チヤートを用いて説明する。

既に述べたように、第４図のフローチヤートの
ステツプａ，ｂを経て、ステツプｃに達し、テー
プデツキ１０はプリアンブル部１０１からデータ
を読み始める。プリアンブル部１０１のデータが
読込まれるとデータ・デコーダ１２のPLLがロツ
クされたかどうかの判別信号がCPUブロツク２
０に出力される。

プリアンブル部１０１のないオーデイオテープ
のような場合はPLLはロツクされず、CPUブロ
ツク２０からは走行停止命令が、テープデツキ１
０に出され（ステツプｖ）、テープデツキ１０は
走行を停止する。

なお、図示していないがこの場合LED等が点
灯してカセツトテープが正常でない旨警告を発す
る。

一方、所定のプリアンブル部１０１が読出され
ると、データデコーダ１２のPLLはロツクし、プ
リアンブル部１０１に続くアドレス部１０２が読
出され、そのアドレスがCPUブロツク２０のレ
ジスタ２６，２７にNA（現在のアドレス）及び
TA（移動すべきアドレス）として共にメモリさ
れ、ステツプｑに達する。

ステツプｑに達すると後述するように、ステツ
プｒ〜ｔを経過して、最初に読出された画像情報
CRT５で表示され、更にステツプｉ，ｊ，ｋを
経過して、ステツプｌに達し、テープデツキ１０
は走行を停止する。

なお、アドレス表示装置３６には、ステツプｅ
でメモリされたアドレスTAが表示される。

続いて、所望の画像情報を表示させる場合の操
作について説明する。

まずキーボード１９のアドレスキー（０から９
までの数字キー）を操作し、所望のアドレスを入
力する。（各種キーに関しては後に説明する。） 入力されたアドレスはTAとして新たにレジス
タ２７にメモリされ、又アドレス表示装置３６に
表示される。

次にキーボード１９のコールキーを押すとプロ
グラムが下記のように順次進行し、新しく入力さ
れたアドレスTAへの移動が行われる。ステツプ
ｈにおいてCPUブロツク２０がTAとNAの演算
を行い、移動すべきブロツク数△Ａを算出し、そ
れをレジスタ２８にメモリする。

CPUブロツク２０は△Ａ＝０であるかどうか
の判断を行い、△Ａ≠０の時は△Ａ＝０となるま
で早送り命令、又は巻戻し命令をテープデツキ１
０に出力する。

ブロツクの移動量は信号検出回路１４がデータ
ブロツク間の空白部１００を検出したとき出力す
る検出信号により、CPUブロツク２０が刻々カ
ウントする。

早送りモードの時は検出信号の数だけ△Ａから
の減算が行われ、巻戻しモードの時は検出信号の
数だけ△Ａへの加算が行われる。

ステツプｉとステツプｊを繰返して△Ａ＝０と
なると、ステツプｋに進み、CPUブロツク２０
はテープデツキ１０に走行停止命令を出す。この
時、ヘツドは、目標としてデータブロツク１１０
の直前の空白部１００で停止する。

テープ走行が停止すると、レジスタ２６とレジ
スタ２７にメモリされたアドレスNAとTAの比
較が行われる。

これは後述するように、ステツプｍ…ｑ，ｒ…
ｉを経てレジスタ２６に新たなアドレスNAが書
込まれたものと、これからステツプｍ…ｑ，ｒ…
ｉを経過するものとを区別するためである。

ステツプｍ…ｑ，ｒ…ｉを経過してきたものは
レジスタ２６に新たに読込まれたアドレスTAが
NAとして書込まれ、TA＝NAとなつている。

この場合は新たに走行停止命令がCPUブロツ
ク２０からテープデツキ１０に出され、テープデ
ツキ１０は、走行停止し、待機状態となる。（ス
テツプｕ） NA≠TAの時はCPUブロツク２０がプレイ命
令を出すので、プリアンブル部１０１からポスト
アンブル部１０５の方へデータが順次読込まれ
る。

もしテープに欠かんなどがあり所定のプリアン
ブル部１０１が検出されない場合は、前述のステ
ツプｄ→ｖと同様にステツプｍ→ｖへと進みテー
プの走行は停止する。

又、その旨の警告がLEDの点灯又はブザーの
動作により行われる。

データ・デコーダ１２でPLLのロツクが行われ
るとプリアンブル部１０１に続くスタートデータ
部１０２がスタート検出回路１５で検出され、そ
の後のアドレスデータ部１０３のデータがCPU
ブロツク２０に供給される。

CPUブロツク２０ではその新たに読出された
アドレスTAをNAとしてレジスタ２６にメモリ
する。

次にレジスタ２６，２７にメモリされたアドレ
スNAとTAの比較をステツプｑで行い、TA＝
NAが確認されるとCPUブロツク２０はアドレス
指定回路３１を動作させ、Ｓ／Ｐ変換回路１３か
ら出力されたデータをデータ・メモリ３２に書込
ませる。

もし、信号検出回路１４が何らかの原因ですべ
ての空白部１００を正常に検出しなかつた時は
TA≠NAとなるので、この場合はステツプｑか
らステツプｈへ戻り、再度前述のステツプを繰返
す。

データメモリ３２の所定のアドレスにデータの
書込みが終了するとCPUブロツク２０からの読
出し命令によりデータメモリ３２ではデータの読
出しが開始される。

なお、この時、前記読出し命令に同期した垂直
同期信号、及び水平同期信号が調整回路３０から
合成回路３４に出力される。

合成回路３４においてはデータメモリ３２から
読出され、Ｐ／Ｓ変換回路３３で変換されたデー
タと前記垂直同期信号及び水平同期信号を調整し
て、所定の複合映像信号を合成し、映像信号処理
回路４に出力する。

かくしてCRT５に所望の画像情報が表示され
る。

一方読取つたデータブロツク１１０の次の空白
部１００が読取られるとステツプｔに示すように
△Ａ＝―１となる。

その結果ステツプｉ→ｊのループで１ブロツク
だけ巻戻しが行われる。巻戻しが行われ△Ａ＝０
となると、前述のように、ステツプｋ→ｌ→ｕと
進み、テープ走行が停止して、待機状態となる。

このようにして、任意のアドレスの画像情報を
表示させることができる。

読いて、キーボード１９のアドレスキー、コー
ルキー、メモリーキー等の各種キーの操作につい
て説明する。

前述したようにアドレスキーは所望のアドレス
を入力するための０から９までの数字キーであ
り、コールキーは、指定されたアドレスのサーチ
を開始させるためのキー、メモリーキーは指定さ
れたアドレスをメモリーしたり、メモリされたア
ドレスのサーチを開始させるためのキーである。

これ等の各種キー操作による動作は、キーの押
された時の状態によつて異なり、それ等の関係は
第５図のようになる。

第５図に示された各動作を次に説明する。

(A‐1) アドレス変更： 新たに入力されたアドレスがCPUブロツク
２０のレジスタ２７にTAとしてメモリされ
る。

なお、アドレスインジケータ３６には新たな
アドレスTAが表示される。

(A‐2) ダイレクト・アドレスコール： 入力されたアドレスTAのサーチを開始す
る。このことに関しては既に詳しく説明した。

(A‐3) メモリ： 入力されたアドレスが、メモリポインターに
より、CPUブロツク２０のアドレスメモリー
にメモリされる。

(A‐4) 上位ランクアドレスコール： 第３図に示したように、アドレスがランク付
けされていると、それが従属している１つ上の
ランクのアドレスをサーチする。

即ち、ステツプA₂，A₄，A₅又はA₃で示した
如く所定のアドレスを一度サーチした後又は、
アドレスをメモリーした後、又はステツプＢ―
５に示す如くアドレスを変更してから時間t₀経
過後、アドレス・キーを操作することなく、ス
テツプＢ―７に示すようにコールキーを押圧す
ると、レジスタ２７の最下位のレジスタDRの
データ「０」に変更される。

つまり、レジスタ２７のデータはデイーテー
ル・ランクＤのアドレスから、スモールランク
Ｓのアドレスに対応したものとなる。そして、
ステツプＡ―４に示す如く、スモール・ランク
Ｓのアドレスが新たにサーチされ、それに対応
した画像情報データが読出される。

又、先に読出した画像情報データのアドレス
がスモール・ランクＳのものであれば、その後
コールキーを押圧することによつて、レジスタ
２７のレジスタSRのデータが「０」に変更さ
れ、レジスタ２７のデータはミドルランクＭの
アドレスに対応したものとなる。

そして、このミドルランクＭのアドレスが新
たにサーチされ、それに対応した画像情報デー
タが読み出される。

更に又、先に読出された画像情報データのア
ドレスがミドルランクＭのものであれば、その
後コールキーを押圧することによつて、レジス
タ２７のレジスタMRのデータが「０」に変更
され、レジスタ２７のデータはラージランクに
対応したものとなる。

そしてこのラージランクＬのアドレスが新た
にサーチされ、それに対応した画像情報データ
が読出される。

つまり、１級上位ランクのアドレスのサーチ
が新たにアドレスキーを操作することなく行え
る。

(A‐5) メモリアドレスコール： CPUブロツク２０のアドレスメモリにメモ
リされたアドレスをメモリポインターに従つて
サーチする。

第６図は第５図をフローチヤートで表わしたも
ので、同図においてステツプｕは第４図のフロー
チヤートのステツプｕと同じく待機状態を示して
おり、Ａ―１〜Ａ―５で示した各ステツプは第５
図の説明図内の各記号に対応している。

なおここで、アドレス・キー操作と、レジスタ
２７にメモリされるアドレス番号に関して詳しく
説明する。

まず待機状態からステツプＢ―１の如くアドレ
スキー（数字キー）を１個押圧すると、第７図に
示す如くレジスタMR，SR，DRから構成されて
いるレジスタ２７の最下位のレジスタDRの番号
だけが入力された番号に変更される。なおアドレ
スキーが押圧されるとステツプＢ―２に示す如く
CPUブロツク２０のタイマー２９が動作を開始
する。

続いて、ステツプＢ―３，Ｂ―４の如くコール
キー、又はメモリーキーを押圧するとステツプＡ
―２又はＡ―３に達し、CPUブロツク２０のレ
ジスタ２７に新たに記憶されたアドレスTAがサ
ーチ、又はアドレスメモリーに記憶される。

一方、コールキー及びメモリーキーを押さず、
タイマー２９の動作時間t₀以内に再びアドレスキ
ーを１個押圧すると、レジスタDRに記憶されて
いた番号が新たに入力された番号に変更されると
ともに、レジスタSR，DRに記憶されていた番号
が上位桁のレジスタMR，DRにそれぞれ１桁ず
つシフトされる。

アドレスキーが押圧されるとステツプＢ―２に
戻り、タイマー２９は再び動作を開始する。

つまり、時間間隔t₀内にアドレスキーを次々と
押圧すると、以前に入力された番号が順に１桁ず
つ繰上り、常に最新の３桁の番号がレジスタ
MR，SR，DRに記憶されることになる。

そして最後のアドレスキーを押圧してから時間
t₀内にコールキー又はメモリーキーを押圧すると
前述の如く、最新のアドレス番号がサーチ又はア
ドレス・メモリに記憶される。

なおコールキー及びメモリーキーも押圧されず
タイマー２９が動作してから時間t₀が経過すると
そのまま待機状態に戻る。

従つて、連続的にアドレスキーを押圧して任意
のアドレスをレジスタ２７に入力できるととも
に、現在表示されている画像情報と同じスモー
ル・ランクＳに含まれる他のアドレスをレジスタ
２７に入力するときは、最下位桁に対応するアド
レスキーを１個押圧するだけの簡単な操作で、ア
ドレスが変更できる。

第８図は上述の説明、即ちアドレスキー操作と
レジスタ２７にメモリされるアドレスの関係をチ
ヤートにしたものである。

以上述べたように本発明によれば、複数桁のア
ドレスと該アドレスに対応した画像情報データと
を記録した記憶媒体を再生する際、数字キーから
なるアドレスキーで所望のアドレスを指定し、そ
の後コールキーを操作すると指定されたアドレス
がサーチされ、それに対応した画像情報データが
読出されるようにした情報処理装置において、ア
ドレスキー操作後の経過時間を測るタイマー手段
と、指定された複数桁のアドレスを記憶する記憶
手段と、該記憶されたアドレスを表示するアドレ
ス表示手段とを備え、アドレスキー操作により前
記複数桁のアドレスの最下位桁が新たに入力され
た番号に変更されると共に、アドレスキーの１つ
の操作と次の操作との間隔が所定時間以内であれ
ばアドレスキー操作により該アドレス各桁の値が
下位桁より上位桁に１桁ずつシフトされ、画像情
報データを読出した後、アドレスキーを操作する
ことなくコールキーを操作すると先に読出された
画像情報データのアドレスに関連した特定のアド
レスがサーチされ、そのアドレスに対応した画像
情報データが読出されるようにしたので、連続的
にアドレスキーを押出して任意のアドレスを記憶
手段に入力して該アドレスの画像情報データが読
出せるとともに、現在表示されている画像情報と
同じスモール・ランクに含まれる他のアドレスを
記憶手段に入力するときは、最下位桁に対応する
アドレスキーを１個押圧するだけの簡単な操作
で、アドレスが変更できる。また、アドレス表示
手段により、画像情報データの記憶・読出しの各
操作を確認できる。さらに、上位ランクのアドレ
ス等のサーチが新たにアドレスを指定することな
く、簡単な操作で行われ、その効果は大きい。

【図面の簡単な説明】

第１図は本発明の１実施例の要部ブロツク線
図、第２図は画像情報テープのフオーマツト、第
３図は画像情報のアドレスを説明するための図、
第４図は第１図に示した装置の動作を説明するた
めのフローチヤート、第５図はキー操作による動
作を説明するための図、第６図は第５図のフロー
チヤート、第７図はレジスタ２７の詳細図、第８
図はアドレスキー操作とレジスタ２７のアドレス
番号の関係を示すチヤートである。 ２……受信回路、４……映像信号処理回路、５
……CRT、７，１６……切換回路、８……オー
デイオ回路、１０……テープデツキ、１２……デ
ータ・デコーダ、１３……Ｓ／Ｐ変換回路、１４
……信号検出回路、１５……スタート検出回路、
２０………CPUブロツク、２６，２７，２８…
…レジスタ、３１……アドレス指定回路、３２…
…データメモリ、３３……Ｐ／Ｓ変換回路、３４
……合成回路。

Claims (1)

【特許請求の範囲】
1. １ 複数桁のアドレスと該アドレスに対応した画
   像情報データとを記録した記録媒体を再生する
   際、数字キーからなるアドレスキーで所望のアド
   レスを指定し、その後コールキーを操作すると指
   定されたアドレスがサーチされ、それに対応した
   画像情報データが読出されるようにした情報処理
   装置において、アドレスキー操作後の経過時間を
   測るタイマー手段と、指定された複数桁のアドレ
   スを記憶する記憶手段と、該記憶されたアドレス
   を表示するアドレス表示手段とを備え、アドレス
   キー操作により前記複数桁のアドレスの最下位桁
   が新たに入力された番号に変更されると共に、ア
   ドレスキーの１つの操作と次の操作との間隔が所
   定時間以内であればアドレスキー操作により該ア
   ドレス各桁の値が下位桁より上位桁に１桁ずつシ
   フトされ、画像情報データを読出した後、アドレ
   スキーを操作することなくコールキーを操作する
   と先に読出された画像情報データのアドレスに関
   連した特定のアドレスがサーチされ、そのアドレ
   スに対応した画像情報データが読出されるように
   したことを特徴とする情報処理装置。