JPS6214732Y2 - - Google Patents

Info

Publication number
JPS6214732Y2
JPS6214732Y2 JP15939779U JP15939779U JPS6214732Y2 JP S6214732 Y2 JPS6214732 Y2 JP S6214732Y2 JP 15939779 U JP15939779 U JP 15939779U JP 15939779 U JP15939779 U JP 15939779U JP S6214732 Y2 JPS6214732 Y2 JP S6214732Y2
Authority
JP
Japan
Prior art keywords
transistor
transistors
output stage
power amplifier
voltage source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15939779U
Other languages
Japanese (ja)
Other versions
JPS5677120U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15939779U priority Critical patent/JPS6214732Y2/ja
Publication of JPS5677120U publication Critical patent/JPS5677120U/ja
Application granted granted Critical
Publication of JPS6214732Y2 publication Critical patent/JPS6214732Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は、A級プツシユプル電力増幅器に用
いて好適な電力増幅器のバイアス回路に関する。
[Detailed Description of the Invention] This invention relates to a power amplifier bias circuit suitable for use in a class A push-pull power amplifier.

一般にA級プツシユプル電力増幅器において
は、これを無負荷状態で出力信号がクリツプする
ような大振幅動作させた場合に、出力段のアイド
リング電流がゼロとなつて同出力段の増幅素子が
カツトオフし、これによつて電源電圧が大きく変
動する等の問題がある。例えば第1図は、このよ
うな問題を抱えた従来のA級プツシユプル電力増
幅器の一例を示す図である。すなわち第1図に示
す電力増幅器は、ドライバ段を構成する差動増幅
器構成されたトランジスタ1,2およびカーレン
トミラー回路3と、トランジスタ1,2によつて
駆動されるコンプリメンタリSEPP接続された出
力段のトランジスタ4,5と、ドライバ段のトラ
ンジスタ2とカーレントミラー回路3のトランジ
スタ6との間に直列に介挿され、これらトランジ
スタ2,6に流れる電流を利用して出力段のトラ
ンジスタ4,5にバイアスを供給するトランジス
タ7と抵抗8,9とからなるバイアス電圧源(定
電圧回路)10とからなるものである。しかして
この電力増幅器においては、これら無負荷状態で
使用し、かつ入力信号が出力信号をクリツプさせ
るような大振幅で変化した場合に次のような不都
合を生じる。すなわちこの電力増幅器の入力端子
11a,11bに大振幅の入力信号を印加した場
合には、出力端子12に得られる出力信号がクリ
ツプしている期間において、例えばトランジスタ
2がオン状態にあるときトランジスタ1がカツト
オフし、トランジスタ6がオフとなつてバイアス
電圧源10に流れる電流がゼロとなり、これによ
つて出力段のトランジスタ4,5のバイアス電圧
がゼロとなつてこれらトランジスタ4,5に流れ
るアイドリング電流がゼロとなる。第2図a〜c
は、上記の動作において出力端子12に得られる
出力信号E0の波形と出力段のトランジスタ4,
5に流れるアイドリング電流Ii1,Ii2との波形を
示す図である。したがつて上記の動作時において
は、電源電流の平均値が減少することにより電源
電圧が上昇して各素子が耐圧オーバーによつて破
壊される惧れが生じ、また入力信号のレベルが低
下した場合にもカツトオフしたトランジスタが速
やかに正常動作に戻らなくなり(正常動作に戻る
までに一定の立上り時間を必要とする)、この増
幅器が負帰還増幅器である場合に発振し易くなる
等の不都合が生じる。
In general, in a class A push-pull power amplifier, when it is operated with a large amplitude such that the output signal clips under no load conditions, the idling current in the output stage becomes zero and the amplification element in the output stage is cut off. This causes problems such as large fluctuations in the power supply voltage. For example, FIG. 1 is a diagram showing an example of a conventional class A push-pull power amplifier that has such problems. That is, the power amplifier shown in FIG. 1 includes transistors 1 and 2 configured as a differential amplifier and a current mirror circuit 3 that constitute a driver stage, and an output stage that is driven by transistors 1 and 2 and is connected in a complementary SEPP. The transistors 4 and 5 of the driver stage are inserted in series between the transistor 2 of the driver stage and the transistor 6 of the current mirror circuit 3, and the current flowing through these transistors 2 and 6 is used to connect the transistors 4 and 5 of the output stage. The bias voltage source (constant voltage circuit) 10 includes a transistor 7 and resistors 8 and 9 to supply a bias to the circuit. However, when this power amplifier is used in these no-load conditions and the input signal changes with a large amplitude that causes the output signal to clip, the following problems occur. That is, when a large amplitude input signal is applied to the input terminals 11a and 11b of this power amplifier, during a period when the output signal obtained at the output terminal 12 is clipped, for example, when transistor 2 is in the on state, transistor 1 is cut off, the transistor 6 is turned off, and the current flowing through the bias voltage source 10 becomes zero, so that the bias voltage of the output stage transistors 4 and 5 becomes zero, and the idling current flows through these transistors 4 and 5. becomes zero. Figure 2 a-c
is the waveform of the output signal E0 obtained at the output terminal 12 in the above operation and the output stage transistor 4,
5 is a diagram showing the waveforms of the idling currents Ii 1 and Ii 2 flowing through the motor. Therefore, during the above operation, as the average value of the power supply current decreases, the power supply voltage increases, causing the risk that each element may be destroyed due to overvoltage resistance, and the level of the input signal decreases. In some cases, the cut-off transistor will not return to normal operation quickly (a certain rise time is required to return to normal operation), and if this amplifier is a negative feedback amplifier, problems such as oscillation will occur. .

この考案は上記の事情に鑑み、電力増幅器が無
負荷状態で大振幅動作し、もつて出力信号がクリ
ツプした場合にも、出力段のアイドリング電流を
確保して電源電圧の変動、発振等を防止し得るよ
うにした電力増幅器のバイアス回路を提供するも
ので、プツシユプル接続された出力段のトランジ
スタと、これらの出力段のトランジスタを駆動す
るドライバ段のトランジスタと、このドライバ段
のトランジスタに直列接続され前記出力段のトラ
ンジスタにバイアスを供給するバイアス電圧源と
を有する電力増幅器において、前記出力段のトラ
ンジスタに各々補助トランジスタをカスコード接
続しこれら補助トランジスタの各ベースと前記出
力段のトランジスタの各エミツタとの間に定電圧
源を介挿するとともに、前記バイアス電圧源に電
流路形成トランジスタを直列接続しこれら電流路
形成トランジスタの各ベースに前記出力段トラン
ジスタの各コレクタ電圧を印加するように構成し
てなり、前記バイアス電圧源に前記ドライバ段の
トランジスタに流れる電流の値とは無関係に一定
電流を流すようにしたことを特徴としている。
In view of the above-mentioned circumstances, this idea was developed to ensure idling current in the output stage and prevent fluctuations in power supply voltage, oscillation, etc. even when the power amplifier operates with a large amplitude under no-load conditions and the output signal clips. This circuit provides a bias circuit for a power amplifier that allows push-pull connection of output stage transistors, a driver stage transistor that drives these output stage transistors, and a driver stage transistor connected in series with the driver stage transistor. A power amplifier having a bias voltage source that supplies bias to the transistors in the output stage, wherein auxiliary transistors are connected in cascode to the transistors in the output stage, and the bases of these auxiliary transistors are connected to the emitters of the transistors in the output stage. A constant voltage source is inserted between them, current path forming transistors are connected in series to the bias voltage source, and each collector voltage of the output stage transistor is applied to each base of these current path forming transistors. , the bias voltage source is characterized in that a constant current is caused to flow through the bias voltage source regardless of the value of the current flowing through the transistor of the driver stage.

以下、この考案の実施例を第3図および第4図
を参照して説明する。
An embodiment of this invention will be described below with reference to FIGS. 3 and 4.

第3図はこの考案の第1の実施例の構成を示す
図であつて、この考案によるA級電力増幅器PA1
の構成を示す回路図である。この図に示されるよ
うに電力増幅器PA1は、ドライバ段を構成するト
ランジスタ21,22およびカーレントミラー回
路23と、コンプリメンタリSEPP接続された出
力段のトランジスタ24,25と、トランジスタ
22とカーレントミラー回路23のトランジスタ
26との間に直列介挿され、出力段のトランジス
タ24,25にバイアスを供給するトランジスタ
27と抵抗28,29とからなるバイアス電圧源
30とを有している。この場合、上記構成は第1
図に示す電力増幅器の構成と同一である。そし
て、この電力増幅器PA1が第1図に示す電力増幅
器と異なる点は、前記バイアス電圧源30に定電
流供給回路31,32を接続した点、出力段トラ
ンジスタ24,25にトランジスタ50,51を
各々カスコード接続した点、および、トランジス
タ50,51の各ベースとトランジスタ24,2
5の各エミツタとの間に各々電源52,53(電
圧値は各々V52,V53)により一定の電圧を印加し
た点である。
FIG. 3 is a diagram showing the configuration of the first embodiment of this invention, which is a class A power amplifier PA 1 according to this invention.
FIG. As shown in this figure, the power amplifier PA 1 includes transistors 21 and 22 and a current mirror circuit 23 constituting a driver stage, transistors 24 and 25 in an output stage connected in a complementary SEPP, a transistor 22, and a current mirror circuit 23. A bias voltage source 30 is inserted in series with the transistor 26 of the circuit 23 and includes a transistor 27 and resistors 28 and 29 for supplying bias to the output stage transistors 24 and 25. In this case, the above configuration is the first
The configuration is the same as that of the power amplifier shown in the figure. The difference between this power amplifier PA 1 and the power amplifier shown in FIG. The points connected in cascode, and the bases of transistors 50 and 51 and transistors 24 and 2
At this point, a constant voltage was applied between each emitter of 5 by power supplies 52 and 53 (voltage values are V 52 and V 53 respectively).

上述した構成によると、電源52→トランジス
タ50のベース→同トランジスタ50のエミツタ
→トランジスタ54のベース→同トランジスタ5
4のエミツタ→抵抗Rc→トランジスタ24のベ
ース→同トランジスタ24のエミツタ→電源52
なるループに流れる電流の値I1は、 I1=(V52−3・VBE)/Rc ……(1) (VBEはトランジスタのベース・エミツタ
間電圧降下) となり、上記(1)式からトランジスタ54のベース
に一定電流が流れ、同トランジスタ54が定電流
源として動作することが判る。すなわち、定電流
供給回路31は、トランジスタ54、抵抗Rc、
トランジスタ50、および電源52から構成され
ており、トランジスタ54、抵抗Rcが定電流発
生側、トランジスタ50、電源52が定電圧発生
側を構成している。周知のように、定電流回路を
構成する場合は定電圧発生手段が必要になるが、
この回路においては、上述のように電源52とカ
スコード接続されたトランジスタ50とがフロー
テイングされた定電圧発生源となつている。ま
た、上記と同様にして、定電流供給回路32は、
トランジスタ55、抵抗Rd、トランジスタ5
1、および電源53とからなつている。
According to the above-described configuration, the power supply 52 → the base of the transistor 50 → the emitter of the transistor 50 → the base of the transistor 54 → the transistor 5
4 emitter → resistor Rc → base of transistor 24 → emitter of transistor 24 → power supply 52
The value of the current I 1 flowing through the loop is I 1 = (V 52 −3・VBE)/Rc...(1) (VBE is the voltage drop between the base and emitter of the transistor), and from equation (1) above, It can be seen that a constant current flows through the base of transistor 54, and that transistor 54 operates as a constant current source. That is, the constant current supply circuit 31 includes a transistor 54, a resistor Rc,
It is composed of a transistor 50 and a power supply 52, with the transistor 54 and resistor Rc forming a constant current generation side, and the transistor 50 and power supply 52 forming a constant voltage generation side. As is well known, when configuring a constant current circuit, a constant voltage generating means is required.
In this circuit, as described above, the power supply 52 and the transistor 50 connected in cascode form a floating constant voltage generation source. Further, in the same manner as above, the constant current supply circuit 32
Transistor 55, resistor Rd, transistor 5
1, and a power supply 53.

上記のような構成による電力増幅器PA1は、こ
れを無負荷状態で使用し、入力信号が出力信号を
クリツプさせるような大振幅で変化した場合に
も、第1図に示す電力増幅器のような不都合が生
じない。
The power amplifier PA 1 with the above configuration is used under no-load conditions, and even when the input signal changes with a large amplitude that causes the output signal to clip, the power amplifier PA 1 shown in Fig. No inconvenience will occur.

すなわち、入力端子41a,41bに大振幅の
入力信号が印加されて例えばトランジスタ21が
カツトオフとなつたとしても、バイアス電圧源3
0には定電流供給回路31,32によつて一定の
電流が供給されるから、同バイアス電圧源30で
生じるバイアス電圧は確保され、それによつて、
出力段トランジスタ24,25のアイドリング電
流が確保される。したがつて、この電力増幅器
PA1においては、上記の動作においても電源電流
が大幅に変化することがなく、正負電源端子3
3,37に得られる電源電圧が変化することがな
い。第4図a〜cは、上記の無負荷時の動作にお
いて出力端子42に得られる出力信号F01の波形
と出力段のトランジスタ24,25に流れるアイ
ドリング電流Ii11,Ii21の波形を示す図である。
That is, even if a large amplitude input signal is applied to the input terminals 41a and 41b and, for example, the transistor 21 is cut off, the bias voltage source 3
0 is supplied with a constant current by the constant current supply circuits 31 and 32, the bias voltage generated by the bias voltage source 30 is secured, and thereby,
The idling current of the output stage transistors 24 and 25 is ensured. Therefore, this power amplifier
In PA 1 , the power supply current does not change significantly even in the above operation, and the positive and negative power supply terminals 3
3, 37, the power supply voltage obtained does not change. 4a to 4c are diagrams showing the waveform of the output signal F 01 obtained at the output terminal 42 and the waveforms of the idling currents Ii 11 and Ii 21 flowing through the output stage transistors 24 and 25 in the above-mentioned no-load operation. It is.

また、上記電力増幅器PA1においては、カスコ
ード接続されたトランジスタ50,51によつ
て、出力段トランジスタ24,25の各エミツ
タ・コレクタ間電圧が一定化され、これにより、
トランジスタ24,25の帰還容量、浮遊容量に
起因する高域特性の劣化が防止される。
Furthermore, in the power amplifier PA 1 , the emitter-collector voltage of each of the output stage transistors 24, 25 is made constant by the cascode-connected transistors 50, 51, and as a result,
Deterioration of high frequency characteristics caused by feedback capacitance and stray capacitance of transistors 24 and 25 is prevented.

このように、上記実施例におけるトランジスタ
50,51は、各々トランジスタ24,25の高
域特性を向上させる機能を有するとともに、定電
流供給回路31,32の定電圧発生源としても機
能している。
In this way, the transistors 50 and 51 in the above embodiment have the function of improving the high-frequency characteristics of the transistors 24 and 25, respectively, and also function as constant voltage generation sources for the constant current supply circuits 31 and 32.

以上説明したように、この考案によれば、プツ
シユプル接続された出力段のトランジスタと、こ
れらの出力段のトランジスタを駆動するドライバ
段のトランジスタと、このドライバ段のトランジ
スタに直列接続され前記出力段のトランジスタに
バイアスを供給するバイアス電圧源とを有する電
力増幅器において、前記出力段のトランジスタに
各々補助トランジスタをカスコード接続しこれら
補助トランジスタの各ベースと前記出力段のトラ
ンジスタの各エミツタとの間に定電圧源を介挿す
るとともに、前記バイアス電圧源に電流路形成ト
ランジスタを直列接続しこれら電流路形成トラン
ジスタの各ベースに前記出力段トランジスタの各
コレクタ電圧を印加するように構成してなり、前
記バイアス電圧源に前記ドライバ段のトランジス
タに流れる電流の値とは無関係に一定電流を流す
ようにしたので、電力増幅器を無負荷状態で大振
幅動作させて出力信号をクリツプさせた場合にも
出力段のアイドリング電流を確保することがで
き、もつて電源電圧の上昇を防止し得て電気部品
の耐圧オーバーを防止できるとともに、出力段ト
ランジスタの信号に対する応答時間を短縮し得て
発振を防止することができる利点が得られる。ま
た、カスコード接続された補助トランジスタによ
つて、出力段トランジスタの各エミツタ・コレク
タ間電圧が一定化され、これにより、出力段トラ
ンジスタの帰還容量、浮遊容量に起因する高域特
性の劣化が防止される。しかも、出力段トランジ
スタの高域特性を向上させる補助トランジスタ
が、前記電流路形成トランジスタを定電流駆動さ
せるための定電圧発生源にもなつているから、別
個に定電圧発生手段を設ける必要がないという効
果も達成している。
As explained above, according to this invention, there are push-pull connected transistors in the output stage, transistors in the driver stage that drive these transistors in the output stage, and transistors in the output stage connected in series with the transistors in the driver stage. A power amplifier having a bias voltage source that supplies bias to the transistors, wherein auxiliary transistors are connected in cascode to each of the transistors in the output stage, and a constant voltage is applied between the bases of these auxiliary transistors and the emitters of the transistors in the output stage. A current path forming transistor is connected in series to the bias voltage source, and each collector voltage of the output stage transistor is applied to each base of the current path forming transistor, and the bias voltage source is connected in series to the bias voltage source. Since a constant current is caused to flow through the source regardless of the value of the current flowing through the transistor in the driver stage, even if the power amplifier is operated with a large amplitude under no load and the output signal is clipped, the idling of the output stage will be reduced. The advantage is that it is possible to secure current, prevent the power supply voltage from rising, and prevent overvoltage of electrical components, and also shorten the response time of the output stage transistor to the signal and prevent oscillation. is obtained. In addition, the cascode-connected auxiliary transistor stabilizes the emitter-collector voltage of each output stage transistor, thereby preventing deterioration of high-frequency characteristics caused by feedback capacitance and stray capacitance of the output stage transistor. Ru. Moreover, since the auxiliary transistor that improves the high-frequency characteristics of the output stage transistor also serves as a constant voltage generation source for driving the current path forming transistor at a constant current, there is no need to provide a separate constant voltage generation means. This effect has also been achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のA級電力増幅器の一例を示す回
路図、第2図a〜cは第1図に示す電力増幅器の
出力信号波形とアイドリング電流波形とを示す
図、第3図はこの考案によるバイアス回路を備え
たA級電力増幅器PA1の構成を示す回路図、第4
図a〜cは同A級電力増幅器PA1の出力信号波形
とアイドリング電流波形を示す図である。 PA1……A級電力増幅器、21,22……ドラ
イバ段のトランジスタ、24,25……出力段の
トランジスタ、30……バイアス電圧源、50,
51……トランジスタ(補助トランジスタ)、5
2,53……電源(定電圧源)、54,55……
トランジスタ(電流路形成トランジスタ)。
FIG. 1 is a circuit diagram showing an example of a conventional class A power amplifier, FIGS. 2 a to c are diagrams showing the output signal waveform and idling current waveform of the power amplifier shown in FIG. 1, and FIG. Circuit diagram showing the configuration of a class A power amplifier PA 1 with a bias circuit according to
Figures a to c are diagrams showing the output signal waveform and idling current waveform of the class A power amplifier PA1 . PA 1 ... Class A power amplifier, 21, 22... Driver stage transistor, 24, 25... Output stage transistor, 30... Bias voltage source, 50,
51...transistor (auxiliary transistor), 5
2, 53... Power supply (constant voltage source), 54, 55...
Transistor (current path forming transistor).

Claims (1)

【実用新案登録請求の範囲】 プツシユプル接続された出力段のトランジスタ
と、これら出力段のトランジスタを駆動するドラ
イバ段のトランジスタと、このドライバ段のトラ
ンジスタに直列接続され前記出力段のトランジス
タにバイアスを供給するバイアス電圧源とを有す
る電力増幅器において、 前記出力段のトランジスタに各々補助トランジ
スタをカスコード接続しこれら補助トランジスタ
の各ベースと前記出力段のトランジスタの各エミ
ツタとの間に定電圧源を介挿するとともに、前記
バイアス電圧源に電流路形成トランジスタを直列
接続しこれら電流路形成トランジスタの各ベース
に前記出力段トランジスタの各コレクタ電圧を印
加するように構成してなり、前記バイアス電圧源
に前記ドライバ段のトランジスタに流れる電流の
値とは無関係に一定電流を流すようにしたことを
特徴とする電力増幅器のバイアス回路。
[Claims for Utility Model Registration] A push-pull connected output stage transistor, a driver stage transistor that drives these output stage transistors, and a driver stage transistor connected in series with the driver stage transistor to supply a bias to the output stage transistor. In a power amplifier having a bias voltage source, auxiliary transistors are connected in cascode to each of the output stage transistors, and a constant voltage source is inserted between each base of these auxiliary transistors and each emitter of the output stage transistor. Further, current path forming transistors are connected in series to the bias voltage source, and each collector voltage of the output stage transistor is applied to each base of these current path forming transistors, and the driver stage is connected to the bias voltage source. A power amplifier bias circuit characterized in that a constant current is caused to flow regardless of the value of the current flowing through the transistor.
JP15939779U 1979-11-17 1979-11-17 Expired JPS6214732Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15939779U JPS6214732Y2 (en) 1979-11-17 1979-11-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15939779U JPS6214732Y2 (en) 1979-11-17 1979-11-17

Publications (2)

Publication Number Publication Date
JPS5677120U JPS5677120U (en) 1981-06-23
JPS6214732Y2 true JPS6214732Y2 (en) 1987-04-15

Family

ID=29670601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15939779U Expired JPS6214732Y2 (en) 1979-11-17 1979-11-17

Country Status (1)

Country Link
JP (1) JPS6214732Y2 (en)

Also Published As

Publication number Publication date
JPS5677120U (en) 1981-06-23

Similar Documents

Publication Publication Date Title
GB2217134A (en) Amplifier circuit
KR870002693B1 (en) Amplifier device
JPS6212691B2 (en)
JPS6214732Y2 (en)
JP2533201B2 (en) AM detection circuit
JP3483721B2 (en) Light emitting diode drive circuit
US4215318A (en) Push-pull amplifier
US4366447A (en) Push-pull amplifier circuit
JPS6123689B2 (en)
JPS5915124Y2 (en) power amplifier circuit
JPH024503Y2 (en)
JP2834929B2 (en) Amplifier circuit
JP2623954B2 (en) Variable gain amplifier
JPS6123687B2 (en)
JP3243947B2 (en) Operational amplifier
JPH0683045B2 (en) Switching amplifier
JPS6119548Y2 (en)
JP3443266B2 (en) Constant voltage circuit
JPS603244B2 (en) amplifier
JPS5827539Y2 (en) audio amplifier
JPS6325765Y2 (en)
KR19990037538A (en) BTL amplification circuit
JPS6218979Y2 (en)
JP3150002B2 (en) Output circuit
JPH0517695Y2 (en)