JPS62142419A - 符号化・復号化回路 - Google Patents
符号化・復号化回路Info
- Publication number
- JPS62142419A JPS62142419A JP28341085A JP28341085A JPS62142419A JP S62142419 A JPS62142419 A JP S62142419A JP 28341085 A JP28341085 A JP 28341085A JP 28341085 A JP28341085 A JP 28341085A JP S62142419 A JPS62142419 A JP S62142419A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- analog
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、適応デルタ変調による符号化・復号化回路に
関する。
関する。
従来の技術
従来の適応デルタ変調の符号化復号化回路は、第２図に
概要ブロック図で示される。この回路で符号化の場合、
一定の時間間隔で入力される入力アナログ信号１と、比
較電圧２とを比較器Ｃに加え、その比較結果を、また、
復号化の場合は、入力ディジタル信号３を、スイッチ手
段Ｓによって切換え、おのおのシフトレジスタ５に順次
入力し、同一信号が連続した場合に判定回路６より検出
信号が出力される。検出信号は、アナログフィルタ７を
通り、圧伸器８に入力される。圧伸器８はダイオードと
、抵抗器の組合せ回路、または、演算増幅器を用いた回
路が使用されている。圧伸器８の出力は、極性スイッチ
９を通シ、積分器１０で積分されアナログデータ出力と
なる。々お、このアナログデータ出力は、前述の比較電
圧２として３ベーノ も利用されるものになる。
概要ブロック図で示される。この回路で符号化の場合、
一定の時間間隔で入力される入力アナログ信号１と、比
較電圧２とを比較器Ｃに加え、その比較結果を、また、
復号化の場合は、入力ディジタル信号３を、スイッチ手
段Ｓによって切換え、おのおのシフトレジスタ５に順次
入力し、同一信号が連続した場合に判定回路６より検出
信号が出力される。検出信号は、アナログフィルタ７を
通り、圧伸器８に入力される。圧伸器８はダイオードと
、抵抗器の組合せ回路、または、演算増幅器を用いた回
路が使用されている。圧伸器８の出力は、極性スイッチ
９を通シ、積分器１０で積分されアナログデータ出力と
なる。々お、このアナログデータ出力は、前述の比較電
圧２として３ベーノ も利用されるものになる。
発明が解決しようとする問題点
このような従来の回路では、フィルタ７および圧伸器８
がアナログ処理であるため、構成する素子のばらつき、
温度特性等の問題があり、再現性のよい、安定な回路を
構成することが困難である。
がアナログ処理であるため、構成する素子のばらつき、
温度特性等の問題があり、再現性のよい、安定な回路を
構成することが困難である。
また、モノリシック化する場合においても素子定数の調
整、製造工程の複雑化等の困難が生じる。
整、製造工程の複雑化等の困難が生じる。
また圧伸特性の変更も容易でない。
本発明は、上記従来の問題点を解消するもので、特性が
安定で、また、祿性仕様の変更に柔軟に対応でき、モノ
リシック化に適した符号化・復号化手段を提供すること
を目的とする。
安定で、また、祿性仕様の変更に柔軟に対応でき、モノ
リシック化に適した符号化・復号化手段を提供すること
を目的とする。
問題点を解決するための手段
本発明は判定回路から後方の信号処理を、アップダウン
カウンタ、コード変換用ＲＯＭおよびＤＡコンバータを
用いて、ディジタル処理方式でオコナい、同ＤＡコンバ
ータの出力を積分器を介して、アナログデータ出力に変
換する回路構成のものである。
カウンタ、コード変換用ＲＯＭおよびＤＡコンバータを
用いて、ディジタル処理方式でオコナい、同ＤＡコンバ
ータの出力を積分器を介して、アナログデータ出力に変
換する回路構成のものである。
作 用
本発明は、上記した構成により、適応デルタ変調の符号
化、復号化における信号の履歴による増減幅の設定をデ
ィジタル的に行い、各々の増減幅の加算はＤＡ変換後、
アナログ的に実行される。
化、復号化における信号の履歴による増減幅の設定をデ
ィジタル的に行い、各々の増減幅の加算はＤＡ変換後、
アナログ的に実行される。
実施例
第１図は本発明の符号化・復号化回路の一実施例を示す
ブロック図である。この回路の動作をのべると、まず、
符号化の場合、入力アナログ信号１１と比較電圧１２と
を比較器Ｃで比較し、その比較結果は入力切換え手段Ｓ
を介して、サンプリングレート毎に、順次シフトレジス
タ１６に入力され、同シフトレジスタ１５の変換信号が
符号化ディジタル出力１４となる。一方、復号化の場合
は所定の入力ディジタル信号１３が入力切換手段Ｓを復
号化側に切り換えることにより、順次シフトレジスタ１
６に入力される。シフトレジスタの入力が連続して１”
またはａＯ”の場合、すなわち比較電圧１２に対し入力
アナログ信号１１が各サンプリング時間毎に、常に大き
いか、小さい５ ページ 時には判定回路１６は“１ｎまたは“０″″が連続であ
ることを検出し、検出信号を出力する。検出信号が出力
されるとアップダウンカウンタ１７が、カウントアンプ
する。この検出信号が出力されないときはカウントダウ
ンする。アップダウンカウンタ１７の出力をコード変換
ＲＯＭ１８でコード変換しＤＡコンバータ１９でアナロ
グ信号に変換する。ＲＯＭの内容は自乗特性や対数関数
特性等、任意の変換特性にすることが可能である。ＤＡ
コンバータ１９の出力は、積分器２０で積分され、この
出力が復号器として機能する場合は、アナログデータ出
力となシ、符号器として機能する場合には比較電圧１２
となる。
ブロック図である。この回路の動作をのべると、まず、
符号化の場合、入力アナログ信号１１と比較電圧１２と
を比較器Ｃで比較し、その比較結果は入力切換え手段Ｓ
を介して、サンプリングレート毎に、順次シフトレジス
タ１６に入力され、同シフトレジスタ１５の変換信号が
符号化ディジタル出力１４となる。一方、復号化の場合
は所定の入力ディジタル信号１３が入力切換手段Ｓを復
号化側に切り換えることにより、順次シフトレジスタ１
６に入力される。シフトレジスタの入力が連続して１”
またはａＯ”の場合、すなわち比較電圧１２に対し入力
アナログ信号１１が各サンプリング時間毎に、常に大き
いか、小さい５ ページ 時には判定回路１６は“１ｎまたは“０″″が連続であ
ることを検出し、検出信号を出力する。検出信号が出力
されるとアップダウンカウンタ１７が、カウントアンプ
する。この検出信号が出力されないときはカウントダウ
ンする。アップダウンカウンタ１７の出力をコード変換
ＲＯＭ１８でコード変換しＤＡコンバータ１９でアナロ
グ信号に変換する。ＲＯＭの内容は自乗特性や対数関数
特性等、任意の変換特性にすることが可能である。ＤＡ
コンバータ１９の出力は、積分器２０で積分され、この
出力が復号器として機能する場合は、アナログデータ出
力となシ、符号器として機能する場合には比較電圧１２
となる。
発明の効果
以上述べてきたように本発明によれば、圧伸特性はすべ
てディジタル処理で実現できるため、素子ばらつきによ
る特性の変動は少なく、しかもモノリシック化が容易な
、安定性のよい符号化、復号化回路が構成でき、きわめ
て有用である。
てディジタル処理で実現できるため、素子ばらつきによ
る特性の変動は少なく、しかもモノリシック化が容易な
、安定性のよい符号化、復号化回路が構成でき、きわめ
て有用である。
６ページ
第１図は本発明の一実施例における適応デルタ変調によ
る符号化、復号化回路の回路図、第２図は従来の適応デ
ルタ変調による符号化、復号化回路の回路図である。 １１・・・・・・入力アナログ信号、１２・・・・・・
比較電圧、１３・・・・・・入力デジタル信号、１４・
・・・・・デジタルデータ出力、１６・・・・・・シフ
トレジスタ、１６・・・・・・判定回路、１７・・・・
・・アップダウンカウンタ、１８・・・・・・コー）”
変換ＲＯＭ、１９・・・・・・ＤＡコンバータ、２０・
・・・・・積分器、２１・・・・・・アナログデータ出
力。
る符号化、復号化回路の回路図、第２図は従来の適応デ
ルタ変調による符号化、復号化回路の回路図である。 １１・・・・・・入力アナログ信号、１２・・・・・・
比較電圧、１３・・・・・・入力デジタル信号、１４・
・・・・・デジタルデータ出力、１６・・・・・・シフ
トレジスタ、１６・・・・・・判定回路、１７・・・・
・・アップダウンカウンタ、１８・・・・・・コー）”
変換ＲＯＭ、１９・・・・・・ＤＡコンバータ、２０・
・・・・・積分器、２１・・・・・・アナログデータ出
力。
Claims (2)
- （１）一定の時間間隔で、入力アナログ信号の値と、比
較信号の値との大小を判定し、同入力を符号化する比較
器と、入力切換手段を介して、その結果をディジタル信
号で出力する出力端子をもつシフトレジスタと、さらに
前記シフトレジスタの連続性を判定する判定回路と、同
判定回路の出力に応じてカウントアップあるいはカウン
トダウンするアップダウンカウンタと、前記カウンタの
出力により、任意の値を出力することができるコード変
換用ＲＯＭと、この出力をアナログ信号に変換するディ
ジタルアナログ変換器と、前記アナログ信号を積分する
アナログ積分器とを有する符号化・復号化回路。 - （２）入力切換手段が第２のディジタル信号源に結合可
能に構成された特許請求の範囲第１項に記載の符号化・
復号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28341085A JPS62142419A (ja) | 1985-12-17 | 1985-12-17 | 符号化・復号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28341085A JPS62142419A (ja) | 1985-12-17 | 1985-12-17 | 符号化・復号化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62142419A true JPS62142419A (ja) | 1987-06-25 |
Family
ID=17665164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28341085A Pending JPS62142419A (ja) | 1985-12-17 | 1985-12-17 | 符号化・復号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62142419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450317U (ja) * | 1987-09-25 | 1989-03-28 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5586219A (en) * | 1978-12-20 | 1980-06-28 | Ibm | Adaptive delta modulating system |
| JPS56134858A (en) * | 1980-03-24 | 1981-10-21 | Nippon Telegr & Teleph Corp <Ntt> | Delta modulation and demodulation system |
| JPS60131A (ja) * | 1983-06-15 | 1985-01-05 | Fujitsu Ltd | 量子化ステツプサイズ適応方式 |
-
1985
- 1985-12-17 JP JP28341085A patent/JPS62142419A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5586219A (en) * | 1978-12-20 | 1980-06-28 | Ibm | Adaptive delta modulating system |
| JPS56134858A (en) * | 1980-03-24 | 1981-10-21 | Nippon Telegr & Teleph Corp <Ntt> | Delta modulation and demodulation system |
| JPS60131A (ja) * | 1983-06-15 | 1985-01-05 | Fujitsu Ltd | 量子化ステツプサイズ適応方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450317U (ja) * | 1987-09-25 | 1989-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4151517A (en) | Closed loop companding ratio control for continuously variable slope delta modulation | |
| JPH0779243B2 (ja) | オ−バ−サンプル形ａ／ｄ変換器 | |
| JPS62142419A (ja) | 符号化・復号化回路 | |
| JPH02136753A (ja) | アナログ信号対数包絡線検波器 | |
| JPH04227120A (ja) | アナログ−ディジタル変換装置 | |
| EP0298216B1 (en) | Circuit for PCM conversion of an analogic signal, with improvement in gain-tracking | |
| JPS6342887B2 (ja) | ||
| SU777876A1 (ru) | Импульсно-кодовый демодул тор телефонного канала радиорелейной станции | |
| JPH0690168A (ja) | Ａ／ｄ変換回路 | |
| JPS57207425A (en) | Digital-to-analog converting circuit | |
| JPH01268296A (ja) | Ａ−ｄ変換器 | |
| SU1027814A2 (ru) | Аналого-цифровой преобразователь | |
| JPH06284008A (ja) | Ａｄ変換器 | |
| JPH0295017A (ja) | 非線形量子化装置 | |
| JPS62132430A (ja) | 除算型ｄａコンバ−タ | |
| SU809297A1 (ru) | Устройство дл сжати информации | |
| SU433415A1 (ru) | КОРРЕКТИРУЮЩИЙ ПРЮБРАЗОВАТЕЛЬ^.-ии,.-НАПРЯЖЕНИЯ | |
| SU1667221A2 (ru) | Усилитель мощности | |
| JPS58170219A (ja) | 積分型可変ゲインａｄ変換器 | |
| SU1481879A1 (ru) | Устройство преобразовани аналоговых сигналов | |
| SU1683183A1 (ru) | Устройство коррекции цветоразностных сигналов в кодирующем устройстве системы СЕКАМ | |
| JPS6412125B2 (ja) | ||
| SU1008901A1 (ru) | Аналого-цифровой преобразователь | |
| JPS62122465A (ja) | クランプ回路 | |
| SU1403387A1 (ru) | Анализатор цветного изображени |