JPS62137920A - デイジタル制御型温度補償発振装置 - Google Patents

デイジタル制御型温度補償発振装置

Info

Publication number
JPS62137920A
JPS62137920A JP27987485A JP27987485A JPS62137920A JP S62137920 A JPS62137920 A JP S62137920A JP 27987485 A JP27987485 A JP 27987485A JP 27987485 A JP27987485 A JP 27987485A JP S62137920 A JPS62137920 A JP S62137920A
Authority
JP
Japan
Prior art keywords
voltage
circuit
digital
analog
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27987485A
Other languages
English (en)
Other versions
JPH0763145B2 (ja
Inventor
Masataka Kairin
海琳 正隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60279874A priority Critical patent/JPH0763145B2/ja
Publication of JPS62137920A publication Critical patent/JPS62137920A/ja
Publication of JPH0763145B2 publication Critical patent/JPH0763145B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、周囲温度の変化に対しても安定した周波数を
発振する温度補償発振装置に関し、特にディジタル制御
型の温度補償発振装置に関する。
〔概要〕
本発明は、周囲温度による発振周波数の制御信号電圧の
補償をディジタル制御により行う温度補償発振装置にお
いて、 補償後のアナログ化された制御信号電圧の時刻の異なる
二つの値を比較してRC回路を充放電させて、この二つ
の値のギャップをなめらかにすることにより、 ディジタル化のために発生した制′4’In信号電圧の
時間的不連続を除去し、周波数や位相の変調による発振
装置の雑音発生を防止するものである。
〔従来の技術〕
移動無線装置等は狭帯域化の傾向があり、局部発振装置
は広い温度範囲で高い周波数安定度が要求される。この
要求を満足する発振装置として、ディジクル制御型の温
度補償発振装置が最近注目されている。
すなわち第4図に示すように従来の温度補償発振装置で
は温度センサ11が検出する温度情報信号101を第一
のディジタル信号102に変換し、これを読出し専用メ
モリ2にアクセスして、第二のディジタル信号201を
出力し、ディジタル・アナログ変換器31によりアナロ
グ電圧301に変換し、電圧制御発振装置32に入力す
る。
このようなディジタル制御型温度補償発振装置において
は、電圧制御発振器の周波数制御を行う第二のディジタ
ル信号201は、予め続出し専用メモリに書込まれてい
る。
一般に、電圧制御発振器の周波数制御電圧は、発振器ご
とにばらつきがある。ところがディジタル制御型温度補
償発振装置では、個々の発振器に対して個別に制御信号
電圧を記憶させることができるので、温度に対する高精
度の周波数安定化がはかれる。
このような温度補償発振装置では周囲温度変化範囲10
0℃に対して周波数変動率を±1〜2 ppm程度にす
ることが容易である。
〔発明が解決しようとする問題点〕
しかしながら、上述のディジタル制8U型温度補償発振
器では、周囲温度が変化している間に、発振周波数が離
散的に変化する。
すなわち第5図の上段に示す時刻10.1.、t2、−
における周囲温度の変化の情報に対応して読出し専用メ
モリから出力される第二のディジタル信号はディジタル
・アナログ変換器によりアナログ値に変換され、発振周
波数の制御電圧となる。この発振周波数の制御電圧は各
時刻間で温度変化がある場合には、この値は第5図の中
段に示すように離散的に変化する。
このため発振周波数は第5図の下段のように離散的に変
化する。このように周波数が非連続的に急激に変化する
と、無線装置等では、周波数変調雑音や位相変調雑音が
生じ、通話品質の劣化となる。
本発明は、上記欠点を改善し、変化がなめらかであり雑
音の少ないディジタル制御型温度補償発振装置を提供す
ることを目的とする。
〔問題点を解決するための手段〕
本発明は、ディジタル・アナログ変換器より出力される
周波数制御電圧を異なる二つの時刻でサンプルし保持す
る第一および第二のサンプルホールド回路があり、二つ
のホールドされた周波数制御電圧の大小を比較するコン
パレータがあり、上記コンパレータが比較した結果に基
づき、第一の周波数制御電圧を第二の周波数詞?a電圧
へ一致するようにRC回路の時定数で放電または充電す
ることにより、電圧制御発振器への周波数制御電圧を発
生する手段を有することを特徴とする。
すなわち本発明は、周囲温度を検出し、これをディジタ
ル量として出力する温度検出部と、このディジタル量が
アドレス入力としてそれぞれ対応する制御出力データが
あらかじめ格納されている記憶部と、この制御出力デー
タをアナログ量に変換するディジタル・アナログ変換回
路と、この回路により変換されたアナログ量を周波数詞
?a電圧として入力する電圧制御発振器とを備えたディ
ジタル制御型温度補償発振装置において、上記ディジタ
ル・アナログ変換回路の出力をそれぞれ異なる二つの時
刻でサンプルし保持する第一および第二のサンプルホー
ルド回路と、これらにより保持された第一および第二の
ホールド電圧を比較する回路と、この比較する回路の比
較結果に基づき上記第一のホールド電圧を第二のホール
ド電圧に近づけるように充電または放電を行うRC回路
とを備えたことを特徴とする。
〔作用〕
周囲温度変化に対して温度補償されアナログ化された制
御信号電圧は、ディジタル変換されると時間的不連続性
が生じる。これを異なる時間で保持し、この保持した値
を逐次二つずつ比較し、あとの値が高い場合はRC回路
を介して充電し、あとの値が低い場合はRC回路を介し
て放電し、制御信号電圧の変動を時間的になめらかにし
て、電圧制御型発振器に入力させる。
〔実施例〕
つぎに、本発明の実施例を図面を参照して詳細に説明す
る。
第1図は、上記実施例のブロフク(14成図である。
本図において、温度センサ11およびアナログ・ディジ
タル変換器12を備える温度検出部1と、読出し専用メ
モリ2(P−ROM)と、ディジタル・アナログ変換器
31および電圧制御発振器32(■C○)を含む発振部
3とを備えている。
この第二のディジタル信号201はディジタル・アナロ
グ変換器31によりアナログ電圧301に変換され、電
圧制御発振器32の周波数制御信号となる。
電圧制御発振器32には水晶振動子および可変容量素子
を有する。
温度センサ11は、周囲温度に対応したアナログ電圧を
温度llt?’r”d信号101として出力する。この
アナログ量の出力は、アナログ・ディジタル変換器12
により第1のディジタル信号102に変換される。
読出し専用メモリ2はこの第1のディジタル信号をアド
レス信号として、これに対応する第2のディジタル信号
201を出力する。
この第2のディジタル信号201 は、ディジタル・ア
ナログ変換vi31によりアナログ電圧301に変換さ
れ、電圧制御発振器32の周波数詞6tl信号となる。
ここで、本発明の特徴とするところは、ディジタル・ア
ナログ変換器31の出力をモニタし、この出力電圧が時
間的に不連続の場合には、第一のサンプル電圧を第二の
サンプル電圧に一致するよう充電または放電するRC回
路を含む周波数制御電圧印加部4を、ディジタル・アナ
ログ変換31と電圧制御発振器32との間に設けたこと
にある。
以下、この周波数制御電圧印加部4の構成および動作を
第2図に示すタイムチャートを用いて説明する。
まず、第1図のアナログスイッチ(AI−1)401 
と、キャパシタ404とは第一のサンプルホールド回路
を形成し、第2図のAS−1タイミング■で示す第一の
時刻でディジタル・アナログ変換器の出力電圧をサンプ
ルし保持する。同様に、アナログスイッチ(MS−2)
 405とキャパシタ406とは第二のサンプルホール
ド回路を形成し、第一の時刻より任意の時刻遅れたMS
−2タイミング■で示す第二の時刻でディジタル・アナ
ログ変換器出力電圧をサンプルし保持する。
つぎに、アナログスイッチ(AS−3) 407 、お
よびアナログスイッチ(AS−4) 408がMS−3
とAS−4のタイミング■で導通し、コンパレータ40
9で、上記二つのサンプル電圧の大小を比較する。
以下、第一のサンプル電圧が第二のサンプル電圧より低
い場合について述べる。このときは、コンパレータの出
力aの波形は、第2図の記号イで示すようにLからHへ
立ち上がる。この出力はDフリップフロップ回路410
によりクロックの立上りタイミングと同期して波形整形
される。Dフリップフロップ回路410の出力すは直接
、排他的論理和回路412の一方の入力へ印加される共
に、1ビツトシフトレジスタ(SR)411を介して排
他的論理和回路の他方の入力(波形Cで示す)に印加さ
れる。この結果排他的論理和回路の出力dは第2図の記
号口に示すように1クロック周期のみのパルスを出力す
る。この出力は、2進カウンタ(DC)413に入力さ
れるので、その出力eはLからHへと変化する。
一方、第一のサンプルホールド回路出力は、アナログス
イッチ407、第一〇〇チャネルMO3l−ランジスタ
414、抵抗415および第二のnチャネルMOS  
トランジスタ416を介して電#417に接続されてい
る。さらに、抵抗415と第二〇〇チャネルMO3l−
ランジスタ416との接続点は、pチャネルMOS  
!−ランジスタ418を介して接地されている。
第一のnチャネルMOS  )ランジスタ414のゲー
トには、2進カウンタ413の出力が接続され、第二の
nチャネルMO3l−ランジスタ416およびpチャネ
ルMO5+−ランジスタ418のゲートには、コンパレ
ータ409の出力が接続されている。
したがって、2進カウンタ413がLになった時点で、
第一のnチャネルMO5I−ランジスタ414は付勢さ
れる。このときコンパレータ出力aはHテあるため、第
二のnチャネルMOSトランジスタ416は付勢され、
pチャネルMO3I−ランジスタ418は開放される。
この結果、第一のサンプル電圧は80回路の時定数で充
電され、第二のサンプル電圧に対して時間連続的に増加
する。
充電が完了し、第一のサンプル電圧が第二のサンプル電
圧に等しくなると、コンパレータの出力は記号ハのよう
に反転し、排他的論理和回路の出力は記号二のように1
パルスを再び出力する。2進カウンタの出力はHからL
へ変化し、第一のnチャネルMOSトランジスタ414
は開放となり、充電を停止する。
以上においては、第一のサンプル電圧が第二のサンプル
電圧より低い場合について述べたが、その逆の場合の動
作は、第二のnチャネルMO3トランジスタ416が付
勢する代わりに、pチャネルMOSトランジスタ418
が付勢し、時定数RCで放電し、第一のサンプル電圧が
第二のサンプル電圧へ時間的連続的に減少する。
第2図において、第一のサンプル電圧が第二のサンプル
電圧より低い場合の各波形a、b、c、d、eのそれぞ
れに対応する、第一のサンプル電圧が第二のサンプル電
圧より高い場合の電圧変化の各波形をa’ 、b’ 、
c’ 、 ′、e′で示す。
第1図に示すように第一のサンプル電圧は周波数制御電
圧401として電圧制御発振器32へ印加されているか
ら、第5図に対応する制御電圧、発振周波数の波形変化
は、第3図に示す波形特性図のようになる。第3図の発
振周波数の波形特性には、比較のために第5図の例を破
線で示した。
制御電圧は、サンプル点で時間連続的に変化するので、
電圧制御発振器の発振周波数は、第3図の下段に示すよ
うに時間連続的に変化する特性のものが得られる。した
がって第5図の下段に示すB点のような急激な周波数の
変化がない。このため、本発明によれば、周波数変調雑
音および位相変tFEi雑音は著しく低下する。
〔発明の効果〕
以上、詳細に説明したよう本発明によれば、制御電圧の
変化はなめらかになるので、発振周波数の変動もなめら
かになる。したがってステップ状の雑音が発生しない。
その結果、発振周波数が著しく安定で、周波数変調雑音
や位相変調雑音が著しく低減されたディジタル制御型温
度補償発振装置が得られる。これを無線装置に用いれば
、良好な通話品質が得られる効果がある。
【図面の簡単な説明】
第1図は本発明一実施例のブロック構成図。 第2図は上記実施例の動作を説明するタイムチャート。 第3図は上記実施例の周囲温度、制御電圧および発振周
波数の波形特性図。 第4図は従来例装置のブロック構成図。 第5図は従来例の周囲温度、制御電圧および発振周波数
の波形特性図。 1・・・温度検出部、2・・・読出し専用メモリ (P
・ROM) 、3・・・発振部、4・・・周波数制御電
圧印加部、11・・・温度センサ、12・・・アナログ
・ディジタル変換器、31・・・ディジタル・アナログ
変換器、32・・・電圧制御発振器(VCO) 、33
・・・出力端子、101・・・温度情報信号、102.
201・・・第一および第二ディジタル信号、301・
・・アナログ電圧、401・・・発振周波数の制御電圧
、403・・・アナログスイッチ(AS−1)、404
.406・・・キャパシタ、405・・・アナログスイ
ッチ(AS−2)、407・・・アナログスイッチ(A
S−3)、408・・・アナログスイッチ(MS−4)
、409・・・コンパレータ、410・・・07971
7071回路(D F F) 、411・・・1ビツト
シフトレジスタ(SR)、412・・・排他的論理和回
路(tix−OR) 、413・・・2進カウンタ(D
C)、414.416・・・nチャネルMOSトランジ
スタ、415・・・抵抗、417・・・電源、418・
・・pチャネルMOSトランジスタ、a、b、c、d、
、e・・・充電時の各出力の波形、a′、b′、e′、
d′、e′・・・放電時の各出力の波形。

Claims (1)

    【特許請求の範囲】
  1. (1)周囲温度を検出し、これをディジタル量として出
    力する温度検出部と、 このディジタル量がアドレス入力としてそれぞれ対応す
    る制御出力データがあらかじめ格納されている記憶部と
    、 この制御出力データをアナログ量に変換するディジタル
    ・アナログ変換回路と、 この回路により変換されたアナログ量を周波数制御電圧
    として入力する電圧制御発振器と を備えたディジタル制御型温度補償発振装置において、 上記ディジタル・アナログ変換回路の出力をそれぞれ異
    なる二つの時刻でサンプルし保持する第一および第二の
    サンプルホールド回路と、 これらにより保持された第一および第二のホールド電圧
    を比較する回路と、 この比較する回路の比較結果に基づき上記第一のホール
    ド電圧を第二のホールド電圧に近づけるように充電また
    は放電を行うRC回路と を備えたことを特徴とするディジタル制御型温度補償発
    振装置。
JP60279874A 1985-12-12 1985-12-12 デイジタル制御型温度補償発振装置 Expired - Lifetime JPH0763145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60279874A JPH0763145B2 (ja) 1985-12-12 1985-12-12 デイジタル制御型温度補償発振装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60279874A JPH0763145B2 (ja) 1985-12-12 1985-12-12 デイジタル制御型温度補償発振装置

Publications (2)

Publication Number Publication Date
JPS62137920A true JPS62137920A (ja) 1987-06-20
JPH0763145B2 JPH0763145B2 (ja) 1995-07-05

Family

ID=17617145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60279874A Expired - Lifetime JPH0763145B2 (ja) 1985-12-12 1985-12-12 デイジタル制御型温度補償発振装置

Country Status (1)

Country Link
JP (1) JPH0763145B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257530A (ja) * 2000-03-09 2001-09-21 Seiko Epson Corp 温度補償型発振器、通信装置及び電子機器
CN116088631A (zh) * 2023-04-11 2023-05-09 长鑫存储技术有限公司 一种电源电路和存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097702A (ja) * 1983-11-02 1985-05-31 Kinseki Kk デイジタル温度補償圧電発振器の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097702A (ja) * 1983-11-02 1985-05-31 Kinseki Kk デイジタル温度補償圧電発振器の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257530A (ja) * 2000-03-09 2001-09-21 Seiko Epson Corp 温度補償型発振器、通信装置及び電子機器
CN116088631A (zh) * 2023-04-11 2023-05-09 长鑫存储技术有限公司 一种电源电路和存储器

Also Published As

Publication number Publication date
JPH0763145B2 (ja) 1995-07-05

Similar Documents

Publication Publication Date Title
US5212459A (en) Linearized and delay compensated all CMOS VCO
US5406228A (en) Ring oscillator with frequency control loop
JPH03198524A (ja) 補償されるフェーズロックループ回路
US5155452A (en) Linearized and delay compensated all CMOS VCO
JPH09312552A (ja) 発振回路及びそれを利用したpll回路
US20230318608A1 (en) Circuit Device And Oscillator
SG188739A1 (en) Low power high resolution sensor interface
US4758801A (en) Dynamic control system with switchable filter-function groups
JP3257803B2 (ja) 発信器の周波数を所定の周波数範囲内に維持する装置
JPS62137920A (ja) デイジタル制御型温度補償発振装置
JPS6111003B2 (ja)
US5528186A (en) Timing generator using digital signals to obtain accurate delay time and high resolution
US8525598B2 (en) Digital to analog converter for phase locked loop
KR20180106805A (ko) 디지털-타임 컨버터 및 디지털-타임 컨버터의 동작 방법
US6236843B1 (en) Radio terminal device for automatically correcting phase difference between a received signal and an internally generated signal
KR960005121B1 (ko) 기입 예비보상회로를 갖는 자기디스크 기록장치
US11437981B1 (en) Temperature compensated auto tunable frequency locked loop oscillator
JPH04207521A (ja) 時定数調整回路
JP3177025B2 (ja) Pll回路
JP3196409B2 (ja) Pll回路
JPS6340371B2 (ja)
JPH0846497A (ja) 周波数位相比較器
JP2023147602A (ja) 回路装置及び発振器
KR100235370B1 (ko) 위상 동기 회로
JP2023147601A (ja) 回路装置及び発振器