JPS62131513A - 多室分離型プラズマｃｖｄ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は一気圧以下の減圧状態に保持された反応系にお
ける基板上の波形成面上にＰ型、１型およびｎ型の各層
を型非晶質半導体をそれぞれ専用の成膜室で形成し、該
各半導体を積層すると共に接合して半導体層を形成する
多室分離型プラズマＣＶＤ装置に関するものである。

〔発明の背景〕

従来のこの種多室分離型プラズマＣＶＤ装置としては、
グロー放電プラズマを用いるＣＶＤ装置が一般的であシ
、同一成膜室内で各層を形成していた。−たん反応室内
を排気しても反応室内壁にガスが吸着されるため、Ｐ、
ｉ、ｎ層を連続して形成すると、前記ドーピングガスが
残留不純物として混入するので、ノンドープ膜の作製お
よび前記Ｐ、ｉ、ｎ層の積層、接合による半導体層の作
製に著しく害を及ぼす欠点があった。

そこで、上記不純物を制御し、Ｐ、ｉ、ｎ層界面を制御
するための方法として、特開昭５８−２１８１７号公報
に記載されているように、Ｐ、ｉ、ｎ層をそれぞれ各成
膜室にて形成する多室分離型グロー放ｔＣｖＤ装置が提
案されている。該提案によれば、Ｐ＋１ｅｎ層の積層、
接合による半導体層の形成を飛躍的に向上させることが
できる。

ところが、グロー放電によりＰ　ｒ　ｌ　＋　ｎ層を分
離形成する場合、ドーピングガスの混入は大幅に減少す
るが、プラズマによる膜自体の損傷を無視することはで
きない。

又成膜開始時に先に形成した層がプラズマスパッタされ
ることによシ、ドーピングプロフィルがくずれてしまう
という問題は解決されない。このため、最近では低圧水
銀灯を用いた光ＣＶＤ法によ＃）、Ｐ　＊　１　ｒ　ｎ
層を分離形成している報告もある。

この場合、水銀を増剤として用いるため、膜の純度の点
に関して問題がある。

〔発明の目的〕

本発明は上記のような従来技術の問題点を解消し、界面
特性の優れたｐｉｎ型半導体層を作製することができる
多室分離型プラズマＣｖＤ装買を提供することを目的と
するものである。

〔発明の概要〕

本発明は上記目的を達成するために、−気圧以下の減圧
状態に保持された反応系における基板上の被形成面上に
Ｐ型、１型およびｎ型の各導電型非晶質半導体をそれぞ
れ専用の成膜室で形成し、該各半導体を積層すると共に
接合して半導体積層を形成する多室分離型プラズマＣＶ
Ｄ装置において、前記成膜室の少くとも一室に電子サイ
クロトン共鳴マイクロ波プラズマ印加部を付設したこと
を特徴とする。

〔発明の実施例〕

以下、本発明の一実施例を図面について説明する。

第１図において、１は高周波印加用平行平板電極２を内
蔵するＰ型半導体成膜室（以下Ｐ室と称す）、４は高周
波印加用平行平板電極５を内蔵するノンドープ半導体成
膜室（以下、ｎ室と称す）、７は基板（図示せず）を出
し入れするためのロードアンロード室で、該ロードアン
ド室７内には、基板（図示せず）を取付ける基板ホルダ
ー１１を１８０°方向変換することが可能な基板ホルダ
回転機構１２が設けられている。９は高周波印加用平行
平板電極１０を内蔵するｎ型半導体成膜室（以下、ｎ室
と称す）で、該ｎ室はゲートパルプ８を介してロードア
ンロード室７に接続している。該ロードアンロード室７
はゲートパルプ６を介して１室４に接続し、また該１室
４はゲートパルプ３を介してＰ室ＩＫ接続している。

上記基板ホルダー１１は電気的にアースされ、かつ上記
Ｐ室１．１室４、ロードアンロード室７およびｎ室９の
間を移動可能に設けられている。

また、該基板ホルダ１１には、基板及び加熱機構（共に
図示せず）が取付けられている。上記電極２．５．１０
は、反応ガスが導入可能なように多孔質に構成されてい
る。

上記１室４には、電子サイクロトロンのマイクロ波プラ
ズマ印加部Ａが取付けられている。該プラズマ印加部Ａ
は、磁場形成のためのンレノイドコイル１３と、マイク
ロ波を通すために絶縁物（例えば石英ガラス、アルミナ
等）で形成された放電管１４と、該放電管１４を内蔵す
る円形導波管１５と、該導波管１５に接続する矩形導波
管１６と、該導波管１６に取付けたマグネトロン１７と
によ多構成されている。該マグネトロン１７は通常０．
１〜ＩＧＧＨｚのマイクロ波を発生し、この発生したマ
イクロ波は導波管１６．１５を経て１室４内に導入され
る。父上記各真空室１，４，７．９には、ターボ分子ポ
ンプおよび油拡散ポンプのような排気速度の大きい減圧
ポンプ（図示せず）が接続されている。

上記１室（真空室）４内に放電ガスを所定の圧力で導入
してマイクロ波電力を供給すると、マイクロ波電界と磁
場の相互作用によｌ）、マイクロ波放電が発生する。

上記磁場の設定条件について説明するに、磁場中の電子
は磁力線の周りをサイクロトロン運動するが、電子のサ
イクロトロン周波数ｆ０．は磁場強度によって、下式に
より求められる。

ただし、Ｂ：磁束密度（Ｔ）、ｍ：電子質量）−１ｅ：
を子電荷（Ｃｏｕｌｏｍｂ　） 上記ｆａｓが入射マイクロ波周波数と一致する磁場強度
の位置では、電子サイクロトロン共鳴励起が発生する。

電子サイクロトロン共鳴マイクロ波プラズマＣＶＤ法に
より１室４で成膜を行う場合には、Ａｒ、　Ｈｏ、　Ｎ
、　、　Ｋｒ、　Ｘ、等の非反応性ガスを放電管１４内
に導入し、成膜用原料を基板ホルダー１１の近傍に導入
する。非成膜性ガスは放電管１４内で効率的にイオン化
され、磁場勾配によって生ずる電場により１０〜２０ｅ
Ｖ　に加速されて基板ホルダー１１の成膜面に入射する
。成膜用原料ガスは電子サイクロトロン共鳴による高エ
ネルギーの電離電子により分解され、基板ホルダー１１
の表面に成膜される。

次に上述した本実施例のプラズマ成膜装置を用いて、ア
モルファスシリコン膜でｐ、ｉ、ｎ層を積層、接合して
半導体層を形成する方法（以下、ｐｉｎ接合を形成する
方法と称す）について詳述する。

まずロードアンロード室７へ基板ホルダー１１を移動さ
せ、該基板ホルダー１１に基板をセットする。その後、
真空に引いた後、基本ホルダー１１をＰ室１に移動して
、該ホルダー１１の基板上にＰ型アモルコアスシリコン
膜（以下、Ｐ型成膜と称す）を形成した。該成膜の条件
は、圧カニＣＬ７Ｔｏｒｒ、基板表面温度：２５０℃、
５０％Ｈ０希釈モノシランガス：　８０ｓｅｃｍ、　　
１％Ｈ，希釈ジボラン：３０ｓｃｃｍ　、高周波（１３
，５６ＭＨｚ）：１００Ｗである。

ついで、基板ホルダー１１をロードアンロード室７に移
動させ、基板ホルダー回転機構１２によシ基板ホルダー
１１を１８０°方向転換させて１室４に搬入した。該１
室４において、上述の電子サイクロトン共鳴マイクロ波
プラズマＣＶＤ法によシ、上記Ｐ型成膜上にノンドープ
アモルファスシリコン膜（以下、１型成膜と称す）を形
成した。

該１型成膜の条件を下記に述べる。

成膜用原料ガスとして１００チモノシランガスを５　ｓ
ｅｃｍ　、非成膜性ガスとしてアルゴンを１０１０５ｃ
供給した。マイクロ周波数を２．４５ＧＨｚ、　　マイ
クロ波入力を３００Ｗ、放電ガス圧を、５　Ｘ　１０−
”Ｉ’ｏｒｒ　。

基板表面温度を２００℃に設定した。磁場分布は放電管
１４の部分で最大１７５０Ｇ、放電管１４の基板ホルダ
ー側端部で８７５０（を子サイクロトロン共鳴磁場強度
）になるように設定した。排気系には排気速度５００１
／ａのターボ分子ポンプを使用した。

さらに、基板ホルダー１１をロードアンロード室７に移
動させ、回転機構１２によシ基板ホルダー１１を１８０
°方向転換させてｎ室９に搬入した。

該ｎ室において、Ｈ０希釈：１１００ｐｐ、ホスフィン
：４０ｓｅｃｍ、モノシランガス：４０ｓｃｃｍ、圧カ
ニ１、　ＯＴｏｒｒ　ｓ基板表面温度：２２０℃、高周
波電力（１３，５６ＭＨ２）　：　１５０　Ｗ等の成膜
条件によ＃）、上記１型成膜上にｎ型アモルファスシリ
コン膜（以下、ｎ型成膜と称す）を形成した。

上述した方法では、１室４に電子サイクロトンマイクロ
波プラズマ印加部Ａを取付けてアモルファスシリコンの
Ｐ１ｎ重合金形成したが、これに代り該プラズマ印加部
ＡをＰ室１″！、たはｎ室９に取付けても同様な効果を
得ることができる。この場合、必要に応じて高周波によ
るグロー放電プラズマＣＶＤ法を成膜途中で切換えて用
いることも可能である。

次に上述の方法で形成したアモルファスシリコンｐｉｎ
　接合におけるボロン原子のプロファイルをＳＩＭＳに
よシ測定した。その測定結果は第２図に示すとおりであ
る。

第２図は横軸にスパッタリングタイム（秒）ヲ、縦軸に
濃度（ａｔｏｍｓ　／ｃｒ／ｌ　）をそれぞれとって、
上記ボロン原子のプロファイルを示したものである。

同図の曲線２１は前述の本実施例にて形成したアモルフ
ァスシリコンＰ１ｎ接合におけるボロン原子のＳＩＭＳ
による深さ方向プロファイル、曲線２２は通常の３室分
離型グロー放電プラズマＣＶＤ法にて、本実施例と同膜
厚、同ボロン濃度で形成したアモルファスシリコンＰ１
ｎ接合におけるボロン原子のプロファイルである。

上記曲線２１はｐ−１界面が良く制御されているが、比
較例として１層をグロー放電プラズマのみで同じ膜厚に
形成した場合のボロン原子グロファイルは、曲線２２で
示すようにＰ−１界面において濃度の低下を生じ、また
ｎ層中にまでボロンが混入していることがわかる。

本発明に用いられる電子サイクロトロン共鳴マイクロ波
プラズマＣＶＤ法は下記に列記する長所がある。

（１）　　セルフバイアスを発生しなく、かつ高エネル
ギーに加速されたイオンが少ないため、低ダメージの成
膜ができる。

（２）低温（＜２００℃）で高品質膜の形成が可能であ
シ、熱によシネ鈍物が拡散する問題はない。

（３）高真空下で成膜するため、不純物の低減をはかる
ことができ、さらにグロー放電に比べてイオン化率が大
きいため、ガス分解効率の向上により膜特性を向上させ
ることが可能である。

本実施例は上記のような長所を有する電子サイクロトン
共鳴マイクロ波プラズマ印加部を必要に応じて多室分離
型プラズマＣＶＤ装置の少くとも一室に取付けて、基板
上ＶｃＰ＋ｉｏｎ型の各半導体をそれぞれ形成し、かつ
該各半導体を積層すると共に接合してｐｉｎ型半導体層
を形成することによシ、不純物制御の良好なｐｉｎ型半
導体層を作製することができる。

〔発明の効果〕

以上説明したように、本発明によれば、グッズマ損傷の
少ない成膜法をＰ＋１＋ｎ型各半導体の形成に用い、か
つ該各半導体を積層すると共に接合してｐｉｎ型半導体
層を作製することが可能であるので、不純物制御の良好
で界面特性の優秀なｐｉｎ型半導体層を得ることができ
る。

【図面の簡単な説明】

第１図は本発明の多室分離型プラズマＣＶＤ装置の一実
施例を示す概略図、第２図は本実施例を用いて形成した
アモルファスシリコンｐｉｎ　接合（７）ＳＩＭＳによ
るポロン原子のプロファイルである。 Ａ・・・・・・電子サイクロトロン共鳴マイクロ波プラ
ズマ印加部 １・・・・・・Ｐ型半導体成膜室 ４・・・・・・ノンドープ半導体成膜室９・・・・・・
ｎ型半導体成膜室。

Claims (1)

【特許請求の範囲】
1. 一気圧以下の減圧状態に保持された反応系における基板
   上の被形成面上にＰ型、ｉ型およびｎ型の各導電型非晶
   質半導体をそれぞれ専用の成膜室で形成し、かつ該各半
   導体を積層すると共に接合して半導体層を形成する多室
   分離型プラズマＣＶＤ装置において、前記成膜室の少く
   とも一室に電子サイクロトロン共鳴マイクロ波プラズマ
   印加部を付設したことを特徴とする多室分離型プラズマ
   ＣＶＤ装置。