JPS62128323A - デイスク制御装置におけるデ−タ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディスク装置とシステムバスとのデータバ
ッファとして先入れ先出しメモリを適用したマイクロプ
ロセッサ内蔵のディスク制御装置において、ディスク装
置からのデータ読出しの際に、システムバスの使用頻度
に対応して転送速度でデータの読出しを行うことができ
るディスク制御装置におけるデータ転送方式に関する。

〔従来の技術〕

従来のディスク制御装置としては、例えば第４図に示す
構成のものが知られている。

すなわち、情報処理装置（例えばＣＰＵ）、チャネル等
のデータ送受部４が接続されたシステムバスｌにディス
ク制御装置２を介してディスク装置３が接続されている
。

そして、例えばディスク装置３からデータを読出ス場合
について説明すると、システムバスｌに接続された例え
ば情報処理装置４から２ボートメモリ１２のコマンド記
憶領域に読出すべきデータの論理レコードアドレス、転
送ハイド数、転送先のメモリアドレス等のコマンドパラ
メータを、コマンドレジスフ記憶領域にディスクデータ
リードコマンドを夫々書込む。

このように２ボートメモリ１２にコマンドパラメータ及
びディスクデータリードコマンドが吉き込まれると、内
部バス１８を介してマイクロプロセッサ１７に対して割
込信号が発せられ、このマイクロプロセッサ１７でコマ
ンド及びコマンドパラメータを読出して解析を行い、デ
ィスクコントｌ：Ｊ−ル用ＬＳＩ（以下Ｉ　Ｄ　Ｃと称
す）１３にシークコマンドを発信し、ディスク装置３の
ヘッドを所定のシリンダに位置決めした後、ＨＣＣｌ３
にレコードアドレス、転送レコード数及びデータリード
コマンドを設定すると共に、ＤＭＡコントローラ（以下
ＤＭＡＣと称す）１５に対してもＤＭＡ転送によってＨ
ＣＣｌ３からデータを読出し、先入れ先出しメモリ　（
以下ＦｉＦｏと称す）１１に転送するだめのコマンドを
設定し、これを起動する。

ＨＣＣｌ３は、ディスク装置３のｌ〜シラツク上ＩＤフ
ィールドを読出し、指定されたレコードアドレスが到来
するとそのレコードから指定されたレコード数だけデー
タを読み出す。この読出されデータは、ＤＭＡ転送によ
りＨＤ　Ｃ１３からＦｉＦｏｉｌに転送され、このＦｉ
Ｆｏｌｌからシステムバス制御部Ｉ４の制御シーケンス
によってシステムバス１４１□９、に送出される。

指定された：・レコード数のデータ転送が終了すると、
ＨＤＣＩ’３は割込信号を発してマイクロプロセッサ１
７に通知する。これにより、マイクロプロセッサ１７は
ＨＤ　Ｃ１３のステータスレジスタ等を読出し、正常終
了か否かを判定し、正常終了であるときＣ４は、２ボー
トメモリ１２のステータス領域に正常ミ峠了した旨のス
テータスを設定して一連の処理を終了する。また、屓常
終了の場合には、リトライ処理等を行う。

〔発明が解決しようとする問題点〕

しかしながら、上記従来のディスク制御装置のデータ転
送方式にあっては、ＨＣＣｌ３とディスク装置３との間
のデータ転送速度は一定であるため、システムバスが他
のシステムバスマスタ装置に使用されて混雑しているよ
うな場合には、システムバスのデータ転送がＨＤ　Ｃ１
３とディスク装置３との間のデータ転送に追いつかず、
ＦｉＦ。

１１がＦＵＬＬ状態となり、内部バス１８上でオーバラ
ンエラー即ら）ＴＤＣ１３のデータ引取り要求に対して
ＦｉＦｏｌｌがＦＵＴ、Ｌであるためデータ転送が行え
ない転送不能状態となる。

このような状態を避けるため従来は、ディスク装置のフ
ォーマット時にセクタインタリーブを施すことが行われ
ている。このセクタインクリープは、第５図に示すよう
に、論理的なセクタ番号を並び替えるものであり、ＨＣ
Ｃｌ３とディスク装置３との間の実質的なデータ転送速
度を下げるようにしている。

しかし、このような方式では夫々のシステム毎に最適な
セクタインタリーブをｉＡ沢する必要があり、また一時
的にシステムバスの使用頻度が高くなるような場合でも
、その最も高い場合を想定してセクタインクリープを選
択する必要があるため、通常のバス使用頻度が低い場合
にも転送速度が低くなり、ディスク装置の実効データ転
送速度が低下するという問題点があった。

そこで、この発明は、システムバスの使用頻度が低い場
合はディスクデータ転送速度を高いままとし、システム
バスの使用頻度が高くなると、実効データ転送速度を低
下さセ、オーバランエラーの発生を防止することが可能
なディスク制御装置におけるデータ転送方式を提供する
ことを目的としている。

〔問題点を解決するための手段〕 上記目的を達成するために、この発明は、情報処理装置
、チャネル等が複数接続可能なシステムバスに接続され
且つマイクロプロセッサを備えたディスク制御装置にお
いて、前記システムバスの使用頻度を検出し且つその検
出結果を前記マイクロプロセッサが読込み可能なバス使
用状況検出手段と、前記システムバスと内部データバス
との間に介挿された先入れ先出しメモリと、前記内部デ
ータバスに接続されたデータバッファ用メモリ及びディ
スクコントローラとを有し、前記先入れ先出しメモリと
ディスクコントローラとの間及びデータバッファ用メモ
リと先入れ先出しメモリ及びディスクコントローラとの
間に夫々ＤＭＡ転送機能を備え、前記マイクロプロセッ
サが、前記バス使用状況検出手段の検出結果に応じて前
記ディスクコントローラ及び先入れ先出しメモリ間に前
記データバッファ用メモリを介在させるか否かを選択す
るようにしている。

〔作用］ この発明においては、ディスク装置に格納されているデ
ータをシステムバスに読み出す際に、バス使用状況検出
手段によってシステムバスの使用頻度を検出し、その使
用頻度が低い場合には、ディスク制御装置内でディスク
装置からディスクコントローラが読出したデータを直接
先入れ先出しメモリを介してシステムバスに転送するこ
とにより、高速のデータ転送を行い、システムバスの使
用頻度が高い場合にはディスクコントローラのデータを
一旦データバソファ用メモリにＤＭＡ転送し、このデー
タバッファ用メモリに格納されたデータを先入れ先出し
メモリにＤＭＡ転送することにより、データ転送速度を
低下させてオーバランエラーの発生を防止する。

〔実施例〕

以下、この発明の実施例を図面に基づいて説明する。

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明に適用し得るバス使用状況検出手段の一例を
示すブロック図である。

第１図において、１はシステムバス、２はディスク制御
装置、３はディスク装置である。

ディスク制御装置２は、ディスク装置３に対する書込み
／続出しデータを保持するデータ保持部２１と、データ
書込み／続出し時にシステムバス１を制御するシステム
バス制御部２２と、システムバス１の使用頻度を検出す
るバス使用状況検出手段２３と、コマンドパラメータ及
びディスクリート／ライトコマンドを格納する２ボート
メモリ２４と、ディスク装置３に対するデータの書込み
／読出しを制御するディスクコントローラ（以下Ｉ　Ｄ
　Ｃと称す）２５と、データバッファ用メモリを兼ねる
メモリ２６と、データ保持部２１とＨＤＣ２５との間及
びメモリ２６とデータ保持部２１及びＨＤ　Ｃ２５との
間のＤＭＡ転送を制御するＤＭＡコントローラ（以下、
ＤＭ八へと称す）２７と、ディスク制御装置全体の処理
を制御するマイクロプロセッサ２８とを備えており、こ
れらが内部データバス２９Ｄ、内部アドレスバス２９Ａ
及び内部制御ハス２９Ｃを介して互いに接続されている
。なお、３０ば内部アドレスバス２９Δに接続されたア
ドレスデコーダである。

データ保持部２１は、システムバス１に接続された書込
用及び続出用ラッチレジスタ２１ａ、２１ｂと、これら
間に接続された先入れ先出しメモリ　（Ｊ／ｌ下ＦｉＦ
ｏと称ず）２１ｃと、ＦｉＦｏ２１ｃの入力側と内部デ
ータバス２９Ｄとの間に介挿されたラッチレジスタ２１
ｄ及びＦｉＦｏ２１Ｃの出力側と内部データバス２９Ｄ
との間に介挿されたラッチレジスタ２１ｅとから構成さ
れている。そして、システムバス１側からディスク装置
３にデータを書込むときには、システムバスＩに接続さ
れた情＋口処理装置４からの書込データをランチレジス
タ２１ａを介して１ｒｔＦｏ２１ｃに格納し、そのデー
タ格納が終了すると、その格納データをランチレジスタ
２１ｅを介してＨＤ　Ｃ２５にＤＭＡ転送する。また、
ディスク装置３からデータをシステムバスｌ側に読出ず
場合には、ＨＤＣ２３からＤＭＡ転送された続出データ
をラッチレジスタ２１ｄを介してＦｉＦｏ２１ｃに格納
し、そのデータ格納が終了した時点でラッチレジスタ２
１ｂを介してシステムバス１に続出データを送出する。

システムバス制御部２２は、システムバスｌに接続され
たバス制御シーケンス回路２２ａと、これと内部データ
バス２９Ｄとの間に介挿されたコマンドレジスタ２２ｂ
と、システムバスｌ及び内部データバス２０Ｄとの間に
介挿されたアドレスカウントレジスタ２２ｃとから構成
されている。

バス使用状況検出手段２３の一例は、第２図に示すよう
に、システムバス１からのバスビジー信号ＳＢが供給さ
れるバッファ２３ａと、その出力側に接続された可変抵
抗２３ｂ及びコンデンサ２４ｃとからなる充放電回路と
、一端が正の電源電圧に他端がバッファ２３ａ及び可変
抵抗２３ｂ間に夫々接続された抵抗２３ｄと、入力側が
抵抗２３ｂ及びコンデンサ２３ｃの接続点に接続された
シュミットトリガ回路２３ｅとからなるレジスタで構成
されている。したがって、コンデンサ２３Ｃは、ハスビ
ジー信号ＳＢがアクティブである場合には充電され、イ
ンアクティブとなると放電される。このため、バスビジ
ー信号ＳＢのインアクティブ時間に対するアクティブ時
間の割合により、コンデンサ２３ｃの端子間電位のレベ
ルが決定される。したがって、マイクロプロセッサ２８
でレジスタをリードする際に、シュミットトリガ回路２
３ｅに供給されるレジスタリード信号ＲＲをアクティブ
とすると、そのときのコンデンサ２３ｃの充電電圧がシ
ュミットトリガ回路２３ｅの設定レベルを越えているか
否かに応じたシステムバス使用頻度を表す“１”又は“
０”のレジスタ出力が内部データ保持部２９Ｄに出力さ
れ、これによりマイクロプロセッサ２８でシステムバス
１の使用状況を検知することができる。

次に、システムバス１に接続された情報処理装置４でデ
ィスク装置３に格納されているデータを読出ず場合につ
いて説明すると、まずＩ＋’？　ｆｌａ処理装置４によ
っで″“２ボートメモリ２４のコマンド領域に読出すべ
きデータのレコードアドレス、転送バイト数、転送先の
メモリアドレス等のコマンドパラメータを所：定の領域
に設定すると共に、ディスクデータリードコマンドをコ
マンドレジスタ領域に書込む。！ このコマシトレジスタ領域へのコマンドの書込みにより
、マイクロプロセッサ２８に割込信号が発信され、割込
信号を受信したマイクロプロセッサ２８は、２ポートメ
モリ２４のコマンド領域及びコマンドレジスタ領域に設
定されているコマンドパラメータ及びディスクデータリ
ードコマンドを読出して解析を行い、ＨＤＣ２５に対し
てシークコマンドを発信し、ディスク装置３のヘッドを
指定されたシリンダに移動させる。

ディスク装置３でのシーク動作が終了すると、マイクロ
プロセッサ２８は、ＨＤＣ２５に対してレコードアドレ
ス、転送レコード数等のコマンドパラメータ及びデータ
リードコマンドを設定する。

また、マイクロプロセッサ２８は、ＨＤ　Ｃ２５へのコ
マンド設定に先立らバス使用状況検出手段２３のレジス
タ出力を読出し、システムバスｌの使用頻度が高いか否
かをチェックする。そして、使用頻度が低い場合には、
ＨＤ　Ｃ２５とデータ保持部２１との間で直接データを
ＤＭＡ転送するために、ＤＭ八へ２７のチャネルＯに対
してデータ転送コマンドを設定すると共に、システムバ
ス制御部２２のアドレスカラン１−レジスタ２２ｃにシ
ステムバス１のデータ転送先アドレスを設定し、コマン
ドレジスタ２２ｈにデータ転送を行うべきコマンドを設
定する。ここで、コマンドレジスタ２２ｂのフォーマッ
トは、第３図に示す如く、コマンドの起動を行うＳＴＴ
ビットと、システムバス１とＦｉＦｏ２１ｃとの転送方
向を表すＤＩＲビットと、データ転送をＦｉＦｏ２１ｃ
及びデータバッファ用メモリ２６間で行うかＦｉＦｏ２
１ｃ及びＨＤＣ２５間で行うかを選択するＳＥＬビット
とを少なくとも有する。ここに、ＳＴＴビットを“１”
に設定することにより、バス制御シーケンス回路２２ａ
が起動され、ＤＩＲビットが“０”の場合はシステムバ
スｌからディスク制御装置２のＦｉＦｏ２１ｃにデータ
を読込んでくることを示し、“ｌ”の場合はその逆にデ
ィスク制御装置３のＦｉＦｏ２１ｃのデータをシステム
バス１に出力することを示し、さらに５ＩＥＬビツトが
“Ｏ”の場合にはＦｉＦｏ２１ｃとメモリ２６との間で
データ転送を行い、”１”の場合はＦｉＦ。

２１ｃとＨＤ　Ｃ２５との間でデータ転送を行うことを
指定する。

このとき、システムバス１からデータを読み込む状態で
あり、且つシステムバスｌの使用頻度が低い状ｆｍであ
るので、コマンドレジスタ２２ｂには、ＳＴＴビットが
１”、ＤＩＲビットが６１”、ＳＥＬビットがｌ”に夫
々設定される。

一方、ＨＤ　Ｃ２５は、指定されたレコードを検知する
と、そのレコードから指定されたレコード数だけデータ
の読出しを行う。そして、ＨＤ　Ｃ２５は１バイトのデ
ータを読出す毎に、“１”のＤＲＱ信号を出力してデー
タの引き取りを要求する。

このＤＲＱ信号は、ＯＲゲート３１を介してＡＮＤゲー
ト３２の一方の入力側に供給される。このＡＮＤゲート
３１の他方の入力側には、ＦＯＫ信号が供給されている
。このＦＯＲ信号は、ディスクデータリード時にはＦｉ
Ｆｏ２１ｃが空であり、ＦｉＦｏ２１ｃへのデータ転送
が可能であることを示す信号であり（但し、ディスク装
置３へのデータ回込時は、ＦｉＦｏ２１ｃがＦＵＬＬで
あり、１？１Ｆｏ２１ｃからＨＤＣ２５へのデータ転送
が可能であることを示す）ｌ″となっているので、ＡＮ
Ｄゲート３１から“１”の出力信号が出力される。この
出力信号は、ＤＭＡＣ２７に供給されるので、このＩ）
ＭＡＣ２７からチャネル０を１ｆｆｔ尺する“１”のＤ
　Ａ　ＣＫ　Ｏ（、を号が出力されると共に、メモリリ
ード信号ＭＥＭＲを出力する。

このため、前述したようにコマンドレジスタ２２ｂのＳ
ＥＬ信号が１”に設定されているので、ＡＮＤゲート３
３から“１”のリード信号が出力され、これがＯＲゲー
ト３４を介してＨＤＣ２５のリード信号入力端ＲＤに供
給され、このＨＤＣ２５のデータを読出すと共に、ラッ
チレジスタ２１ｄに対して■ＯＷ信号を出力してＨＤＣ
２５からＤＭＡ転送されるデータをラッチする。

ラッチレジスタ２１ｄにラッチされたデータは、ＦｊＦ
ｏ２］ｃに転送され、ＦｉＦｏ２１ｃ内をシフトし、そ
の出力端に到達すると、このＦｉＦｏ　２１ｃから出力
待機信号が出力され、この信号により、システムバス制
御部２２のデータ転送シーケンスが起動される。これに
よって、ＦｉＦ。

２１ｃの出力データをラッチレジスタ２１ｂにラッチし
た後、システムバス１への送出が行われる。

このように、システムバス１の使用頻度が低い場合には
、ＨＤＣ２５から読出されたデータが直接ＦｉＦｏ２１
ｃにＤＭＡ転送され、このＦｉＦ０２１ｃからシステム
バスｌにデータが送出されるので、ディスク装置３に格
納されているデータの読出しを高速で行うことができる
。

一方、マイクロプロセッサ２８でバス使用状況検出手段
２３をリードした際に、システムバス１の使用頻度が高
い場合には、上記と同様にＩＩ　Ｄ　Ｃ２５からＦｉＦ
ｏ２１ｃに直接ＤＭＡ転送を行うと、システムバスの使
用頻度が高いので、ディスク装置３とＨＤ　Ｃ２５との
間のデータ転送に追いつかず、オーバランエラーとなる
可能性が非常に高いので、このオーバランエラーを防止
するために、メモリ２６の一部をデータバッファとして
使用する。

すなわち、まずマイクロプロセッサ２８によって上記バ
ス使用頻度が低い場合と同様にＨＤ　Ｃ２５に対してコ
マンドを設定し、次いでＤＭＡＣ２７に対しては、ＨＤ
　Ｃ２５とメモリ２６との間のＤＭＡ転送を行うチャネ
ルｌについてデータ転送コマンドを設定する。

この状態でＨＤＣ２５は、指定されたレコードを検知す
ると、そのレコードからデータの読出しを開始する。こ
のとき、ＨＤＣ２５は１バイトのデータを読出す毎にＤ
ＲＱ信号を出力する。この状態では、ＦＯＫ信号が“０
”を維持しており、ＡＮＤゲート３２の出力は“Ｏ”を
維持し、ＤＲＱ信号のみがＤＭＡＣ２７のチャネルｌに
対するＤＲＱＩ端子に供給されるので、ＤＭＡＣ２７の
チャネルＩが起動されてＤΔＣＫＩ信号が“ｌ”となり
、これがＯＲゲート３６を介してＡＮＤゲート３５に供
給されると共に、ＡＮＤゲート３５に対して“１″のＩ
ＯＲ信号を出力し、これによってＡＮＤゲート３５の出
力が“１″となり、これがオアゲート３４を介してＨ″
ＤＣ２５のリード端子ＲＤに供給されるので、Ｉ−Ｔ　
Ｄ　Ｃ２５はデータを続出す。これと同時にメモリ２６
に対してＭＥＭＷ信号を出力して、Ｅ（ＤＣ２５からＤ
ＭＡ転送されるデータを書き込む。

指定されたレコード分のデータのメモリ２６への書込み
が終了すると、次にＤＭＡＣ２７のチャネル０にメモリ
２６からＦｉＦｏ２１ｃにデータ転送を行うためのコマ
ンドを設定すると共に、システムバス制御部２２のコマ
ンドレジスタ２２ｂにコマンドを書込む。この場合のコ
マンドは、ＳＴＴビット″１″、ＤＩＲビット“１″Ｓ
ＥＬビツト′″０”である。

次いで、ＤＭＡＣ２７は、メモリ２６に対してメモリリ
ード信号ＭＥＭＲを出力してデータを読出ずと共に、ラ
ンチレジスタ２１ｄに対して］ＯＷ倍信号出力し、メモ
リ２６から読出したデータをランチレジスタ２１ｄにＤ
ＭＡ転送する。このとき、システムバス制御部２２のコ
マンドレジスタ２２ｂのＳＥＬビットがＯ”であるので
、メモリリーど信号ＭＥＭＲがＤＭＡＣ２７から出力さ
れても、ＡＮＤゲート３３の出力は“０”を維持し、Ｉ
ＤＣ２５がデータ読出しを行うことはない。その後、上
記と同様にＦｉＦｏ２１Ｃにデータを書込み、これをシ
ステムバス１に送出する。

なお、情報処理Ａ置からの要求転送ハイド数がデータハ
ソファのバイト数以上の場合には、データ転送を何度か
に分割し、Ｉ−Ｉ　Ｄ　Ｃ２５とメモリ２６との間及び
メモリ２６とＦｉＦｏ２１ｃとの間のデータ転送を繰り
返して指定されたハイｌ−数のデータ転送を行う。

このように、システムバス１の使用頻度が高い場合には
、ＨｐＣ２５からの読出しデータを一端メモリ２６に’
Ｄ　Ｍ　Ａ転送して格納し、このメモリ、′・ ２６に格納し□、たデータをＦｉＦｏ２１ｃにＤＭＡ、
゛ 転送して書込むようにしているので、システムバス１の
データ転送速度に応じた低い転送速度でデータ転送を行
うことができ、オーバランエラーを確実に防止すること
ができる。

なお、ディスク装置３としては、磁気ディスク装置、光
デイスク装置等の任意のディスク装置を適用し得るこ；
・と勿論である。

〔発明の効果〕。

以上説明したように、この発明によれば、ディスク装置
に格納されているデータをシステムバスに読出ず際に、
ディスク制御装置内のマイクロプロセッサでシステムバ
スの使用頻度を検知し、その使用頻度に応じてディスク
コントローラ及び先入れ先出しメモリ間にデータバッフ
ァ用メモリを介装するか否かを選択するようにしている
ので、システムバスの使用頻度が低い場合には、ディス
ク装置からディスクコントローラで読出したデータを直
接先入れ先出しメモリにＤＭＡ転送して書込み、これを
システムバスに送出することにより、高速のデータ転送
を行い、システムバスの使用頻度が高い場合には、ディ
スクコントローラからの続出データを一端データバソフ
ァ用メモリにＤＭＡ転送して書込み、これを再度ＤＭＡ
転送して先入れ先出しメモリに書込んでシステムバスに
送出することにより、オーバランエラーの発生を確実に
防止することができるという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明に適用し得るハス使用状況検出手段の一例を
示すブロック図、第３図はコマンドレジスタのフォーマ
ットを示す説明図、第４図は　　　。 従来例を示すブロック図、第５図はトラックフォーマッ
トのセクタリーブを示す説明図である。 図中、■はシステムバス、２はディスク制御装置、３は
ディスク装置、４は情報処理装置、２１はデータ保持部
、２１ｃは先入れ先出しメモリ　（ＦｉＦｏ）、２２は
システムバス制御部、２３はバス使用状況検出手段、２
４は２ポートメモリ、２５はティスクコントｏ−ラ（Ｉ
ＤＣ）　、２６はメモリ、２７はＤＭＡニア　ントロー
ｙ　（ＤＭ八へ）、２８はマイクロプロセッサである。

Claims (1)

【特許請求の範囲】
1. 情報処理装置、チャネル等が複数接続可能なシステムバ
   スに接続され且つマイクロプロセッサを備えたディスク
   制御装置において、前記システムバスの使用頻度を検出
   し且つその検出結果を前記マイクロプロセッサが読込み
   可能なバス使用状況検出手段と、前記システムバスと内
   部データバスとの間に介挿された先入れ先出しメモリと
   、前記内部データバスに接続されたデータバッファ用メ
   モリ及びディスクコントローラとを有し、前記先入れ先
   出しメモリとディスクコントローラとの間及びデータバ
   ッファ用メモリと先入れ先出しメモリ及びディスクコン
   トローラとの間に夫々ＤＭＡ転送機能を備え、前記マイ
   クロプロセッサが、前記バス使用状況検出手段の検出結
   果に応じて前記ディスクコントローラ及び先入れ先出し
   メモリ間に前記データバッファ用メモリを介在させるか
   否かを選択することを特徴とするディスク制御装置にお
   けるデータ転送方式。