JPS62124754A - Manufacture of dielectric isolation substrate - Google Patents

Manufacture of dielectric isolation substrate

Info

Publication number
JPS62124754A
JPS62124754A JP26444885A JP26444885A JPS62124754A JP S62124754 A JPS62124754 A JP S62124754A JP 26444885 A JP26444885 A JP 26444885A JP 26444885 A JP26444885 A JP 26444885A JP S62124754 A JPS62124754 A JP S62124754A
Authority
JP
Japan
Prior art keywords
layer
polycrystalline
layers
oxide film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26444885A
Other languages
Japanese (ja)
Inventor
Shigeo Akiyama
茂夫 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP26444885A priority Critical patent/JPS62124754A/en
Publication of JPS62124754A publication Critical patent/JPS62124754A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PURPOSE:To reduce generation of warpage due to the difference of the thermal expansion coefficients of a polycrystalline layer and a semiconductor single crystal wafer by laminating at least three layers of polycrystalline layers, among which oxide films are held, onto an insulating film and using the polycrystalline layers as a laminate and polishing and removing the laminate to form a supporter layer consisting of the polycrystalline layer composed of two layers. CONSTITUTION:Polycrystalline layers hold oxide films among them and are shaped in a laminate A', in which at least three layers are laminated, at the time of cooling immediately after the formation of the polycrystalline layers onto an insulating film 4 in which there is the possibility of the generation of the largest warpage. Accordingly, the generation of warpage at the step can be reduced remarkably. Since the laminate A' has large thickness, handling at the time of a polishing process is also facilitated, too.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、絶縁層分離(Dielectric l5
olation:DI)基板の製法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] This invention relates to dielectric layer separation (Dielectric layer separation).
(olation: DI) relates to a method of manufacturing a substrate.

〔背景技術〕[Background technology]

“半導体集積回路用基板として、近時、絶縁層分離基板
が用いられるようになってきた。このような絶縁層分離
基板の最も一般的な構造は、第4図に示すように、絶縁
膜4で囲まれた複数の単結晶島状領域(以下、「分離島
」と記す)la・・・を多結晶層等からなる支持体層1
0上に支持してなるものである。前記分離島1a・・・
は、素子形成領域として使用されるもので、1枚の基板
上に、必要な素子の数だけの分離島が形成されるように
なっている。そして、各分離島1a・・・の間は、絶縁
層によって電気的に完全に分離されるようになっている
ため、従来のP−N接合による各素子の分離に比べて、
はるかに高い高耐圧、低寄生容量、高ソフトエラー耐性
等を実現する。また、寄生素子やラッチアンプが発生す
る恐れもなくなる。
“Recently, insulating layer-separated substrates have come to be used as substrates for semiconductor integrated circuits.The most common structure of such insulating layer-separated substrates is as shown in FIG. A plurality of single-crystal island-like regions (hereinafter referred to as "separated islands") la... surrounded by
It is supported on 0. The isolated island 1a...
These are used as element forming regions, and as many isolation islands as the required number of elements are formed on one substrate. Since each isolation island 1a... is completely electrically isolated by an insulating layer, compared to the isolation of each element by a conventional P-N junction,
It achieves much higher voltage resistance, lower parasitic capacitance, and higher soft error tolerance. Furthermore, there is no possibility that parasitic elements or latch amplifiers will occur.

以上のような絶縁要分M基板は、一般に次のような工程
で形成される。
The insulating component M substrate as described above is generally formed by the following steps.

まず、単結晶シリコン等からなるウェハを用意し、その
表面の所望の位置に、つくられるべき素子を囲むように
溝を形成する。
First, a wafer made of single crystal silicon or the like is prepared, and grooves are formed at desired positions on the surface of the wafer so as to surround the elements to be formed.

つぎに、このウェハの前記溝が形成された側の表面全体
をシリコン酸化膜等の絶縁膜で覆い、さらに、その上に
、ポリシリコン等を堆積して支持体層を形成する。
Next, the entire surface of this wafer on the side where the grooves are formed is covered with an insulating film such as a silicon oxide film, and further, polysilicon or the like is deposited thereon to form a support layer.

そして、前記ウェハを裏面から研磨、除去していき、前
記溝をこの裏面に露出させてウェハを前記分離島に分割
し、絶縁層分離基板を得る。
Then, the wafer is polished and removed from the back surface, the grooves are exposed on the back surface, and the wafer is divided into the separation islands to obtain an insulating layer separated substrate.

以上のような絶縁層分離基板において、最も問題となる
のは、ウェハと支持体層との材質のちがい、特に、それ
ぞれの材質における熱膨張係数の差に起因する以下の2
点である。
In the above-mentioned insulating layer-separated substrate, the biggest problem is the difference in the materials of the wafer and the support layer, especially the following two problems caused by the difference in the thermal expansion coefficient of each material.
It is a point.

■ 前記製造工程中、支持体層形成時に、この支持体層
側を凹とし、ウェハ側を凸とするソリが発生する。
(2) During the manufacturing process, when the support layer is formed, warpage occurs in which the support layer side is concave and the wafer side is convex.

このソリは、前述したように、ウェハと支持体層との熱
膨張係数の差に起因するものであって、高温で形成され
た前記支持体層が、室温近(まで冷却されたときに、ウ
ェハよりも大きく収縮するために発生するものである。
As mentioned above, this warpage is caused by the difference in thermal expansion coefficient between the wafer and the support layer, and when the support layer formed at high temperature is cooled to near room temperature, This occurs because the shrinkage is greater than the wafer.

そして、このソリが発生すると、次工程であるウェハの
研磨時に、その全面を均一に研磨することができず、各
分離島を均一に形成することができない。
If this warpage occurs, the entire surface of the wafer cannot be uniformly polished during the next step of polishing the wafer, and the isolated islands cannot be uniformly formed.

また、このような絶縁層分離基板は、その厚みが約30
0m程度と非常に薄いものであるため、以上のような各
工程時におけるハンドリングが難しい。
Further, such an insulating layer separated substrate has a thickness of about 30 mm.
Since it is extremely thin, measuring approximately 0 m, it is difficult to handle it during each of the steps described above.

■ 絶縁層分離基板形成後、エピタキシャル結晶成長、
熱拡散、アルミ配線形成およびパッシベーション膜形成
等の工程によって分離島上に素子形成を行うと、それに
伴う加熱(熱履歴)等によって先の■のソリがさらに拡
大されたり、あるいは、先の■とは逆方向のソリが発生
する。
■ After forming the insulating layer separation substrate, epitaxial crystal growth,
When elements are formed on isolation islands through processes such as thermal diffusion, aluminum wiring formation, and passivation film formation, the warpage described in (2) above may be further expanded due to the accompanying heating (thermal history), etc. will cause warping in the opposite direction.

このようなソリがあると、フォトリソグラフィ一工程で
のマスクアラインメントが困難になるばかりでなく、各
種の半導体製造装置における自動搬送系等でのトラブル
の原因となる恐れがある。
Such warpage not only makes it difficult to perform mask alignment in one photolithography process, but also may cause trouble in automatic conveyance systems and the like in various semiconductor manufacturing devices.

〔発明の目的〕[Purpose of the invention]

この発明は、以上の問題に鑑みてなされたものであって
、ハンドリングしやすく、しかも、ソリが発生する恐れ
の少ない絶縁層分離基板の製法を提供することを目的と
している。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing an insulating layer-separated substrate that is easy to handle and less likely to cause warping.

〔発明の開示〕[Disclosure of the invention]

以上の目的を達成するため、この発明は、半導体単結晶
ウェハの表面に分離のための溝を形成して、その表面全
体を絶縁膜で覆ったあと、その上に支持体層を形成する
とともに、前記単結晶側を前記溝の底部が露出するまで
研磨して、前記支持体層上に前記絶縁膜で電気的に絶縁
分離された半導体単結晶島状領域を形成する絶縁要分M
基板の製法であって、前記支持体層を作るにあたり、前
記絶縁膜上に、多結晶層および酸化膜を、この順に、交
互に形成して、少なくとも前記多結晶層を3層積層し、
そのあと、これを逆に上方から研磨、除去して少なくと
も2層の多結晶層を残し、これを前記支持体層とするこ
とを特徴とする絶縁層分離基板の製法を要旨としている
In order to achieve the above object, the present invention forms isolation grooves on the surface of a semiconductor single crystal wafer, covers the entire surface with an insulating film, and then forms a support layer thereon. , polishing the single crystal side until the bottom of the groove is exposed, forming an insulating component M on the support layer to form a semiconductor single crystal island region electrically isolated by the insulating film;
A method for manufacturing a substrate, in which, in making the support layer, a polycrystalline layer and an oxide film are alternately formed in this order on the insulating film, and at least three of the polycrystalline layers are laminated;
The gist of the present invention is a method for producing an insulating layer-separated substrate, which is then reversely polished and removed from above to leave at least two polycrystalline layers, which serve as the support layer.

以下に、この発明を、その一実施例をあられす図を参照
しながら、くわしく説明する。なお、この実施例では、
分離島として単結晶シリコンを、多結晶層としてポリシ
リコンを、絶縁膜および酸化膜としてSiO2を、それ
ぞれ、使用しているが、それ以外の化合物半導体材料を
用いることも、もちろん可能である。
Hereinafter, one embodiment of the present invention will be explained in detail with reference to the accompanying drawings. In addition, in this example,
Although single crystal silicon is used as the isolation island, polysilicon is used as the polycrystalline layer, and SiO2 is used as the insulating film and the oxide film, it is of course possible to use other compound semiconductor materials.

まず、この発明にかかる絶縁層分離基板の製法の一実施
例について、その途中の各工程をあられした第1図(a
)〜(f)ならびに第2図fat〜(C)にもとづいて
説明する。
First, regarding one embodiment of the method for manufacturing an insulating layer-separated substrate according to the present invention, FIG.
) to (f) and FIG. 2 fat to (C).

分離島となるべき単結晶シリコンのウエノ\1を用意す
る〔第1図(a)〕。
Prepare a single-crystal silicon Ueno\1 that will become a separation island [Figure 1 (a)].

つぎに、このウェハ1表面の所望の位置に、つくられる
べき素子を囲むように溝2・・・を形成する。このよう
なa2・・・の形成方法は、特に限定されないが、たと
えば、<100>面の単結晶シリコンのウェハ1にKO
H等を主成分とするアルカリエツチング液を用いて溝2
をエツチングする方法があげられる。この方法は、この
アルカリエツチング液の<111>面単結晶シリコンに
対するエツチング速度が、<100>面単結晶シリコン
に対するエツチング速度にくらべて極めて遅いこと(異
方性)を利用したもので、<100〉面単結晶シリコン
のウェハlの一部を、このアルカリエツチング液でエツ
チングしていくと、この<100>面と54°の角をな
す<111>面からなるV形の溝2が自動的に形成され
るのである。なお、このとき、エツチングのマスクとじ
て、次工程で形成される絶縁膜と同し材料(SiO2)
を使用しておけば、それを絶縁膜の一部として利用する
ことができるため、次工程へ送る前に、このマスク3を
除去する必要がなくなり、より好ましい。以上の操作に
よって、たとえば、深さ70Ilrn程度の溝を形成す
ることができる〔第1図(b)〕。
Next, grooves 2 are formed at desired positions on the surface of the wafer 1 so as to surround the elements to be formed. The method of forming such a2... is not particularly limited, but for example, KO
Groove 2 is etched using an alkaline etching solution containing H etc. as the main component.
There is a method of etching. This method takes advantage of the fact that the etching rate of this alkaline etching solution for <111> plane single crystal silicon is extremely slow compared to the etching rate for <100> plane single crystal silicon (anisotropy). When a part of the wafer 1 of monocrystalline silicon with a 〉 plane is etched with this alkaline etching solution, a V-shaped groove 2 consisting of a 〈111〉 plane that makes a 54° angle with this 〈100〉 plane is automatically formed. It is formed in At this time, the same material (SiO2) as the insulating film to be formed in the next step is used as an etching mask.
It is more preferable to use the mask 3 because it can be used as a part of the insulating film and there is no need to remove the mask 3 before sending it to the next process. By the above operations, a groove having a depth of about 70 Ilrn, for example, can be formed [FIG. 1(b)].

溝2が形成された側のウェハ1の表面に、その全面にわ
たって絶縁膜であるシリコン酸化膜4を形成する。この
シリコン酸化膜4の形成方法も特に限定されないが、た
とえば、前記ウェハ1の表面をパイロジェニック酸化法
等によって熱酸化して、このようなシリコン酸化膜を形
成することが好ましい。なぜなら、このようなパイロジ
エニ・7り酸化法は、操作や工程、製造装置等が簡単で
、しかも、形成されるシリコン酸化膜4の物性がすぐれ
ているからである〔第1図(C)〕。
A silicon oxide film 4, which is an insulating film, is formed over the entire surface of the wafer 1 on the side where the groove 2 is formed. Although the method for forming the silicon oxide film 4 is not particularly limited, it is preferable, for example, to form such a silicon oxide film by thermally oxidizing the surface of the wafer 1 by pyrogenic oxidation or the like. This is because such a pyroxidation method requires simple operations, processes, manufacturing equipment, etc., and the silicon oxide film 4 formed has excellent physical properties [Figure 1 (C)]. .

シリコン酸化膜4上に、エピタキシャル成長等の方法に
よって、多結晶層であるポリシリコン層5を形成する。
A polysilicon layer 5, which is a polycrystalline layer, is formed on the silicon oxide film 4 by a method such as epitaxial growth.

ポリシリコン層5の成長条件は、これに限定されるもの
ではないが、たとえば、通常、エピタキシャル成長に使
用される反応炉を用いた場合には、1.3〜1.4μm
/min程度の成長速度で成長させてやればよい。成長
に使用できるガスt+、通常のエピタキシャル成長に用
いられるものを、そのまま使用することができる〔第1
図(d)〕。
The growth conditions for the polysilicon layer 5 are not limited to these, but for example, when a reaction furnace normally used for epitaxial growth is used, the growth condition is 1.3 to 1.4 μm.
The growth may be performed at a growth rate of about 1/min. The gas t+ that can be used for growth can be the one used for normal epitaxial growth [1st
Figure (d)].

ポリシリコン層5表面に酸化膜であるシリコン酸化膜6
を形成する。シリコン酸化膜6の形成方法としては、た
とえば、前記シリコン酸化膜4と同様な理由によってパ
イロジェニック酸化法等を使用することが好ましい〔第
1図(e)〕。
A silicon oxide film 6 which is an oxide film is formed on the surface of the polysilicon layer 5.
form. As a method for forming the silicon oxide film 6, it is preferable to use, for example, a pyrogenic oxidation method for the same reason as the silicon oxide film 4 [FIG. 1(e)].

シリコン酸化膜6上に、以上の操作を交互にくり返して
、ポリシリコン層7〔第1図(f))、シリコン酸化膜
8〔第2図(al)、およびポリシリコン層9 〔第2
図(b)〕  ・・・を交互に形成していき、絶縁膜で
ある前記シリコン酸化膜4上に、シリコン酸化膜をその
間にはさんだポリシリコン層を、少なくとも3層積層し
、積層体A′を得る。
The above operations are alternately repeated on the silicon oxide film 6 to form a polysilicon layer 7 [FIG. 1(f)], a silicon oxide film 8 [FIG. 2(al)], and a polysilicon layer 9 [FIG. 2(al)].
Figure (b)] ... are formed alternately, and at least three polysilicon layers with a silicon oxide film sandwiched therebetween are laminated on the silicon oxide film 4, which is an insulating film, to form a laminate A. ′ is obtained.

ウェハ1を反対側から研磨、除去していき、溝2によっ
てウェハ1が複数の分離島1a・・・に分離されるまで
研磨する〔第2図(C)〕。
The wafer 1 is polished and removed from the opposite side until the wafer 1 is separated into a plurality of separation islands 1a by the grooves 2 [FIG. 2(C)].

このあと、前記積層体A′を、逆に上方の層から研磨、
除去していき、少なくとも2層のポリシリコン層を残し
て、これを支持体層Aとする。なお、このとき、この支
持体層Aが、その厚み方向でほぼ上下対称となるように
することが好ましい。すなわち、図のように、ポリシリ
コン層が2層である場合には、2つのポリシリコン層5
.7が、はぼ等しい厚みを有していることが好ましいの
である。このことによって、シリコン酸化膜6を支持体
層A中、その厚み方向はぼ中央部に位置させることがで
きるため、支持体層A形成後の、素子形成プロセス等に
おけるソリ、つまり、前述した■のソリをも防ぐことが
できるのである。2つのポリシリコン層5.7の厚みの
比も特に限定されるものではないが、10ニア〜7:1
0の範囲内であることが好ましい〔第3図〕。。
After that, the laminate A' is polished from the upper layer,
This is then removed, leaving at least two polysilicon layers, which will be referred to as support layer A. At this time, it is preferable that the support layer A is substantially vertically symmetrical in its thickness direction. That is, as shown in the figure, when there are two polysilicon layers, two polysilicon layers 5
.. 7 preferably have approximately the same thickness. As a result, the silicon oxide film 6 can be located approximately at the center of the support layer A in its thickness direction. It can also prevent warping. The ratio of the thicknesses of the two polysilicon layers 5.7 is also not particularly limited, but is between 10 and 7:1.
It is preferably within the range of 0 [Fig. 3]. .

以上のように、この発明によって形成された絶縁層分離
基板は、第3図にみるように、絶縁膜であるシリコン酸
化膜4で囲まれた複数の分離島1a・・・が、シリコン
酸化膜(酸化膜)をはさんタホリシリコン層(多結晶N
)5およびポリシリコン層(多結晶層)7の少なくとも
2層からなる支持体層A上に設けられてなるものである
。このように、支持体層Aをシリコン酸化膜をはさんだ
少なくとも2層のポリシリコン層で形成するのは、熱膨
張係数が単結晶シリコンのウェハ1よりも大きいポリシ
リコン層と、ウェハlよりもそれが小さいシリコン酸化
膜との組み合わせによって、支持体層A全体の熱膨張係
数を調整するためである。そして、このことによって、
支持体層Aとウェハ1あるいはそれから作られる分離島
1a・・・の両者の熱膨張係数をバランスさせることが
できる。理由はよくわからないが、酸化膜6をパイロジ
ェニック酸化法によって形成すると、この効果がより高
くなる。また、この実施例のように、支持体層Aを、そ
の厚み方向でほぼ上下対称となるようにしておけば、支
持体層A内で、その熱膨張係数がかたよることがなく籠
る。このため、支持体層Aの形成時や、素子の形成等の
、加熱を含 。
As described above, in the insulating layer separation substrate formed according to the present invention, as shown in FIG. (oxide film) sandwiched between Tahori silicon layer (polycrystalline N
) 5 and a polysilicon layer (polycrystalline layer) 7 . In this way, the support layer A is formed of at least two polysilicon layers with a silicon oxide film sandwiched between them. This is because the thermal expansion coefficient of the entire support layer A can be adjusted by combining it with a small silicon oxide film. And by this,
It is possible to balance the thermal expansion coefficients of both the support layer A and the wafer 1 or the isolation islands 1a made from it. Although the reason is not well understood, this effect is enhanced when the oxide film 6 is formed by pyrogenic oxidation. Further, if the support layer A is made to be substantially vertically symmetrical in the thickness direction as in this embodiment, the coefficient of thermal expansion within the support layer A will remain constant. For this reason, heating is required during the formation of the support layer A, the formation of elements, etc.

む各工程においても、前述したような両者の熱膨張係数
の違いによってソリが発生する恐れは、いちじるしく減
少する。また、この発明では、最も大きいソリが発生す
る恐れのある絶縁膜4上への多結晶層の形成直後の冷却
時には、この多結晶層はその間に酸化膜をはさんで少な
くとも3層が積層された積層体A′となっているため、
この段階でのソリの発生を、いちじるしく減少させるこ
とができる。しかも、この積層体A′は、その厚みが大
きいため、研磨工程時におけるハンドリングも容易とな
る。以上のような各層を形成する場合には、まず、反応
炉中でエピタキシャル成長を行って第1のポリシリコン
層5を形成し、つぎに、熱酸化炉中に移しかえてパイロ
ジェニック酸化法等によってシリコン酸化膜6を形成し
、再びもとの反応炉にもどして第2のポリシリコン層7
を形成する、といったような簡単な操作で少なくとも3
層の積層体A′を形成することができる。そして、各層
の形成には、以上のように、通常、その工程に用いられ
る装置を用いることができるため、特別な装置を必要と
することもない。
In each process, the risk of warpage occurring due to the difference in thermal expansion coefficient between the two as described above is significantly reduced. Furthermore, in the present invention, at the time of cooling immediately after the formation of the polycrystalline layer on the insulating film 4, where the greatest warpage is likely to occur, the polycrystalline layer is stacked with at least three layers with an oxide film sandwiched therebetween. Since it is a laminate A′,
The occurrence of warping at this stage can be significantly reduced. Moreover, since this laminate A' has a large thickness, it is easy to handle during the polishing process. When forming each layer as described above, first, epitaxial growth is performed in a reactor to form the first polysilicon layer 5, and then the first polysilicon layer 5 is transferred to a thermal oxidation furnace and grown by pyrogenic oxidation or the like. A silicon oxide film 6 is formed and then returned to the original reactor to form a second polysilicon layer 7.
At least 3
A stack of layers A' can be formed. As described above, since the formation of each layer can use the equipment normally used in that process, no special equipment is required.

なお、これまでは、この発明の絶縁層分離基板について
、図にあられした実施例にもとづいてのみ説明してきた
が、この発明の構成は図の実施例に限られるものではな
い。たとえば、以上の実施例では、)簿2をアルカリエ
ツチング液を用いた、いわゆる、異方性エツチングによ
って形成していたが、これは物理的研磨やその他の方法
によって形成することもできる。また、逆にウェハlを
除去する方法は物理研磨には限らず、エツチング等の化
学的研磨によることもできる。各層の形成方法も以上の
実施例に限られず、それぞれ別の方法によって形成する
ことができる。たとえば、絶縁膜4や酸化膜6であるシ
リコン酸化膜を熱酸化以外の方法で形成することもでき
るのである。しかしながら、これらの酸化膜は、前述し
たような理由から、パイロジェニック酸化法等の熱酸化
によって形成することが好ましい。このことは、他の部
分についても同様であって、実施例に示した以外の方法
によって形成することもできるが、実施例の方法によれ
ば、従来の装置をそのまま使用できる等の利点があり、
より好ましいのである。また、以上の実施例では、分離
島となる単結晶のウェハとして単結晶シリコンを、多結
晶層としてポリシリコンを、そして、絶縁膜や酸化膜と
して5i02を、それぞれ使用しているが、前述したよ
うに、その他の化合物半導体材料を用いることもできる
Although the insulating layer-separated substrate of the present invention has been described so far based only on the embodiments shown in the figures, the structure of the present invention is not limited to the embodiments shown in the figures. For example, in the above embodiment, the plate 2 was formed by so-called anisotropic etching using an alkaline etching solution, but it can also be formed by physical polishing or other methods. In addition, the method for removing the wafer 1 is not limited to physical polishing, but may also be chemical polishing such as etching. The method for forming each layer is not limited to the above embodiments, and may be formed by different methods. For example, the silicon oxide film, which is the insulating film 4 and the oxide film 6, can be formed by a method other than thermal oxidation. However, these oxide films are preferably formed by thermal oxidation such as pyrogenic oxidation method for the reasons mentioned above. The same applies to other parts, and they can be formed by methods other than those shown in the examples, but the method of the examples has the advantage that conventional equipment can be used as is. ,
It is more preferable. Furthermore, in the above embodiment, single crystal silicon is used as the single crystal wafer serving as the isolation island, polysilicon is used as the polycrystalline layer, and 5i02 is used as the insulating film and oxide film. Other compound semiconductor materials can also be used.

要するに、絶縁膜上に、酸化膜をはさんだ少なくとも3
層の多結晶層を形成したあと、それを研磨して、少なく
とも2層の多結晶層からなる支持体層が形成されるよう
になっていれば、その他の構成は限定されないのである
In short, at least three
Other configurations are not limited as long as the polycrystalline layer of the layer is formed and then polished to form a support layer consisting of at least two polycrystalline layers.

つぎに、この発明の実施例について、比較例とあわせて
説明する。
Next, examples of the present invention will be described together with comparative examples.

(実施例1) 分離島となる単結晶ウェハとして、シリコンウェハ〔直
径76mm(3インチ)、厚み400μm)を使用し、
その上に、第1図ta)〜(f)ならびに第2図(al
、 (blに示した工程によって3層の積層体A′(厚
み合計450pm)を形成した。なお、このとき、各層
の厚みは、第1のポリシリコン層=10Q pm、第2
のポリシリコン層=2001rm、第3のポリシリコン
層:150−であった@ このあと、このものを、両面から研磨、除去していって
、一方の側にはウェハ1から分離、された分離島1a・
・・を、他方の側には2層のポリシリコンからなる支持
体層Aを有する厚み約300頗の、第3図に示したよう
な、絶縁層分離基板を得た。
(Example 1) A silicon wafer [diameter 76 mm (3 inches), thickness 400 μm] was used as a single crystal wafer to serve as the isolation island.
In addition, Fig. 1 ta) to (f) and Fig. 2 (al
, (A three-layer laminate A' (total thickness 450 pm) was formed by the steps shown in BL. At this time, the thickness of each layer was as follows: the first polysilicon layer = 10Q pm, the second polysilicon layer = 10Q pm,
Polysilicon layer = 2001rm, third polysilicon layer: 150- After that, this was polished and removed from both sides, and on one side there was a layer separated from wafer 1. Remote island 1a/
An insulating layer-separated substrate as shown in FIG. 3 was obtained, having a thickness of about 300 mm and having a support layer A made of two polysilicon layers on the other side.

この絶縁層分離基板に対し、ポリシリコン層の研磨、除
去直後、および、素子形成全プロセス終了直後における
ソリ量を、10枚の試料について、測定した。研磨、除
去工程直後における結果を第5図に、素子形成全プロセ
ス終了後における結果を第6図に、それぞれ、示す。な
お、この実施例では、研磨、除去後の支持体層Aにおけ
る上下のポリシリコン層の厚みの比が第3図中Ll、L
2であられして10:11≦L、:L、2≦10ニアで
あって、この支持体層Aが厚み方向でほぼ上下対称なも
のであった。
For this insulating layer separated substrate, the amount of warpage was measured for 10 samples immediately after polishing and removing the polysilicon layer and immediately after completing the entire device formation process. The results immediately after the polishing and removal steps are shown in FIG. 5, and the results after the completion of the entire device formation process are shown in FIG. 6, respectively. In this example, the ratio of the thicknesses of the upper and lower polysilicon layers in the support layer A after polishing and removal is indicated by Ll and L in FIG.
2, 10:11≦L, :L, 2≦10, and this support layer A was substantially vertically symmetrical in the thickness direction.

(実施例2) 第1.第2および第3の各ポリシリコン層の厚みを全て
150μmとした以外は、実施例1と同様にして、絶縁
層分離基板を得た。
(Example 2) 1st. An insulating layer-separated substrate was obtained in the same manner as in Example 1, except that the thicknesses of the second and third polysilicon layers were all 150 μm.

この実施例に対しても、先の実施例1と同様にして、9
枚の試料について、測定を行った。結果を同じく第5図
および第6図に示す。
For this example as well, 9
Measurements were performed on two samples. The results are also shown in FIGS. 5 and 6.

なお、この実施例における上下のポリシリコン層の厚み
の比は、L+、Lxであられして、10:4≦L、:L
、≦10:1.3であって、この実施例における支持体
層Aは、厚み方向で非対称であった。
Note that the ratio of the thicknesses of the upper and lower polysilicon layers in this example is L+, Lx, and 10:4≦L, :L.
, ≦10:1.3, and the support layer A in this example was asymmetrical in the thickness direction.

(比較例) 支持体層を従来のポリシリコンのみからなるものとした
以外は、実施例と同様にして絶縁層分離基板を作成した
が、ソリが大きすぎて、測定を行うことができなかった
(Comparative example) An insulating layer-separated substrate was prepared in the same manner as in the example except that the support layer was made of only conventional polysilicon, but the warpage was too large and measurements could not be performed. .

以上の結果より、この発明の絶縁層分離基板の製法であ
る実施例1,2では、ポリシリコン層の研摩、除去直後
には大きなソリは見られず、このことから、従来の方法
である比較例にくらべて、ポリシリコン層形成時のソリ
が少なかったことが推測された。
From the above results, in Examples 1 and 2, which are the manufacturing method of the insulating layer-separated substrate of the present invention, no large warpage was observed immediately after polishing and removing the polysilicon layer, and from this, compared with the conventional method, It is assumed that there was less warpage during the formation of the polysilicon layer than in the example.

また、第6図の結果より、この発明の製法において、ポ
リシリコン層を研磨、除去して形成する支持体層Aは、
実施例1のように、その厚み方向で、はぼ上下対称にし
た方がその後のソリが少ないこともわかった。
Moreover, from the results shown in FIG. 6, in the manufacturing method of the present invention, the support layer A formed by polishing and removing the polysilicon layer is
It was also found that, as in Example 1, if the layers were made vertically symmetrical in the thickness direction, subsequent warping would be reduced.

〔発明の効果〕〔Effect of the invention〕

この発明の絶縁層分離基板の製法は、以上のように構成
されており、絶縁膜上に、その間に酸化膜をはさんだ多
結晶層を少なくとも3層積層して積層体とし、そのあと
、これを研磨除去して少なくとも2層の多結晶層からな
る支持体層を形成するようにしているため、多結晶層と
半導体単結晶ウェハの熱膨張係数の違いに起因するソリ
が発生する恐れは、いちじるしく減少する。しかも、前
記積層体は、支持体層よりも厚みは大きいため、研磨時
のハンドリングも容易である。
The manufacturing method of the insulating layer-separated substrate of the present invention is constructed as described above, and includes laminating at least three polycrystalline layers with an oxide film sandwiched between them on an insulating film to form a laminate, and then Since a support layer consisting of at least two polycrystalline layers is formed by polishing away the It decreases significantly. Moreover, since the laminate is thicker than the support layer, it is easier to handle during polishing.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(al〜([1ならびに第2図(al〜(C1は
この発明にかかる絶縁層分離基板の製法の一実施例の工
程をあられす説明図、第3図はこの発明によって形成さ
れた絶縁層分離基板の構造の一例をあられす説明図、第
4図は従来例をあられす説明図、第5図はこの発明の実
施例における研暦、除去直後のソリ量の頻度の一例をあ
られすグラフ、第6図は同じ(素子形成全プロセス終了
直後のソリ量の頻度の一例をあられすグラフである。 la、lb、lc・・・単結晶島状領域 4・・・絶縁
膜 5,7・・・多結晶層 6・・・酸化膜 A・・・
支持体層 代理人 弁理士  松 本 武 彦 第1図 @2図 (a) (c)
FIG. 1(al~([1) and FIG. 2(al~(C1 is an explanatory diagram showing the steps of an embodiment of the manufacturing method of an insulating layer separated substrate according to the present invention, and FIG. FIG. 4 is an explanatory diagram showing an example of the structure of an insulating layer separated substrate, FIG. 4 is an explanatory diagram showing a conventional example, and FIG. The hail graph in Figure 6 is the same (this is a hail graph showing an example of the frequency of the amount of warpage immediately after the completion of all the element formation processes. la, lb, lc...single crystal island region 4...insulating film 5 , 7... Polycrystalline layer 6... Oxide film A...
Support layer agent Patent attorney Takehiko Matsumoto Figure 1 @ Figure 2 (a) (c)

Claims (4)

【特許請求の範囲】[Claims] (1)半導体単結晶ウェハの表面に分離のための溝を形
成して、その表面全体を絶縁膜で覆ったあと、その上に
支持体層を形成するとともに、前記単結晶側を前記溝の
底部が露出するまで研磨して、前記支持体層上に前記絶
縁膜で電気的に絶縁分離された半導体単結晶島状領域を
形成する絶縁層分離基板の製法であって、前記支持体層
を作るにあたり、前記絶縁膜上に、多結晶層および酸化
膜を、この順に、交互に形成して、少なくとも前記多結
晶層を3層積層し、そのあと、これを逆に上方から研磨
、除去して少なくとも2層の多結晶層を残し、これを前
記支持体層とすることを特徴とする絶縁層分離基板の製
法。
(1) After forming a groove for separation on the surface of a semiconductor single crystal wafer and covering the entire surface with an insulating film, a support layer is formed on it, and the single crystal side is placed in the groove. A method for producing an insulating layer-separated substrate, the method comprising: polishing the substrate until the bottom thereof is exposed to form a semiconductor single crystal island-like region on the support layer, which is electrically insulated and isolated by the insulating film; In manufacturing, a polycrystalline layer and an oxide film are alternately formed in this order on the insulating film, and at least three polycrystalline layers are stacked, and then this is reversely polished and removed from above. A method for producing an insulating layer-separated substrate, characterized in that at least two polycrystalline layers are left behind, and these are used as the support layer.
(2)酸化膜をパイロジェニック酸化法によって形成す
る特許請求の範囲第1項記載の絶縁層分離基板の製法。
(2) A method for manufacturing an insulating layer-separated substrate according to claim 1, wherein the oxide film is formed by a pyrogenic oxidation method.
(3)研磨完了後には、支持体層が、その厚み方向でほ
ぼ上下対称となるように、酸化膜を多結晶層中に配置す
る特許請求の範囲第1項または第2項記載の絶縁層分離
基板の製法。
(3) The insulating layer according to claim 1 or 2, wherein the oxide film is arranged in the polycrystalline layer so that after polishing is completed, the support layer is substantially vertically symmetrical in the thickness direction. Separation substrate manufacturing method.
(4)単結晶島状領域および多結晶層がシリコンであり
、絶縁層および酸化膜がSiO_2である特許請求の範
囲第1項から第3項までのいずれかに記載の絶縁層分離
基板の製法。
(4) The method for manufacturing an insulating layer separated substrate according to any one of claims 1 to 3, wherein the single crystal island region and the polycrystalline layer are silicon, and the insulating layer and oxide film are SiO_2. .
JP26444885A 1985-11-25 1985-11-25 Manufacture of dielectric isolation substrate Pending JPS62124754A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26444885A JPS62124754A (en) 1985-11-25 1985-11-25 Manufacture of dielectric isolation substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26444885A JPS62124754A (en) 1985-11-25 1985-11-25 Manufacture of dielectric isolation substrate

Publications (1)

Publication Number Publication Date
JPS62124754A true JPS62124754A (en) 1987-06-06

Family

ID=17403334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26444885A Pending JPS62124754A (en) 1985-11-25 1985-11-25 Manufacture of dielectric isolation substrate

Country Status (1)

Country Link
JP (1) JPS62124754A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092689A (en) * 1973-12-14 1975-07-24

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092689A (en) * 1973-12-14 1975-07-24

Similar Documents

Publication Publication Date Title
JP3033412B2 (en) Method for manufacturing semiconductor device
JPH01315159A (en) Dielectric-isolation semiconductor substrate and its manufacture
JPH0799239A (en) Semiconductor device and manufacture thereof
JPS6155252B2 (en)
JPH07202147A (en) Semiconductor device
JP2541884B2 (en) Method for manufacturing dielectric isolation substrate
JP2721265B2 (en) Semiconductor substrate manufacturing method
JPS62124754A (en) Manufacture of dielectric isolation substrate
JPS62124753A (en) Manufacture of dielectric isolation substrate
JPH0488657A (en) Semiconductor device and manufacture thereof
JPH03265153A (en) Dielectric isolation substrate, manufacture thereof and semiconductor integrated circuit device using same substrate
JPH01302740A (en) Dielectric isolation semiconductor substrate
JPH04199632A (en) Soi wafer and manufacture thereof
JPS5828731B2 (en) All silicon materials available.
JP2775845B2 (en) Method for manufacturing semiconductor device
JPS6248040A (en) Insulator isolated substrate and manufacture thereof
JPS6056291B2 (en) Manufacturing method of dielectric insulation isolation substrate
JPH0616537B2 (en) Method for manufacturing semiconductor substrate
JPH0137851B2 (en)
JPS58197740A (en) Manufacture of substrate for integrated circuit
JPS6244417B2 (en)
JPS63318137A (en) Manufacture of dielectric isolation substrate
JPS60182737A (en) Manufacture of semiconductor device
JPS6152983B2 (en)
JPH02228061A (en) Manufacture of soi substrate