JPS62120548A - Test system for information processing system - Google Patents

Test system for information processing system

Info

Publication number
JPS62120548A
JPS62120548A JP60261767A JP26176785A JPS62120548A JP S62120548 A JPS62120548 A JP S62120548A JP 60261767 A JP60261767 A JP 60261767A JP 26176785 A JP26176785 A JP 26176785A JP S62120548 A JPS62120548 A JP S62120548A
Authority
JP
Japan
Prior art keywords
test
input
program
simulator
operating system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60261767A
Other languages
Japanese (ja)
Inventor
Shinichi Kobayashi
真一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60261767A priority Critical patent/JPS62120548A/en
Publication of JPS62120548A publication Critical patent/JPS62120548A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To facilitate the easy evaluation for trouble processing of an information processing system and to attain the restart of the system, by connecting a simulator substituted for a peripheral device to two input/output processors and securing the synchronization between a program which works under the control of an operating system and a test program set on a simulator. CONSTITUTION:The 1st and 2nd input/output processors 51 and 52 are connected to a main memory 1 of an information processing system. Then a simulator 6 substituted for a peripheral device is connected to both processors 51 and 52 via cables 511 and 512. While a magnetic disk device 9 is connected to the processor 51 via a magnetic disk controller 8. The test items of a test program 2 are informed to the simulator 6 via the processor 51 under the control of an operating system 3 of the memory 1. Then the synchronization is secured between the program 2 and a test program 7. The program 2 is used as an application program to test the system 3 and the processor 52.

Description

【発明の詳細な説明】 本発明は、主記憶装置と複数の入出力処理装置とが中央
処理装置に接続された情報処理システムの試験方式に関
し、特に入出力処理装置とオペレーティングシステム内
の入出力制御装置の制御に関する部分の評価方式に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a testing method for an information processing system in which a main storage device and a plurality of input/output processing units are connected to a central processing unit. This invention relates to an evaluation method for parts related to control of a control device.

〔従来の技術〕[Conventional technology]

従来、この種の試験方式は、入出力処理装置に周辺装置
の実装置を接続し、入出力処理装置、中央処理装置、主
記憶装置、さらに主記憶装置上のオペレーティングシス
テムとオペレーティングシステム評価用プログラムを用
いて、オペレーティングシステムや入出力制御装置を含
めた評価を行なうものであった。
Conventionally, this type of test method connects the actual peripheral device to the input/output processing unit, and tests the input/output processing unit, central processing unit, main memory, and the operating system and operating system evaluation program on the main memory. was used to evaluate the operating system and input/output control device.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の試験方式は、実機である周辺装置を用い
るので1周辺装置の各種の故障状態を設定するのが難か
しく、各種の故障に応じた入出力処理装置内の処理や、
オペレーティングシステム内の故障処理の評価をするこ
とが困難であるというか占があ番1、す六層′、IJ肪
署へめ蔭隨勢中ル丘かつても、周辺装置を接続している
入出力装置が使用不可能となるような故障の場合、オペ
レーティングシステム°が動作不能となり評価の連続実
行ができなくなるという欠点がある。
The conventional test method described above uses peripheral devices that are actual machines, so it is difficult to set various failure states of one peripheral device, and it is difficult to set the various failure states of one peripheral device.
It is difficult to evaluate failure handling within the operating system. In the case of a failure that makes the output device unusable, there is a drawback that the operating system becomes inoperable and continuous evaluation cannot be performed.

〔問題点を解決するための手段〕[Means for solving problems]

未発□明の情報処理システムの試験方式は、複数の入出
力処理装置のうち選択された第1.第2の入出力処理装
置をシミュレータに接続し、主記憶装置内の第1の試験
プログラムはシミュレータ上の第2の試験プログラムへ
第1の入出力処理装置を介して試験項目名を通知後、第
1の試験プログラムと第2の試験プログラムが、同期を
とることにより、第1の試験プログラムを1つのアプリ
ケーションプログラムとして実行制御するオペレーティ
ングシステムと第2の入出力処理装置とを試験すること
を特徴とする。
A test method for an undiscovered information processing system is to test the first one selected from a plurality of input/output processing devices. The second input/output processing device is connected to the simulator, and the first test program in the main storage notifies the second test program on the simulator of the test item name via the first input/output processing device. The first test program and the second test program are synchronized to test an operating system that controls execution of the first test program as one application program and a second input/output processing device. shall be.

このように実際の周辺装置の代りにシミュレータを用い
、かつシミュレータを2台の入出力処理装置と接続し、
オペレーテイグシステムの制御下で動作する試験プログ
ラムとシミュレータ上の試験プログラムが同期をとるこ
とにより、周辺装置がエラーになった場合の入出力処理
装置の処理や入出力処理装置の切替えを含めたオペレー
テイン、グシステムの故障処理の評価が容易にでき、ま
た一旦、入出力処理装置が使用不可能となった場合にも
各評価終了毎オペレーティングシステムに再組込みする
ことにより各評価の連続実行が不能となる。
In this way, a simulator is used instead of an actual peripheral device, and the simulator is connected to two input/output processing devices,
By synchronizing the test program running under the control of the operating system and the test program on the simulator, the operator can easily perform tasks such as processing of the input/output processing unit and switching of the input/output processing unit in the event of an error in a peripheral device. In addition, even if the input/output processing device becomes unusable, it can be reinstalled into the operating system after each evaluation, making continuous execution of each evaluation impossible. Become.

〔実施例〕〔Example〕

本発明の実施例について図面を参照して説明する。 Embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の情報処理システムの試験方式が適用さ
れた情報処理システムの構成図、第2図は第1図中の主
記憶装置1.シミュレータ6に各々格納される試験プロ
グラム2.7の動作を示す流れ図である。
FIG. 1 is a block diagram of an information processing system to which the information processing system testing method of the present invention is applied, and FIG. 2 is a main storage device 1. 7 is a flowchart showing the operation of test programs 2.7 each stored in the simulator 6. FIG.

中央処理装置4は主記憶装置1と入出力処理装置51と
入出力処理装置52に接続され、磁気ディスク装置9は
磁気ディスク制御装置8を介して入出力処理装置51に
接続され、シミュレータ6は入出力処理装置51と入出
力処理装置52に接続されている。¥記憶装置1上には
、オペレーティングシステム3から一般の業務用プログ
ラム同じ制御を受ける試験プログラム2があり、シミュ
レータ6上には試験プログラム7がある。第2図を参照
すると、試験プログラム2では親タスクJOが子タスク
J1を制御し、試験プログラム7ではモニタMOがテス
トToを制御する。
The central processing unit 4 is connected to the main storage device 1, the input/output processing device 51, and the input/output processing device 52, the magnetic disk device 9 is connected to the input/output processing device 51 via the magnetic disk control device 8, and the simulator 6 is connected to the input/output processing device 51. It is connected to an input/output processing device 51 and an input/output processing device 52. On the \ storage device 1 is a test program 2 which is controlled by the operating system 3 in the same way as a general business program, and on the simulator 6 is a test program 7. Referring to FIG. 2, in test program 2, parent task JO controls child task J1, and in test program 7, monitor MO controls test To.

次に、本実施例の動作例を試験プログラム7内の試験項
目番号がTOである試験モジュールを選択して実行する
場合について図面を参照して説明する。
Next, an example of the operation of this embodiment will be described with reference to the drawings regarding a case where a test module whose test item number is TO in the test program 7 is selected and executed.

主記憶装置1上の試験プログラムz内の親タスクJOの
処理JOIが実行され、実行すべき試験モジュール名で
あるTOが選択され、処理JO2では試験モジュール名
TOをオペレーティングシステム3とケーブル511を
介してシミュレータ6への書込み処理を行う、モニタM
Oの処理Molでケーブル511からの試験モジュール
名の続出し処理を行って、処理MO2で試験モジュール
名Toを識別して、試験モジュールTOの起動の必要性
が認識され、プログラムの制御は試験モジュールTO内
の処理TOIへ移され、試験用のケーブル521を介す
る読取り待ち状態となる。
The processing JOI of the parent task JO in the test program z on the main storage device 1 is executed, the test module name TO to be executed is selected, and the test module name TO is sent to the operating system 3 via the cable 511 in the processing JO2. The monitor M performs writing processing to the simulator 6.
The test module name is successively outputted from the cable 511 in the process MOL of O, the test module name To is identified in the process MO2, the necessity of starting the test module TO is recognized, and the control of the program is performed by the test module. It is moved to the processing TOI in the TO, and is in a state of waiting for reading via the test cable 521.

一方、試験プログラム2ではプログラム制御がJO3に
移り、試験モジュールTOに対応する試験モジュール1
1が選択され、オペレーティングシステム3を介して子
タスクJl内の処理Jllへ制御が移される。処理JI
Lでは、試験プログラム7での読取りTOIを実行する
まで以上の予め定められた時間の待合せ処理を行った後
、処理J12でオペレーティングシステム3とケーブル
521を介して書込み処理を行なう。
On the other hand, in test program 2, program control is transferred to JO3, and test module 1 corresponding to test module TO
1 is selected, and control is transferred via the operating system 3 to the process Jll within the child task Jl. Processing JI
In L, after the above-described waiting process is performed for a predetermined time until the read TOI is executed by the test program 7, a write process is performed via the operating system 3 and the cable 521 in process J12.

試験プログラム7内の処理TOIでは書込み指令をケー
ブル521経由で受取った後1通常の周辺装置では実施
するバスケーブル521への正常応答の代りに、短時間
に1000回返送し続ける処理TO2を行なうことによ
り、入出力処理装置52はケーブル521経由でのアテ
ンション受信多発を処理し切れず、中央処理装置4に対
してIOPチェックの報告を行う、中央処理装置4はI
OPチェック情報(図示していない)を主記憶装置l内
のオペレーティングシステム3へ通知する。オペレーテ
ィングシステム3は入出力処理装置52が動作不能と判
断し、入出力処理装置52の使用を中止するとともに、
入出力処理装置51経由にて磁気ディスク制御装置8を
介して磁気ディスク装置9ヘエラーログとして、書込み
処理J12の異常終了情報や入出力処理装置52のアテ
ンション多発情報を該むエラー情報を書込む。
In the processing TOI in the test program 7, after receiving the write command via the cable 521, instead of responding normally to the bus cable 521, which is performed in a normal peripheral device, processing TO2 is performed in which the data is returned 1000 times in a short period of time. As a result, the input/output processing unit 52 is unable to process the large number of attentions received via the cable 521, and reports the IOP check to the central processing unit 4.
OP check information (not shown) is notified to the operating system 3 in the main storage device l. The operating system 3 determines that the input/output processing device 52 is inoperable, stops using the input/output processing device 52, and
Error information including abnormal termination information of the write process J12 and information on frequent attentions of the input/output processing device 52 is written as an error log to the magnetic disk device 9 via the magnetic disk control device 8 via the input/output processing device 51.

次に、オペレーティングシステム3は、オペレーティン
グシステム3の故障処理の一環として再度、子タスクJ
lをスケジュールし、処理が中断している書込み処理J
12へ制御を移され、入出力処理装置52は動作不能で
あることからオペレーティングシステム3の制御により
入出力処理装置51を経由したケーブル511を介した
書込み状態となる。
Next, the operating system 3 restarts the child task J as part of the failure processing of the operating system 3.
Write process J that scheduled l and the process is suspended
Since the input/output processing device 52 is inoperable, the operating system 3 controls the input/output processing device 51 to write data via the cable 511 via the input/output processing device 51.

一方、試験プログラム7は処理TO2から処理TO3へ
移り、ケーブル511を介する読取り待ち状態になって
おり、処理J12によるケーブル511を介した書込み
指令を受けることにより通常の周辺装置で実施するバス
ケーブル511上のデータ転送を行なった後、ケーブル
511を介して読取り動作の正常応答処理と読取りデー
タが予め準備された期待値(図示していない)と一致し
ていることの応答処理を処理TO4により行なう、処理
TO4による応答を試験プログラム2内子タスクJlの
処理J13にてケーブル511を介して受けた後、処理
J14によりオペレーティングシステム3に対し入出力
処理装置52が使用可能状態に戻った旨の通知(図示し
ていない)をし、オペレーティングシステム3は入出力
処理装置52経由でのケーブル521を介した周辺装置
(実体はシミュレータ6)を以降は使用不可能と認識す
る。
On the other hand, the test program 7 moves from processing TO2 to processing TO3 and is in a state of waiting for reading via the cable 511, and upon receiving a write command via the cable 511 in processing J12, the test program 7 executes the bus cable 511 with a normal peripheral device. After the above data transfer is performed, a normal response process for the read operation and a response process for confirming that the read data matches a previously prepared expected value (not shown) are performed via the cable 511 in process TO4. , After receiving the response from the process TO4 via the cable 511 in the process J13 of the child task Jl of the test program 2, the process J14 notifies the operating system 3 that the input/output processing device 52 has returned to the usable state ( (not shown), and the operating system 3 recognizes that the peripheral device (actually the simulator 6) connected via the input/output processing device 52 via the cable 521 is unusable.

試験モジュールToの実行結果に関しては、磁気ディス
ク装置9上のエラーログ編集出力結果による書込み指令
の異常終了情報や入出力処理装置52のアテンション多
発情報のチェック、さらには親タスクJO内の処理JO
4による試験結果メツセージにより、入出力処理装置5
2から入出力処理装置51への切替え処理まで含めたオ
ペレーティングシステム3の故障処理の評価ができる。
Regarding the execution results of the test module To, check the abnormal termination information of the write command based on the error log editing output result on the magnetic disk device 9 and the attention frequent information of the input/output processing device 52, and also check the processing JO in the parent task JO.
4, the input/output processing device 5
It is possible to evaluate failure processing of the operating system 3, including the switching processing from the operating system 2 to the input/output processing device 51.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、実際の周辺装置の代わり
にシミュレータを用い、かつシミュレータを2台の入出
力処理装置と接続し、オペレーティングシステムの制御
下で動作する試験プログラムとシミュレータ上の試験プ
ログラムが同期をとることにより1周辺装置がエラーに
なった場合の入出力処理装置の処理や入出力処理装置の
切替えを含めたオペレーティングシステムの故障処理の
評価が容易にでき、また、一旦入出力処理装置が使用不
可能となった場合にも各評価終了毎にオペレーティング
システムに再組込みすることにより各評価の連続実行が
できるという効果がある。
As explained above, the present invention uses a simulator in place of an actual peripheral device, connects the simulator with two input/output processing devices, and provides a test program running under the control of an operating system and a test program on the simulator. By synchronizing these, it is possible to easily evaluate operating system failure handling, including input/output processing unit processing and input/output processing unit switching when one peripheral device has an error. Even if the device becomes unusable, each evaluation can be executed continuously by reincorporating it into the operating system after each evaluation is completed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の情報処理システムの試験方式が適用さ
れた情報処理システムの一実施例の構成図、第2図は第
1図中の主記憶装置1.シミュレータ6に各々格納され
る試験プログラム2.7の動作を示す流れ図である。 l・・・・・・・・・主記憶装置。 2.7・・・・・・試験プログラム。 3・・・・・・・・・オペレーティングシステム。 4・・・・・・・・・中央処理装置。 51.52・・・入出力処理装置。 511.521 ・・自・・ケーブル。 6・・・・・・・・・シミュレータ。 8・・・・・・・・・磁気ディスク制御装置。 9・・・・・・・・・磁気ディスク装置。 第11!1
FIG. 1 is a block diagram of an embodiment of an information processing system to which the information processing system testing method of the present invention is applied, and FIG. 2 is a main storage device 1. 7 is a flowchart showing the operation of test programs 2.7 each stored in the simulator 6. FIG. l... Main memory. 2.7...Test program. 3......Operating system. 4... Central processing unit. 51.52... Input/output processing device. 511.521 ...Cable. 6...simulator. 8...Magnetic disk control device. 9...Magnetic disk device. 11th!1

Claims (1)

【特許請求の範囲】 主記憶装置と複数の入出力処理装置とが中央処理装置に
接続された情報処理システムにおいて、前記複数の入出
力処理装置のうち選択された第1、第2の入出力処理装
置をシミュレータに接続し、 主記憶装置内の第1の試験プログラムはシミュレータ上
の第2の試験プログラムへ第1の入出力装置を介して試
験項目名を通知後、第1の試験プログラムと第2の試験
プログラムが同期をとることにより、第1の試験プログ
ラムを1つのアプリケーションプログラムとして実行制
御するオペレーティングシステムと第2の入出力処理装
置とを試験することを特徴とする情報処理システムの試
験方式。
[Scope of Claims] In an information processing system in which a main storage device and a plurality of input/output processing devices are connected to a central processing unit, first and second input/output devices selected from the plurality of input/output processing devices are provided. The processing unit is connected to the simulator, and the first test program in the main memory notifies the second test program on the simulator of the test item name via the first input/output device, and then communicates with the first test program. A test of an information processing system characterized in that a second test program synchronizes to test an operating system that controls execution of the first test program as one application program and a second input/output processing device. method.
JP60261767A 1985-11-20 1985-11-20 Test system for information processing system Pending JPS62120548A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60261767A JPS62120548A (en) 1985-11-20 1985-11-20 Test system for information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60261767A JPS62120548A (en) 1985-11-20 1985-11-20 Test system for information processing system

Publications (1)

Publication Number Publication Date
JPS62120548A true JPS62120548A (en) 1987-06-01

Family

ID=17366407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60261767A Pending JPS62120548A (en) 1985-11-20 1985-11-20 Test system for information processing system

Country Status (1)

Country Link
JP (1) JPS62120548A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256034A (en) * 1990-08-20 1992-09-10 Internatl Business Mach Corp <Ibm> Computer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256034A (en) * 1990-08-20 1992-09-10 Internatl Business Mach Corp <Ibm> Computer system

Similar Documents

Publication Publication Date Title
JPH0526214B2 (en)
US3916178A (en) Apparatus and method for two controller diagnostic and verification procedures in a data processing unit
JPS62120548A (en) Test system for information processing system
JPS5843775B2 (en) Processor backup system
JPS5941214B2 (en) Condition monitoring method
JPH0255816B2 (en)
JPS644211B2 (en)
JPS62107343A (en) Method for securing completeness of data for computer system
JPS5851293B2 (en) Data exchange control method
JPH0727468B2 (en) Redundant information processing device
JP2615520B2 (en) I / O device status confirmation method
JPS62196736A (en) Pseudo-fault generating system
JP3054472B2 (en) Fault handling method in multitask system
JP2555386B2 (en) Electronic computer system
JPS6270958A (en) Test system for input and output processor
JPH0730651A (en) Diagnostic system
JPH0241781B2 (en)
JPH1165776A (en) Disk system and its control method
JPS5969848A (en) Method for monitoring fault of duplex computer system
Gurd et al. The Use of CAMAC with Small Computers in the TRIUMF Control System
JPH0652482B2 (en) Sequence controller
JPS6130309B2 (en)
JPS62298841A (en) Firmware debugging system
JPS63273155A (en) Control system for shared storage device
JPS62243498A (en) Main storage device management system