JPS6211916A - 電力用ｍｏｓ電界効果トランジスタの過電流保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電力用ＭＯＳ電界効果トランジスタ（以下、
「パワーＭＯＳＦＥＴＪという）の絶縁駆動装置の過電
流保護回路に関する。

〔従来技術と問題点〕

一般的に、パワーＭＯＳＦＥＴはゲート電圧を制御する
ことでドレイン−ソース間をスイッチングし電力制御の
できるスイッチング素子であり、バイポーラトランジス
タのように少数キャリアの蓄積効果がないので高速スイ
ッチングが可能である。とくにスイッチング速度が比較
的遅い場合には、Ｃ＝ＭＯＳ−ＩＣで直接数１００Ｖ数
１０Ａの電力を制御できる特長を持っている。

しかし、電動機制御用ＰＷＭインバータ回路などに高速
のスイッチング素子どして用いる場合には、理想的な電
圧駆動は不可能で、ＭＯＳＦＥＴのグー１〜入力容ｆｆ
１ｃ、、をすみやかに充放電可能な、出力インピーダン
スが低く高い瞬時電流供給能力を持つ、専用のゲート駆
動回路が必要である。

そのようなゲート駆動回路として、第４図、第５図など
が知られているが、これらはゲート駆動専用である。

第４図において、１はホトカプラ、２〜５は１〜ランジ
スタ、６はパワーＭＯＳＦＥＴ１７〜１２は抵抗、１３
はツェナダイオード、１４はコンデンサである。ゲート
駆動回路からの駆動信号はホトカプラ１にて電気的に前
段との絶縁がなされ、トランジスタ２．３および４．５
を経てパワーＭＯＳＦＥＴのゲー１へを駆動しそのドレ
イン−ソース間にドレイン電流を流通させる。

第５図は、ゲート駆動回路からのＰＷＭ信号がパルスト
ランス１５へ与えられると、その信号の立上りで発生す
る正のパルスが抵抗１９→パワーＭＯＳＦＥＴ１７→ダ
イオード１８→パルストランス１５と信号電流が流通し
、パワーＭＯＳＦＥＴのゲートが駆動され、そのドレイ
ン−ソース間にパワー直流電流であるドレイン電流が流
れる。

ＭＯＳ、ＦＥＴ１６は、パルストランス１５に与えられ
たＰＷＭ信号の立下りに生起する負のパルスつまりフラ
イバック特性を利用して、その時点でＭＯＳＦＥＴ１６
のゲートがオンとなりドレイン−ソース間が流通し残留
している電気的エネルギーを放電させ、パワーＭＯＳＦ
ＥＴ１７のゲートをそのソースと同電位にしてパワー直
流電流を遮断し、次のゲート駆動回路からのＰＷＭ信号
にそなえる。

すなわち、一般に主回路素子は、負荷条件により、素子
定格を越えた過電流状態になることがあるが、その場合
にはその素子の過負荷耐量以下の極めて短い時間内に、
その過電流状態を検出し、主回路素子の駆動を停止し、
電流を遮断することで、素子の過電流破壊を防止する機
能が必要であるが、前述の回路（第４図、第５図）は、
そのような機能を持っていない。

そこで、一般には、直流母線の電流を検出する手段と検
出値から過電流状態を判定する回路により、主回路素子
組ての駆動信号をブロックＪ゛ることで、主回路素子の
過電流破壊を防ぐ過電流保護回路が用いられている。

それを第６図の回路構成を表わすブロック図に示す。

商用電流（３相交流）からの電力をコンバータ回路２０
で直流へ変換し、主回路コンデンサ２１で平滑にし、グ
レーツ接続された主力素子（パワーＭＯＳＦＥＴ２３−
２８＞でインバータして負荷へ所要周波数の交流を供給
する。

そして、主回路の過電流検出手段はこうである。

電流検出器２９Ｊ：り主回路電流を検出し、ローパスフ
ィルタ３０で高い周波数部分をカットして過電流検出回
路３１へ与え、その検出信号が過電流であると判定され
るとアラーム信号が出力し、つまり″０′″となり、主
力素子へのグー１〜駆動のＩＩ　１　Ｉ＋信号Ｕ、Ｕ、
Ｖ、Ｖ、Ｗ、ＷがそれぞれＡＮＤ（論理積）ゲート３２
．３３．３／Ｉ、３５゜３６．３７へ加わっていても、
グー１〜駆動回路３８から主力素子２３〜２８へのグー
１〜駆動信号を遮断するにうにしである。

この保護回路は、 １）直流母線の電流を検出する検出器２９に検出時間遅
れ、と直線性の問題がある。

２）検出器２つの出力が比較的小さいので主回路のｄｖ
／ｄｔ　（ｖは電圧、ｔは時間）ノイズの影響を受は易
く、フィルターなしでは誤動作が避けられない。しかし
ながらフィルターの使用により応答時間遅れが生じる。

３）一度、制御回路に信号を送り、その後で駆動回路に
信号を伝えるので、各部の応答時間遅れが加算される。

特に信号絶縁部（ホ１〜カプラ等）でのＷれは比較的大
きい。

など、応答時間が、パワーＭＯＳＦＥＴのように過負荷
［４ｉｔが小さいものに対しては、十分高速でないとい
う欠点がある。

〔発明の目的〕

ここにおいて、本発明は、前述のＪ：うな従来の過電流
保護回路およびグー１へ駆動回路の持つ問題を解決し、
簡単な構成でしかも高速応答の可能なゲート駆動回路一
体型のパワーＭＯＳＦＥＴ−の過電流保護回路を提供す
ることを、その目的どする。

〔発明の概要〕

本発明は、上記目的を達成するために、パルス］・ラン
スによるパワーＭ　ＯＳ　Ｆ　Ｅ　Ｔの駆動回路におい
て、 パワーＭＯＳＦＥＴのドレイン端子とソース端子間に抵
抗、第１のツ■ナダイオード、ダイオード、第２のツェ
ナダイオードを接続し、過電流時のドレイン−ソース間
電圧の１−臂を検出し、 一定値（設定値）を越えるドレイン−ソース間電圧に達
すると、第１のツェナダイオードがブレークし、 パワーＭＯＳＦＥＴの前段に接続されているＭ０３ＦＥ
Ｔをオンさせ、 パワーＭＯＳＦＥＴのゲートをソースと同電位にさせ、
この終段のパワーＭ　ＯＳ　ｌ”　Ｅ　Ｔをオフざ過電
流状態から開放することを特徴とするパワーＭＯＳＦＥ
Ｔの過電流保護回路である。

〔実施例〕

本発明を開示するまえに先行技術について説明する。

第２図はその主回路の構成を表わすブロック図、第３図
は動作波形図である。

すべての図面で同一符号は同一もしくは相当部分を示す
。

グー１〜駆動回路からＰ　Ｗ　Ｍ　（８号〔第３図（ａ
）〕がパルストランス１５へ与えられ、そのＰＷＭパタ
ーンに対応してパルストランス２次電圧■、２は第３図
（ｂ）に表わすパルス電圧となって、ダイオード４０を
介してパワーＭＯＳＦＥＴ１７のグー１〜へ加えられる
。ここで、パルス電圧の波高値＋Ｖｄ１はパワーＭＯＳ
ＦＦＴ１７のゲート・ソース間時代電圧を越えず、また
ｌ−Ｖ、２１はＭＯＳＦＥＴのゲート・ソース間降伏電
圧を越えない電圧でな【プればならない。

いま、ＰＷＭ信号のオフ→オンに対応してパルストラン
ス２次側に＋Ｖｄ１１幅↑ａ　（μＳ）のパルス電圧が
発生し、抵抗４４を通して正バイアスされたトランジス
タ４５がオンし、ＭＯＳＦＦＴ１６のゲートを接地し、
ＭＯＳＦＦＴ１６のゲート電荷をすばやく放電し、ＭＯ
ＳＦＥＴ１６はオフする。

つぎにダイオード４０がオンし、ダイオード４０→パワ
ーＭＯＳＦＥＴ１７のグー１〜〜ソース→ダイオード１
８の順でパワーＭＯＳＦＦＴの入ノ〕容徂Ｃ９（−Ｃｇ
８＋Ｃｇａ）の充電電流が流れる。

ｎ 入力容量Ｃ１が充電されるにしたがってゲート〜ｎ ソース電圧■Ｇｓが１屏し、ゲートルソー久しきい値電
圧Ｖ　を電圧Ｖ。８が越えるとパワーＭＯＳＦｈ ＥＴｌ　７はオンする。

入力容量Ｃ１が十分充電され電圧■ＧＳが電圧Ｖｄ１に
達すると、ダイオード４０．１８は非導通となり、入力
容量Ｃ１ｏはより以上充電づ“ることも放電することも
なく、パワーＭＯＳＦＥＴ１７はオン状態を保ち続ける
。

その後、パルストランス１５の２次電＋Ｖｄ１が０（Ｖ
）になっても、トランジスタ４５のベース電流がなくな
り、トランジスタ４５がオフ状態に変化するだけで他に
は何も影響しない。

しかして、パルス幅１．（μＳ）は入力容量Ｃ１ｏが十
分充電できる時間に設定しておく。

次にＰＷＭ信号のオンリオフに対応してパルストランス
２次側に−Ｖ　　（Ｖ）、幅ｔｂ　　（μｓ）のパルス
電圧が発生すると、ダイオード４２゜４１が導通し、Ｍ
ＯＳＦＥＴ１６０入力容量Ｃｉｎ’　を充電する。ＭＯ
ＳＦＥＴ１６のゲート電圧Ｖ。８′がゲートルソースし
ぎい値電圧Ｖｔｈ′を越えると、ＭＯＳＦＥＴ１６はオ
ンし、パワーＭＯＳＦＥＴ１７のゲートを接地し、入力
容量Ｃ０の電荷を急速に放電する。パワーＭＯＳＦＥＴ
１７のゲート電圧ＶＧＳがゲートルソースしきい値電圧
Ｖ１ｈ以下ニなると、ハ’）　−Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ
　１７はオフする。

ＭＯＳＦＥＴ１６０入力容ｆｆ１ｃ、、’が十分充電さ
れ、ゲート〜ソース間電圧Ｖ　が１−Ｖｄ２１にＳ 達すると、ダイオード４２，４．１は非導通となり、入
力容量ｃ、ｏ’　はそれ以上充電することも放電するこ
ともないので、ＭＯＳＦＥＴ１６はオン状態を保ち続け
、パワーＭＯＳＦＥＴ１７のゲートを接地しつづけるの
で、パワーＭＯＳＦＥＴＩ　７はオフ状態を保ち続ける
。

パルス幅ｔｂ　　（μＳ）を入力容ｉｃ、ｏ’が十分充
電できる時間に設定しておけば、電圧−Ｖｄ２（Ｖ）が
０（ｖ）に変化しても、回路の状態は変化せず、パワー
ＭＯＳＦＥＴＩ　７は安定にオ゛フ状態を保つ。

本発明の一実施例における回路構成を表わすブロック図
を第１図に示す。

この一実施例は、パワーＭＯＳＦＥＴ１７のドレイン側
に主回路電流を電圧へ変換する抵抗５１を接続し、それ
に第１のツェナダイオード５０を逆方向にカスケード接
続しそのブレークダウンで抵抗５１０両端電圧を検出す
る。そのときの検出された電圧はダイオード４９の順方
向接続でＭＯＳＦＥＯ８ＦＥＴ１６へ接続され、なおそ
のゲートは第２のツェナダイオード４８を介してパワー
ＭＯＳＦＥＴのソース側へ逆方向に接続される。

では、この構成による保護回路は次のように動作する。

定常的なオン状態において出力のパワーＭＯＳＦＥＴ１
７は、ゲートの入力容量が十分に充電され、かつ４０．
１８のダイオードの働きで電荷は放電しない状態になっ
ている。かつパルストランス１５の駆動パルスはすでに
無くなっている。

また、前段のＭＯＳＦＥＴ１６はオフ状態、トランジス
タ４５もオフ状態である。

この状態で、パワーＭＯＳＦＥＴ１７が過電流状態にな
ると、ドレイン−ソース間電圧Ｖ。８が上昇する。この
時電圧Ｖ。、がツェナダイオード５０のツェナー電圧を
越えると、ツェナダイオード５０、ダイオード４９が導
通し、抵抗５１を通して、ＭＯＳＦＥＴ１６のゲートの
充電電流が流れる。グー１〜雷位Ｖ６Ｓ２がゲートしき
い値電圧Ｖｔｈ２（。Ｎ）を越えると、ＭＯＳＦＥＴ１
６はターンオンし、ドレイン−ソース間は低インピーダ
ンスどなる。これによりパワーＭＯＳＦＥＴ１７のゲー
トは接地され、ゲートに充電された電荷は急速に放電さ
れる。

ゲート−ソース間電圧■。８１がゲート−ソースしきい
値電圧Ｖ　　　　以下になると、パワーＭｔｈｌ（ＯＮ
） Ｏ８ＦＥＴ１７はターンオフし、過電流をカットするこ
とで素子を過電流破壊から保護する。

一度、ターンオフするとパワーＭＯＳＦＥＴ１７のドレ
イン〜ンース間電圧ＶＤＳはより上昇するので、ＭＯＳ
ＦＦＴ１６のゲートは十分充電され、ＭＯＳＦＥＴ１６
のオンはより確実となる。

またＭＯＳＦＥＴ１６のゲート−ソース間電圧Ｖ６８２
が許容値以上に上昇するとゲートが破壊されてしまうの
で、ツェナダイオード４８がＭＯＳＦＥＴ１６のゲート
電圧を一定値以下におさえる鋤ぎをする。

ダイオード４９はＭＯＳＦＥＴ１６のゲートが充電され
ており、しかもパワーＭＯＳＦＥＴＩ　７のドレイン−
ソース間電圧Ｖ。８が低電圧の時（パワーＭＯＳＦＦＴ
１７の図示していないフリーホイールダイオードがオン
状態）に非導通となって、ＭＯＳＦＥＴ１６のグー１〜
電荷の放電を防止づ−る作用を持つ。

ツエナダイオ−−ド５０は前述のように、この回路の動
作開始電圧を設定するものである。

パワーＭＯＳＦＥＴ１７のオン抵抗をＲＤＳ（ＯＮ）。

定格電流を■　、絶対最大瞬時電流を１゜、。８ｋ。

ゲ ート １６のグー１〜しきい値電圧をＶｔｈ（ｏｌｌ）、ダイ
オード４９の順方向オン電圧を■。（。Ｎ）、ツェナダ
イオード５０のツェナー電圧を■ＺＤ’抵抗５１の抵抗
値をＲ　　、ＭＯＳＦＥＴ１６の等値入力容量をＣｉｎ
１６とする。

パワーＭＯＳＦＥＴ１７の過電流レベルをたとえば定格
電流■Ｄ　（Ａ）とすれば、Ｖ　ＤＳ（ＯＮ）−Ｉｏｘ
Ｒ，８（。Ｎ）（Ｖ）なる電圧がドレイン−ソース間に
生じる。このとき Ｖ（＝ＩＸＲ） ＤＳ　　　　Ｄ　　　ＯＳ（ＯＮ） ＝Ｖ　　　　＋Ｖ　　　　−１−Ｖ ｔｈ（ＯＮ）　　　Ｄ（ＯＮ）　　　ＺＤなる関係式を
満たすＪ：うに、各素子＜ＭＯＳＥＴ１６，ダイオード
４９，ツェナダイオード５０）を選べば、パワーＭＯＳ
ＦＦＴＩ　７のドレイン電流がＩ。に達するど、保護動
作が開始される。

この時の保護動作に要する時間は、ＭＯＳＦＥＴ１６の
等価入力容昂Ｃｉｎ１６と抵抗５１の抵抗値Ｒ５１どの
時定数で決定される。したがってＲ５１はＣｉｎのバラ
ツキやパワーＭＯＳＦＥＴ１７の時間的な過負荷耐量を
考慮し、どのような場合でも十分保護が可能なにうに、
なるべく低抵抗を選定する必要がある。ただし、抵抗を
下げすぎると抵抗５１自身のロスが大きくなる。ツェナ
ダイオード４８、５０、ダイオード４９の各素子もロス
が大きくなるなど、部品を大形化する必要が生じるので
、その辺りも考慮して、抵抗５１の抵抗値Ｒ５１は決定
する。

一般的には動作開始電流をドレイン電流■Ｄの９０〜１
００％桿度とし■。、。ａｋ時での動作時間を数μｓ程
に設定すれば良いが、その場合、各素子の発生ロスは数
１００ｍＷ以下である。

また、この一実施例は、前述のにうに、一旦保護動作に
入ると、すなわちオフ状態になると、自分自身でオフ状
態を保持するが、再び正の駆動パルスがパルストランス
から伝送されると、出ノｊ素子１７がオン状態にスイチ
ツングすることも可能であるという特徴を持っている。

つまり、この回路はＰＷＭの１キャリア周期ごとにかつ
素子ごとに過電流を検出，保護するのであって、一種の
電流制限作用を持っていると言える。

そのため、さきの第６図のような一般的な過電流保護回
路では、過電流保護が一旦動作すると制御回路部で自己
保持してしまい、外部から人為的にリセット動作を行な
わなければ、再び運転することができないのに対して、
本回路では、過電流Ｊズ外の要因で１〜リツプすること
がない限り運転継続が可能である。

また、この一実施例は電源投入時、制御電源より主回路
電源が先に立上るようなことがあっても、パワーＭＯＳ
ＦＥＴ１　７のゲートｌ；ｔＭＯｓＦＦＴ１６のオンに
より低インピーダンスで接地され、パワーＭＯＳＦＥＴ
１７は安定なオフ状態を保つように動作する特長もある
。

（発明の効果） かくして本発明によれば、 部品点数が少ないので、ゲート駆動回路と一体化してＨ
ＩＣ化することが容易に可能である変流器を設けて過電
流を検出する従来手段に比べて動作速度が早いので、負
荷短絡などの最悪条件化でも、出力素子の保護が可能で
ある通常の保護回路のように一度の過電流で運転不能に
なることがないので、制御装置としての過負荷耐量を大
きくすることができる 装置の構成が小さくできる コストが安くなる などの格段の効果が得られ、当該分野に寄与するところ
大きい。

【図面の簡単な説明】

第１図は本発明の一実施例における回路構成を表わすブ
ロック図、第２図は主回路図、第３図はその動作波形図
、第４図〜第６図は従来例の説明図である。 １・・・ホトカプラ ２〜５，４５・・・トランジスタ ６．１７．２３〜２８・・・パワーＭＯＳＦＥＴ７〜１
２．１９，４４．５１・・・抵抗１３．４８．５０・・
・ツェナダイオード１４．２１・・・コンデンサ １５・・・パルストランス １６・・・ＭＯＳＦＥＴ １８．４０〜４２．４９・・・ダイオード２０・・・コ
ンバータ回路 ２９・・・電流検出器（変流器） ３０・・・ローパスフィルタ ３１・・・過電流検出回路 ３２〜３７・・・ＡＮＤグー１〜 ３８・・・ゲート駆動回路。

Claims (1)

1. 【特許請求の範囲】 １、パルストランスを介してパルス幅変調された駆動信
   号を与えそのパルス幅に対応してパワーＭＯＳＦＥＴを
   オン、オフする前段のＭＯＳＦＥＴをパワーＭＯＳＦＥ
   Ｔのゲート〜ソース間にそなえる駆動回路において、 パワーＭＯＳＦＥＴのドレイン〜ソース間にドレイン電
   流を電圧に変換する手段と、 その電圧が設定値を越えたとき前段のＭＯＳＦＥＴを導
   通させ、パワーＭＯＳＦＥＴをオフする手段と、 を設けたことを特徴とする電力用ＭＯＳ電界効果トラン
   ジスタの過電流保護回路。 ２、パルストランス２次端子に正のパルス電圧が生起し
   たときだけ導通し、パワーＭＯＳＦＥＴのゲート〜ソー
   ス間に正の電圧を印加し、パワーＭＯＳＦＥＴをオンす
   る手段と、 パルストランス２次端子に負のパルス電圧が発生したと
   き導通状態となり、パワーＭＯＳＦＥＴのゲートをソー
   スに接地させる手段、この導通状態を保持する手段、お
   よびパルストランス２次端子に正のパルス電圧が生じた
   とき前記導通状態を非導通状態に変更する手段と、 をそれぞれ設け、 パルストランス２次端子に正のパルス電圧が生じパワー
   ＭＯＳＦＥＴがオンになった状態は次の負のパルス電圧
   が生じるまで続き、負のパルス電圧によりパワーＭＯＳ
   ＦＥＴがオフの状態になると次に正のパルス電圧が生じ
   るまでその状態を保持する 特許請求の範囲第１項記載の電力用ＭＯＳ電界効果トラ
   ンジスタの過電流保護回路。 ３、パワーＭＯＳＦＥＴのドレインとソース間に抵抗と
   第１のツェナダイオードとダイオードと第２のツェナダ
   イオードを接続するとともに、両ツェナダイオードは、
   ドレイン電圧に抗する逆方向にダイオードは順方向に接
   続する手段と、前段のＭＯＳＦＥＴのゲートを前記ダイ
   オードと第２のツェナダイオードの接続点に接続する手
   段と、 を具備する特許請求の範囲第１項記載の電力用ＭＯＳ電
   界効果トランジスタの過電流保護回路。