JPS62114332A - Analog-digital converting system - Google Patents

Analog-digital converting system

Info

Publication number
JPS62114332A
JPS62114332A JP25283785A JP25283785A JPS62114332A JP S62114332 A JPS62114332 A JP S62114332A JP 25283785 A JP25283785 A JP 25283785A JP 25283785 A JP25283785 A JP 25283785A JP S62114332 A JPS62114332 A JP S62114332A
Authority
JP
Japan
Prior art keywords
data
value
cpu
measured quantity
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25283785A
Other languages
Japanese (ja)
Inventor
Kiyoshi Yamamuro
山室 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP25283785A priority Critical patent/JPS62114332A/en
Publication of JPS62114332A publication Critical patent/JPS62114332A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To subject outputs of various measures to A/D conversion with one converter by linearizing A/D-converted measured quantities on a basis of measured quantities of individual measures with a prescribed output of the A/D converter as a reference value. CONSTITUTION:Temperature measured values X1, X2,... from various thermocouples pass amplifiers 71-7n, whose gains are so adjusted that 100% of digital converted values is a prescribed reference value, and a multiplexer 6 and are subjected to A/D conversion by an A/D converter 5 and are written in a common memory 3 through a local CPU 4. Contents of the memory 3 are linearized and corrected in accordance with a correction table by a host CPU 1 and are outputted. Thermocouple-classified information due to a temperature resistor 8 is supplied to the multiplexer 6, and the CPU 1 selects the incorporated correction table for linearization on a basis of this information. Thus, measured values of various kinds of thermocouple or the like are processed by one A/D converter and are linearized and corrected.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば温度計としての熱電対から出力される
熱起電圧(アナログ量)をアナログディジタル(A/D
)変換してディジタル量を得た後、これに、熱電対の非
直線特性を折線近似で直線化するだめのリニアライズ処
理を施して出力するようにしたアナログディジタル変換
方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention converts thermoelectromotive voltage (analog amount) output from a thermocouple as a thermometer into an analog/digital (A/D)
) This relates to an analog-to-digital conversion method in which, after converting to obtain a digital quantity, this is subjected to linearization processing to linearize the non-linear characteristics of the thermocouple by a broken line approximation, and then output.

〔従来の技術〕[Conventional technology]

第1図は、本発明の一実施例のハード構成を示すと共に
、従来技術を説明するのにも用い得るブロック図である
FIG. 1 is a block diagram that shows the hardware configuration of an embodiment of the present invention and can also be used to explain the prior art.

同図において、1けホス)CPU(中央処理装置1 )
 、21d ハス:r /トローラ、3はコモンメモリ
、4はローカルCPU、5はA/D変換回路、6はマル
チプレクサ、71〜7nはそれぞれ増幅器、AFiアド
レスバス、Cはコントロールバス、Dはデータバス、K
11に2は半導体スイッチ、X1〜Xnはそれぞれ入力
(例えば熱電対からの熱起電圧)である。
In the figure, CPU (Central Processing Unit 1)
, 21d has:r/controller, 3 is common memory, 4 is local CPU, 5 is A/D conversion circuit, 6 is multiplexer, 71 to 7n are amplifiers, AFi address bus, C is control bus, D is data bus ,K
11 and 2 are semiconductor switches, and X1 to Xn are inputs (for example, thermoelectromotive voltages from thermocouples).

第1図において、入力X1にJ熱電対(測定範囲0〜4
00°C)を、入力X2に熱電対(測定範囲0〜400
°C)を接続する場合を例として説明する。
In Figure 1, input X1 is connected to J thermocouple (measuring range 0 to 4).
00°C), and a thermocouple (measurement range 0 to 400°C) to input X2.
℃) will be explained as an example.

入力X1を増幅する増幅器71ij:、入力X1のレベ
ル範囲(O〜21.846mV)を入力された時、A/
D変換回路5による変換結果が0〜2000の範囲とな
るように、その増幅度を調整されている。
Amplifier 71ij that amplifies input X1: When the level range of input X1 (O~21.846mV) is input, A/
The degree of amplification is adjusted so that the conversion result by the D conversion circuit 5 is in the range of 0 to 2000.

また人力X2を増幅する増幅器72は、人力X2のレベ
ル範囲(0〜16.395.nV)を入力された時、A
/D変換回路5による変換値が同じ(0〜2000の範
囲となるように、その増幅度を調整される。
Furthermore, when the level range (0 to 16.395.nV) of the human power X2 is input, the amplifier 72 that amplifies the human power
The amplification degree is adjusted so that the converted value by the /D conversion circuit 5 is the same (in the range of 0 to 2000).

ローカルCPU4は、各人力X11X2のうちマルチプ
レクサ6により一つを選択し、A/D変換回路5により
A/D変換し、その結果得られるA/D変換1直を、バ
スコントローラ2によりスイッチに2”fオンさせるこ
とにより、コモンメモリ6に書き込む。
The local CPU 4 selects one of the human power inputs X11X2 by the multiplexer 6, performs A/D conversion by the A/D conversion circuit 5, and transfers the resulting A/D conversion 1 straight to the switch by the bus controller 2. "By turning on f, the data is written to the common memory 6.

一方、ホストcPU1は、コモンメモリ6に書き込まれ
ている各人力X 1 * X 2のA/D変換値を、パ
スコンドロー22を用いてスイッチに2をオフさせた後
、スイッチに1をオンさせて読み取る。
On the other hand, the host cPU 1 uses the bypass controller draw 22 to turn off the switch 2 and turn on the switch 1 for the A/D conversion value of each human power X 1 * X 2 written in the common memory 6. and read it.

ホス)CPUIは、読み取ったデータに対して、熱1に
対の非直線特性を折線近似で直線化するためのリニアラ
イズ処理をノットにより施して、温度に換算し、測定結
果を得る。
The CPU performs linearization processing on the read data to linearize the non-linear characteristics of the heat 1 pair using a broken line approximation using a knot, converts it into temperature, and obtains a measurement result.

第2図は、上記リニアライズ処理動作の原理説明用のグ
ラフである。同図において、横軸に熱電対入力端子の温
度をとり、縦軸に熱電対出力電圧のA/D変換値(読取
データ)をとったのが特性曲線(イ)であり、直線(ロ
)が折線近似のだめの折線を示している。
FIG. 2 is a graph for explaining the principle of the linearization processing operation. In the figure, the horizontal axis represents the temperature of the thermocouple input terminal, and the vertical axis represents the A/D conversion value (read data) of the thermocouple output voltage, which is the characteristic curve (a), and the straight line (b). indicates the broken line of the broken line approximation.

ホストCPU 1がコモンメモリ3から読み取ったデー
タをDTとすると、既知の読取データDm。
If the data read by the host CPU 1 from the common memory 3 is DT, the known read data Dm.

Dm−1に対する既知のリニアライズデータNmyNm
−1を用い、次式による演算を行なって読取データDT
に対するリニアライズデータNTを得る。
Known linearization data NmyNm for Dm-1
-1, and perform the calculation according to the following formula to obtain the read data DT.
Obtain linearization data NT for .

なお、上記(1)式が成立するのは、 a口DT−Dm b ” Dm−1−Dm d ”” Nm−t −N(H c=Ny−Nm と置くと、 C−二×d b が成立するからである。In addition, the above formula (1) holds true because: a mouth DT-Dm b” Dm-1-Dm d””Nm-t-N(H c=Ny-Nm If you put C-2 x d b This is because it holds true.

第3図(a)、(b)は、リニアライズデータの格納状
況を示す説明図、第6図(c)は該データ番号のデータ
先頭アドレスのテーブルを示す説明図である。
FIGS. 3(a) and 3(b) are explanatory diagrams showing the storage status of linearized data, and FIG. 6(c) is an explanatory diagram showing a table of data start addresses of the data numbers.

すなわち第3図(a)においては、データ1として、J
熱電対に対するその出力の読取データ(DOlDl・・
・・・・Dm)とそのリニアライズデータ(N o +
 N 1・・・・・・Nm)とが対応的にテーブルとし
て格納されていることが認められるであろう。第6図(
b)は、K熱電対に対するもので、全く同様に、データ
2として示されている。
That is, in FIG. 3(a), as data 1, J
The reading data of its output for the thermocouple (DOLDl...
...Dm) and its linearized data (N o +
N1...Nm) are stored as a table in a corresponding manner. Figure 6 (
b) is for the K thermocouple and is shown exactly as data 2.

第3図(C)は、データ1の先頭アドレス、データ2の
先頭アドレス、等がテーブル化されていることを示して
いる。
FIG. 3(C) shows that the start address of data 1, the start address of data 2, etc. are tabulated.

第4図は、先に第2図を参照して説明したリニアライズ
処理動作をCPUが実行する際の動作フローを示した流
れ図である。
FIG. 4 is a flowchart showing the operation flow when the CPU executes the linearization processing operation described above with reference to FIG. 2.

第3図、第4図を参照してCPUの処理動作フローを説
明する。先ず第4図のステップ■において、CPUは、
使用された熱電対に対応したデータ番号を与えられてい
るので、第3図(C)のアドレステーブルを該データ番
号により参照してその先頭アドレスを知る。使用された
熱電対がJ熱電対であるとす゛ると、対応するデータ番
号は1であり、第3図(a)に示す如く、読取データD
mとリニアライズデータNmが対応的に格納されている
ので、CPUは、以後、これを読み取ることができる。
The processing operation flow of the CPU will be explained with reference to FIGS. 3 and 4. First, in step ■ in Figure 4, the CPU:
Since a data number corresponding to the thermocouple used is given, the address table shown in FIG. 3(C) is referred to using the data number to find the leading address. If the thermocouple used is a J thermocouple, the corresponding data number is 1, and as shown in FIG. 3(a), the read data D
Since the linearization data Nm and the linearization data Nm are stored in a corresponding manner, the CPU can read them from now on.

次に、ステップ■において、そのときの読取データDT
を入力される。
Next, in step (2), the read data DT at that time
is input.

それからステップ■に移行し、入力データDTが、如何
なる格納データDmとその隣りの格納データDm−1の
間にあるのか、を調べる。すなわち、或る格納データD
mを選んでDTと比較し、DT≧Dmが成立しなければ
、ステップ■において、mを(m+1)としてステップ
■に戻り、以下、同様のことを繰り返す。
Then, the process moves to step (2), and it is checked whether the input data DT is between what stored data Dm and the adjacent stored data Dm-1. That is, some stored data D
Select m and compare it with DT, and if DT≧Dm does not hold, in step (2), set m to (m+1) and return to step (2), and repeat the same process.

そしてDT≧Dmが成立すると、DTはDmとI)m−
+の間にあることが判明するので、CPUはステップ■
に移行し、所要のデータDm、NmlDm−1゜Nm−
1を格納メモリから読み出してきて、前述の(1)式と
同じ演算を実行して、入力データDTに対するリニアラ
イズデータNTを得ることができる。
Then, when DT≧Dm holds true, DT becomes Dm and I)m−
It turns out that it is between +, so the CPU steps ■
, and the required data Dm, NmlDm-1°Nm-
1 from the storage memory and performs the same calculation as in equation (1) above to obtain the linearized data NT for the input data DT.

さて、以上説明した如き、従来のA/D変換方式におい
ては、増幅器を介してマルチプレクサにつながる熱電対
の種類や測定対象(温度範囲が異なる)、つまり入力種
類が異なると、それに応じて異なったA/D変換回路を
用いることが必要であった。つまり、入力種類が変わっ
て、入力レベルの変化範囲が大幅に変化すると、同じA
/D変換回路では変換出来な(なるので、別の変換回路
を用いるとか、或いは増幅器の増幅度を調整することが
必要になり、)・−ドt、4成を変えなければならなか
った。
Now, as explained above, in the conventional A/D conversion method, when the type of thermocouple connected to the multiplexer via the amplifier and the measurement target (different temperature range), that is, the input type, differ accordingly. It was necessary to use an A/D conversion circuit. In other words, if the input type changes and the input level change range changes significantly, the same A
/D conversion circuit cannot convert (this makes it necessary to use another conversion circuit or adjust the amplification degree of the amplifier).

つまり顧客側の仕様により、測定器としての熱電対の種
類や測定対象が異なると、それに応じC異なったA/D
変換回路を用いなければならない場合が多く生じ、結果
として量産効果が得られず、コスト高を招(という欠点
があった。
In other words, if the type of thermocouple used as a measuring device or the object to be measured differs depending on the customer's specifications, the A/D may differ accordingly.
There were many cases in which a conversion circuit had to be used, which resulted in a failure in mass production and increased costs.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

そこで本発明は、測定器としての熱電対の種類や測定対
象が異なっても、同一のA/D変換回路を用いることを
可能にすることを解決すべき問題点としている。従って
本発明は、上述のことを可能にするA/D変換方式を提
供することを目的とする。
Therefore, the present invention aims to solve the problem of making it possible to use the same A/D conversion circuit even if the type of thermocouple used as a measuring device or the object to be measured differs. Therefore, it is an object of the present invention to provide an A/D conversion method that makes the above possible.

〔問題点を解決するための手段〕[Means for solving problems]

本発明によるA/D変換方式は、各々、各種測定器が被
測定量を測定して得た測定信号からなる入力信号の人力
レベル範囲に応じて一定出力レベル範囲をとるように増
幅度を決定された複数個の増幅手段と、前記複数個の増
幅手段の出力のうちマルチプレクサを介して選択された
一つを人力されて所定のビット数のディジタル貸に変換
するアナログディジタル(A/D)変換器と、A/D変
換された該所定ビット数のディジタル量をデータとして
入力されるCPU(中央処理装置)と、から成っている
In the A/D conversion method according to the present invention, the degree of amplification is determined so as to take a certain output level range according to the human power level range of the input signal, which is made up of measurement signals obtained by measuring the measured quantity with various measuring instruments. a plurality of amplifying means, and an analog-to-digital (A/D) conversion for manually converting one of the outputs of the plurality of amplifying means selected through a multiplexer into a digital signal of a predetermined number of bits. and a CPU (Central Processing Unit) to which the A/D converted digital quantity of the predetermined number of bits is input as data.

〔作用〕[Effect]

前記CPUは、前記A/D変換器の出力ビット数で決ま
る最大量子化レベル数の範囲内で選択された或る一定数
値(自然数)Sを選択して、0〜Sを0〜100%と定
めたときの該Sの値(基準100%値)を与えられると
共に、測定器が或る被測定量VSを測定して得られる測
定信号を前記A/D変換器によりA/D変換したときの
ディジタル値が前記基準100%値Sになるという被測
定11VSを被測定量基準値として、測定器対応に与え
られ、かつ測定器における被測定量とそれをリニアライ
ズ処理して得られる量との間の関係を示すデータ列を各
測定器側にテーブル化したリニアライズ処理データテー
ブルを持ち、測定器による測定結果としての前記A/D
変換器出力(ディジタルデータ)と、該データを発生し
た前記測定器がどれであるかを示す信号を入力されると
、該データから前記基準100%値Sと被測定量基準値
VSを用いて演算により被測定量を算出すると共に、前
記IJ ニアライズ処理データテーブルを参照して該被
測定量のリニアライズ処理を演算により行い、その結果
を出力するようにしたことを特徴としている。
The CPU selects a certain constant value (natural number) S selected within the maximum number of quantization levels determined by the number of output bits of the A/D converter, and sets 0 to S to 0 to 100%. When the value of S at the specified time (standard 100% value) is given, and the measurement signal obtained by measuring a certain measured quantity VS is A/D converted by the A/D converter. The measured quantity 11VS whose digital value becomes the reference 100% value S is given to the measuring instrument as a reference value of the measured quantity, and the measured quantity in the measuring instrument and the quantity obtained by linearizing it. Each measuring device has a linearization processing data table in which a data string showing the relationship between
When the converter output (digital data) and a signal indicating the measuring device that generated the data are input, the reference 100% value S and the measured quantity reference value VS are used from the data. The present invention is characterized in that the quantity to be measured is calculated by calculation, the linearization process for the quantity to be measured is performed by calculation by referring to the IJ nearization processing data table, and the result is output.

〔実施例〕〔Example〕

次に図を参照して本発明の一冥施例を説明する。 Next, one embodiment of the present invention will be described with reference to the drawings.

本発明の一実lもハード構成は先にも述べた通、/\ り第1図に示した通りである。As mentioned earlier, the hardware configuration of the present invention is /\ This is as shown in Figure 1.

第1図において、A/D変換回路5の出力ビット数が仮
に12ビットとすると、その最大量子化レベル数は4o
96(−2”)である。従って、入力信号レベル(熱電
対出力電圧)がこれを超えない範囲のものである限り、
如何なる種類または測定範囲の熱電対をも使用可能にす
ることができる。
In FIG. 1, if the number of output bits of the A/D conversion circuit 5 is 12 bits, the maximum number of quantization levels is 4o.
96 (-2"). Therefore, as long as the input signal level (thermocouple output voltage) does not exceed this range,
Any type or measurement range of thermocouples can be used.

上記の最大量子化レベル数4096(概略数として以下
、4000であるとする)のうち、余裕をみて0〜20
00の範囲を0〜100%と考え、この100%に対応
する量子化レベル数2000を基準100%値Sと呼ぶ
ことにする。
Of the maximum number of quantization levels 4096 (approximately 4000 below), 0 to 20
The range of 00 is considered to be 0 to 100%, and the number of quantization levels 2000 corresponding to 100% will be called the reference 100% value S.

他方、各測定器(熱電対)では、その測定温度が何度の
とき、A/D変換器の出力(量子化レベル数)が200
0(100%)になるかという値が求められており、こ
の温度を今基準温度Tsとする。
On the other hand, in each measuring device (thermocouple), at what temperature is measured, the output of the A/D converter (quantization level number) is 200.
The value of whether the temperature becomes 0 (100%) is determined, and this temperature is now set as the reference temperature Ts.

ホストCPU1が、各測定器毎の基準温度Tsと、A 
/ D変換回路5の基準100%値S(唯今の場合、2
000)を与えられているものとすると、ローカルCP
U4からコモンメモリ3を介してA/D変換回路5の出
力Xとこれに対応する測定器がどれかというデータを与
えられると、次の式によって、そのときの測定温度Yを
逆算することができる。
The host CPU 1 determines the reference temperature Ts for each measuring device and A
/ Reference 100% value S of the D conversion circuit 5 (in this case, 2
000), the local CP
When data about the output X of the A/D conversion circuit 5 and the corresponding measuring device are given from U4 via the common memory 3, the measured temperature Y at that time can be calculated backwards using the following formula. can.

但し、VSは基準温度Tsに対応した測定器出力電圧(
熱起電圧)であり、ホス)CPU1は、基準温度Tsを
与えられれば、VSは容易に求め得るものとしている。
However, VS is the measuring device output voltage (
It is assumed that the CPU 1 can easily obtain VS if the reference temperature Ts is given.

次に、ホス)CPU1は、各測定器対応に持っているリ
ニアライズ処理のためのテーブルを参照して、算出され
た温度Yについてリニアライズ処理を行なって出力する
Next, the CPU 1 refers to a table for linearization processing provided for each measuring device, performs linearization processing on the calculated temperature Y, and outputs the result.

第5図(a)、(b)、(c)にリニアライズに用いる
データを例としてJ熱電対(データ番号1)、K熱電対
(データ番号2)、R熱電対(データ番号3)について
のものを示す。各テータ共nTは温度を、nVは温度n
Tに相当する熱起電圧をμ■で表わしたものである。
Figure 5 (a), (b), and (c) show examples of data used for linearization for J thermocouple (data number 1), K thermocouple (data number 2), and R thermocouple (data number 3). Show things. For each theta, nT is the temperature, nV is the temperature n
The thermoelectromotive voltage corresponding to T is expressed in μ■.

第5図(d)は、各データ番号のデータ先頭アドレスの
テーブルを示す説明図である。
FIG. 5(d) is an explanatory diagram showing a table of data start addresses for each data number.

なお、第5図は、先に説明した第3図と同様な説明図で
あるから、これ以上、詳細な説明は要しないであろう。
Note that since FIG. 5 is an explanatory diagram similar to FIG. 3 described above, no further detailed explanation is necessary.

第6図は、上述したホス)CPU1の処理動作の流れを
示した流れ図である。
FIG. 6 is a flowchart showing the flow of processing operations of the above-mentioned host CPU 1.

以下、第5図、第6図を参照してホストCPU1の動作
を説明する。先ずホス)CPU 1は、J熱電対により
測定されたデータXを入力されたものとする。すると、
ホストCPU1は、第5図(d)のアドレステーブルを
参照してJ熱電対についてのデータ番号(1)から該デ
ータ1のアドレスを知って第5図(a)のデータ1を参
照することができるようになる。
The operation of the host CPU 1 will be described below with reference to FIGS. 5 and 6. First, it is assumed that the CPU 1 receives data X measured by the J thermocouple. Then,
The host CPU 1 refers to the address table in FIG. 5(d), learns the address of data 1 from the data number (1) for thermocouple J, and refers to data 1 in FIG. 5(a). become able to.

そこで第6図のスう−ツブ((イ)において、予め与え
△ す。それが求まると、ステップ?eに進み、求まったt
Tに対応する熱起電圧データvSをデータ1から読みと
る。
Therefore, in the su-tsub ((a) of Figure 6, give △ in advance. Once it is found, proceed to step ?e, and the found t
The thermoelectromotive voltage data vS corresponding to T is read from data 1.

次にステップ@に進み、前述の式(2)を用いて、測定
データXを温度Yに換算する。
Next, proceeding to step @, the measurement data X is converted into temperature Y using the above-mentioned equation (2).

その後、ステップの、6、(Dを経て、温度Yのリニア
ライズ処理結果Zを得る。
After that, through step 6 (D), the linearization processing result Z of the temperature Y is obtained.

なお、ステップ■、6、(Dは、先に説明した第4図の
ステップ■、■、■と全く同じであるから、説明は繰り
返さない。
Note that steps ①, 6, and (D) are exactly the same as steps ①, ②, and ② in FIG. 4 described earlier, so their explanations will not be repeated.

以上の説明では、ホス)CPU1が測定データを温度に
換算し、かつそのリニアライズ処理を行うものとして説
明したが、これに限ることな(、これらの処理動作をロ
ーカルCPU4に行わせ、その分、ホス)CPUIの負
担を軽減するようにしてもよい。
In the above explanation, it has been explained that the host CPU 1 converts the measurement data into temperature and performs the linearization process, but the present invention is not limited to this. , host) The load on the CPU may be reduced.

また、熱電対においては、一般に基準接点補償が行われ
るが、その場合の実施例として、ノ・−ド構成を第7図
に、CPUの処理動作の流れを第8図に示す。
Further, in thermocouples, reference junction compensation is generally performed, and as an example of this, the node configuration is shown in FIG. 7, and the flow of processing operations of the CPU is shown in FIG. 8.

第7図においては、熱電対の端子温度TAを測定して入
力する測温抵抗体8(白金Pi)を一点だけ設けた点が
、第1図に示した構成と異なる点である。
The configuration shown in FIG. 7 differs from the configuration shown in FIG. 1 in that only one resistance temperature detector 8 (platinum Pi) is provided to measure and input the terminal temperature TA of the thermocouple.

また第8図においては、ステップS1乃至S6において
、端子温度TAに相当する熱電対の起電力VTAを第5
図に示すリニアライズデータテーブルから求め、次にス
テップS4において、測定温度(電圧)Yに加算して基
準接点補償を行っている点が第6図の流れ図と相違する
点で、他は同じである。
In addition, in FIG. 8, in steps S1 to S6, the electromotive force VTA of the thermocouple corresponding to the terminal temperature TA is
The difference from the flowchart in Fig. 6 is that the reference junction is compensated by calculating it from the linearization data table shown in the figure and then adding it to the measured temperature (voltage) Y in step S4.The other points are the same. be.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明によれば、一種類のA/
D変換ユニットにより、各種入力をA/D変換し、リニ
アライズ処理することができるので、例えば熱電対を入
力とし、1ユニット当り8点のA/D変換回路を構成し
た場合、熱電対は5種類あるため、すべての入力に対応
させる場合58(=390625)種類必要となるとこ
ろを一種類で対応出来るという効果が得られる。
As explained above, according to the present invention, one type of A/
The D conversion unit can A/D convert and linearize various inputs, so for example, if a thermocouple is input and an A/D conversion circuit with 8 points per unit is configured, the thermocouple will be 5 points. Since there are different types, it is possible to achieve the effect that 58 (=390,625) types would be required to correspond to all inputs, but one type can be used.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のハード構成を示すと共に、
従来技術を説明するのにも用い得るブロック図、第2図
は第1図におけるCPUが実行するリニアライズ処理動
作の原理説明用のグラフ、第3図(a)、 (b)Id
 !j ニアライズデータの格納状況を示す説明図、第
3図(C)は該データ番号のデータ先頭アドレスのテー
ブルを示す説明図、第4図はリニアライズ処理動作の流
れ図、第5図(a)。 (b)、(C)はそれぞれ本発明の一実施例におけるリ
ニアライズデータの格納状況を示す説明図、第5図(d
)は該データ番号のデータ先頭アドレスのテーブルを示
す説明図、第6図は本発明の一実施例における処理動作
の流れを示した流れ図、第7図は本発明の他の実施例の
ハード構成を示すブロック図、第8図は第7図における
CPUの処理動作の流れを示す流れ図、である。 符号の説明 1・・・・・・ホス)CPU、2・・・・・・パスコン
トローラ、3・・・・・・コモンメモリ、4・・・・・
・ローカルCPU、5・・・・・・A/D変換回路、6
・・・・・・マルチプレクサ、71〜7n・・・・・・
増幅器、8・・・・・・測温抵抗体、代理人 弁理士 
並 木 昭 夫 代理人 弁理士 松 崎    清 入力□ 第3図 軸)   (b)      (c) 第4図 第5図 (a)     (b)     (c)      
 (d)第6図 第7図
FIG. 1 shows the hardware configuration of an embodiment of the present invention, and
A block diagram that can also be used to explain the conventional technology, FIG. 2 is a graph for explaining the principle of the linearization processing operation executed by the CPU in FIG. 1, and FIGS. 3 (a) and (b) Id
! j Figure 3 (C) is an explanatory diagram showing the storage status of the linearized data, Figure 3 (C) is an explanatory diagram showing the table of data start addresses of the data number, Figure 4 is a flowchart of the linearization processing operation, Figure 5 (a) . (b) and (C) are explanatory diagrams showing the storage status of linearized data in one embodiment of the present invention, and FIG.
) is an explanatory diagram showing a table of data start addresses of the data number, FIG. 6 is a flowchart showing the flow of processing operations in one embodiment of the present invention, and FIG. 7 is a hardware configuration of another embodiment of the present invention. FIG. 8 is a flowchart showing the flow of processing operations of the CPU in FIG. 7. Explanation of symbols 1...Hos) CPU, 2...Path controller, 3...Common memory, 4...
・Local CPU, 5...A/D conversion circuit, 6
...Multiplexer, 71~7n...
Amplifier, 8...Resistance temperature sensor, agent, patent attorney
Akio Namiki Agent Patent Attorney Kiyoshi Matsuzaki Input □ Figure 3 Axis) (b) (c) Figure 4 Figure 5 (a) (b) (c)
(d) Figure 6 Figure 7

Claims (1)

【特許請求の範囲】 1)各々、各種測定器が被測定量を測定して得た測定信
号からなる入力信号の入力レベル範囲に応じて一定出力
レベル範囲をとるように増幅度を決定された複数個の増
幅手段と、前記複数個の増幅手段の出力のうちマルチプ
レクサを介して選択された一つを入力されて所定のビッ
ト数のディジタル量に変換するアナログディジタル(A
/D)変換器と、A/D変換された該所定ビット数のデ
ィジタル量をデータとして入力されるCPU(中央処理
装置)と、から成り、 該CPUは、前記A/D変換器の出力ビット数で決まる
最大量子化レベル数の範囲内で選択された或る一定数値
(自然数)Sを選択して、0〜Sを0〜100%と定め
たときの該Sの値(基準100%値)を与えられると共
に、測定器が或る被測定量V_Sを測定して得られる測
定信号を前記A/D変換器によりA/D変換したときの
ディジタル値が前記基準100%値Sになるという被測
定量V_Sを被測定量基準値として、測定器対応に与え
られ、かつ測定器における被測定量とそれをリニアライ
ズ処理して得られる量との間の関係を示すデータ列を各
測定器別にテーブル化したリニアライズ処理データテー
ブルを持ち、 測定器による測定結果としての前記A/D変換器出力(
ディジタルデータ)と、該データを発生した前記測定器
がどれであるかを示す信号を入力されると、該データか
ら前記基準100%値Sと被測定量基準値V_Sを用い
て演算により被測定量を算出すると共に、前記リニアラ
イズ処理データテーブルを参照して該被測定量のリニア
ライズ処理を演算により行い、その結果を出力するよう
にしたことを特徴とするアナログディジタル変換方式。 2)特許請求の範囲第1項記載のアナログディジタル変
換方式において、前記CPUは、ホストCPUとローカ
ルCPUから成り、ローカルCPUは前記A/D変換器
による変換動作を制御し、変換後のディジタルデータを
受け取つてホストCPUに渡し、ホストCPUが、前記
基準100%値Sと被測定量基準値V_Sならびに前記
リニアライズ処理データテーブルを持つていて被測定量
の算出、ならびに該被測定量のリニアライズ処理を行う
ようにしたことを特徴とするアナログディジタル変換方
式。 3)特許請求の範囲第1項記載のアナログディジタル変
換方式において、前記CPUは、入力されたディジタル
データにつき、基準接点補償処理をも行うようにしたこ
とを特徴とするアナログディジタル変換方式。
[Claims] 1) The amplification degree is determined so that each of the various measuring instruments takes a fixed output level range according to the input level range of the input signal consisting of the measurement signal obtained by measuring the measured quantity. a plurality of amplification means, and an analog/digital (A
/D) A converter, and a CPU (Central Processing Unit) that receives the A/D converted digital amount of the predetermined number of bits as data, and the CPU receives the output bits of the A/D converter. When a certain numerical value (natural number) S selected within the range of the maximum quantization level number determined by the number is selected and 0 to S is set as 0 to 100%, the value of this S (reference 100% value ), and the digital value obtained when the measurement signal obtained by measuring a certain measured quantity V_S by the measuring instrument is A/D converted by the A/D converter becomes the reference 100% value S. Using the measured quantity V_S as the measured quantity reference value, each measuring instrument receives a data string that is given to each measuring instrument and indicates the relationship between the measured quantity in the measuring instrument and the quantity obtained by linearizing it. It has a separate linearization processing data table, and the A/D converter output (
When a signal indicating the measuring device that generated the data (digital data) and the measuring device that generated the data is input, the measured value is calculated from the data using the reference 100% value S and the measured quantity reference value V_S. An analog-to-digital conversion method characterized in that the amount is calculated, the linearization processing of the measured quantity is performed by calculation with reference to the linearization processing data table, and the result is output. 2) In the analog-to-digital conversion method according to claim 1, the CPU includes a host CPU and a local CPU, and the local CPU controls the conversion operation by the A/D converter and converts the converted digital data. The host CPU receives the reference 100% value S, the measured quantity reference value V_S, and the linearization processing data table, calculates the measured quantity, and linearizes the measured quantity. An analog-to-digital conversion method characterized by processing. 3) The analog-to-digital conversion method according to claim 1, wherein the CPU also performs reference junction compensation processing on input digital data.
JP25283785A 1985-11-13 1985-11-13 Analog-digital converting system Pending JPS62114332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25283785A JPS62114332A (en) 1985-11-13 1985-11-13 Analog-digital converting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25283785A JPS62114332A (en) 1985-11-13 1985-11-13 Analog-digital converting system

Publications (1)

Publication Number Publication Date
JPS62114332A true JPS62114332A (en) 1987-05-26

Family

ID=17242878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25283785A Pending JPS62114332A (en) 1985-11-13 1985-11-13 Analog-digital converting system

Country Status (1)

Country Link
JP (1) JPS62114332A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457826A (en) * 1987-08-28 1989-03-06 Anritsu Meter A/d converter
JPH06237171A (en) * 1992-08-31 1994-08-23 Crystal Semiconductor Corp A/d converter provided with continuously calibrated reference voltage
JPH06276097A (en) * 1992-08-31 1994-09-30 Crystal Semiconductor Corp Method and equipment for calibrating monolithic voltage reference
WO2015125268A1 (en) * 2014-02-21 2015-08-27 富士電機株式会社 Measurement data provision service system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6457826A (en) * 1987-08-28 1989-03-06 Anritsu Meter A/d converter
JPH06237171A (en) * 1992-08-31 1994-08-23 Crystal Semiconductor Corp A/d converter provided with continuously calibrated reference voltage
JPH06276097A (en) * 1992-08-31 1994-09-30 Crystal Semiconductor Corp Method and equipment for calibrating monolithic voltage reference
WO2015125268A1 (en) * 2014-02-21 2015-08-27 富士電機株式会社 Measurement data provision service system

Similar Documents

Publication Publication Date Title
JP4736508B2 (en) Physical quantity detection method and sensor device
CN102782468B (en) Thermocouple electromotive force voltage to temperature converter with integrated cold-junction compensation and linearization
JPS6343005B2 (en)
JPS62114332A (en) Analog-digital converting system
JPH1144585A (en) Sensor apparatus
JPS61199199A (en) Analog input unit
JP2008014774A (en) Temperature measuring device
JPS63172968A (en) Thermal anemometer
US4209774A (en) Apparatus for converting a DC or analog signal to a digital signal with minimum drift
JP2530950B2 (en) Thermistor temperature detection device using AD converter
JPS62170827A (en) Temperature measuring instrument
JP3915238B2 (en) Sensor device
JPH11118617A (en) Temperature controller
JPH0313535B2 (en)
JP3195639B2 (en) Thermocouple thermometer
JPS5930434Y2 (en) Resistive multi-point temperature measurement circuit
SU1560990A1 (en) Digital thermometer
JPS6395597A (en) Transmission of measuring data
JPS62165117A (en) Transducer
JPS6319004A (en) Control device
JPH05231953A (en) Thermocouple thermometer
KR910001292B1 (en) High speed high precision linear method of linear compensator
JPS62274419A (en) Analog input device
JPH0223721A (en) Method for switching range of a/d converter
JPH0120368B2 (en)