JPS6210689Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、二重積分形Ａ／Ｄ変換器の割り算
機能を利用したデジタル表示式力率計に関するも
のである。

一般に、被測電路の力率をデジタル表示するに
は、有効電力測定回路と無効電力測定回路とから
測定される被測電路の有効電力成分Ｐと無効電力
成分Ｑとをベクトル演算回路に入力して√²＋
Q²なる皮相電力成分を求め、割算器にて有効電
力成分Ｐ／皮相電力成分√²＋²の演算を行な
つて力率成分（cos）を算出し、その力率成分
に比例した電圧をＡ／Ｄ変換器を介してデジタル
表示器に入力するようにしている。この従来例に
おいては、デジタル表示値の信頼性は主として割
算器の精度に左右される。しかしながら、性能お
よび安定性において優れた割算器を形成すること
はその回路構成が複雑となり、また、それにかか
るコスト比重が高くなるため好ましくない。この
点に鑑み本出願人は、二重積分形Ａ／Ｄ変換器の
割り算機能に着目した高精度、かつ、回路構成が
簡単なデジタル表示式力率計をすでに出願してい
る。（実願昭57−15769号）。すなわち、第１図に
示されているように、まず有効電力成分Ｐを一定
時間T₁積分したのち、皮相電力成分√²＋²を
逆極性にて逆積分し、その電圧が当初の基準電圧
と一致するまでの期間T₂にゲートを通過するク
ロツクパルスを計数することにより、Ｐ／√²＋
Q²なる力率値が求められる。この場合、上記有
効電力成分Ｐと皮相電力成分√²＋²に脈動や
雑音信号等が一定量含まれていると仮定すると、
第１図想像線で示すように、皮相電力成分√²＋
Q²の電圧レベルが有効測定範囲の下限近傍では
上限近傍に比較して上記計数値の変動が大きくな
り表示がちらついて読取りにくくなるという問題
が生ずる。このような変動を抑えるには、入力段
にフイルタを挿入する方法があるが、フイルタの
時定数を大きくすると応答速度が遅くなるという
欠点がある。

したがつて、この考案の目的は、皮相電力成分
のレベルを検出し、それに応じて表示桁数を制御
することにより、応答速度を遅くすることなく表
示の変動による読取りにくさを解消したデジタル
表示式力率計を提供することにある。

第２図を参照すると、この力率計は、被測定電
路の有効電力成分Ｐと無効電力成分Ｑとをそれぞ
れ測定する有効電力測定回路１および無効電力測
定回路２と、上記有効電力成分Ｐと無効電力成分
Ｑとから皮相電力成分√²＋²を演算するベク
トル演算回路３と、上記有効電力成分Ｐと皮相電
力成分√²＋²とをうけてその力率値を求める
二重積分形Ａ／Ｄ変換器４とを有している。この
二重積分型Ａ／Ｄ変換器４は、第３図に例示され
ているように、演算増巾回路５とこれに並列接続
されたコンデンサＣとからなる積分器６を有し、
その入力側には抵抗Ｒを介して電子スイツチ７が
接続されており、この電子スイツチ７により有効
電力測定回路１からの有効電力成分Ｐとベクトル
演算回路３からの皮相電力成分√²＋²とが選
択的に入力される。この場合、皮相電力成分は図
示しない極性反転回路を介して逆極性にされ、−
√²＋²なる信号として電子スイツチ７に供給
されるようになつている。一方、積分器６の出力
側には電圧比較回路８が接続されており、この実
施例においては電圧比較回路８の基準電圧は0V
に設定されている。また、この積分形Ａ／Ｄ変換
器４は、クロツクパルス発振器９と、この発振器
９からのクロツクパルスを計数する計数回路１０
と、発振器９からのクロツクパルスをうけて所定
のタイミングで動作する制御回路１１とを備えて
いる。計数回路１０は、制御回路１１からの信号
によつてクロツクパルスの計数を開始し、上記電
圧比較回路８からの信号によつてその計数動作を
終了するように制御され、その間に計数された計
数値信号をデジタル表示器１２に出力する。な
お、参照符号１３は積分器６のコンデンサＣを放
電するためのアナログ形スイツチであり、このス
イツチ１３と上記電子スイツチ７は制御回路１１
によつて制御されるように構成されている。そこ
で、この二重積分形Ａ／Ｄ変換器４の動作を第４
図のタイミングチヤートを参照しながら説明す
る。なお、同図において、ａは積分器６の出力波
形、ｂは積分器６の入力波形、ｃは計数回路１０
のゲート波形を示している。

まず、時間t₀において電子スイツチ７を有効電
力測定回路１側に接続し、その有効電力成分Ｐを
積分器６により時間t₁に至るまでの一定期間T₁積
分すると、時間t₁における積分器６の出力電圧V₀
は、V₀＝１／ＣＲ∫^ｔ _１ｔ０Ｐ（ｔ）dt となるが、期
間T₁ に比べて有効電力成分Ｐの変化が十分長く一定で
あると仮定すれば、V₀＝Ｐ／ＣＲT₁ ……(1) と表わされる。

つぎに、時間t₁において、電子スイツチ７をベ
クトル演算回路３側に接続すると、皮相電力成分
√²＋²が有効電力成分Ｐとは逆極性にて積分
器６に入力される。これにより、積分器６の出力
電圧は、第４図ａに示すように、前述のT₁期間
とは逆の傾斜で積分され、時間t₂で再び0Vに達す
る。この関係は、0V＝V₀−１／ＣＲ∫^ｔ _２ｔ１√²（
）＋ Q²（ｔ）dtなる式で表わされ、ここで無効電力
成分Ｑも有効電力成分Ｐと同様に一定であり、ま
た、時間t₁から時間t₂までの期間をT₂とすれば、 V₀＝１／ＣＲ√²＋²T₂ ……(2) となる。そ
し て、上記(1)式をこの(2)式に代入すると、 Ｐ／ＣＲT₁＝１／ＣＲ√²＋²T₂ すなわち、T₂＝
T₁・ Ｐ／√²＋²＝T₁COS となる。

したがつて、時間t₁において制御回路１１より
計数回路１０にゲート開信号を印加してロツクパ
ルス発振器９から供給されるクロツクパルスの計
数を開始させ、他方、積分器６の出力電圧V₀が
0Vになる時間t₂において電圧比較器８から計数回
路１０にゲート閉信号を出力することにより、計
数回路１０には期間T₂に比例したクロツクパル
ス数が計数され、かつ、その計数値が力率数値と
してデジタル表示器１２に表示されることにな
る。なお、この実施例においては、デジタル表示
器１２には所謂３1/2桁表示のものが使用されて
おり、また、二重積分形Ａ／Ｄ変換器４の変換レ
ートは、上記有効電力成分Ｐと皮相電力成分√²
＋Q²とが等しいとき、すなわち力率が１のと
き、１×10³カウントとなるように設定されてい
て、これによりデジタル表示器１２にて表示され
る数値をそのまま直読することができるようにな
つている。

そして、この考案においては、上記ベクトル演
算回路３から出力される皮相電力成分√²＋²
のレベルを検出する比較回路１４を有し、また、
上記デジタル表示器１２の各表示桁１２ａ〜１２
ｄのドライバーとしてはブランキング端子付デコ
ーダドライバー１５ａ〜１５ｄが用いられてい
て、上記比較回路１４の出力によつて所定の下位
表示桁が消去されるようになつている。すなわ
ち、この比較回路１４は、予め設定された基準値
Ｅを有し、上記皮相電力成分√²＋²とこの基
準値Ｅとを比較し、√²＋²＞Ｅのときには例
えば「Ｈ」レベル信号を出力し、一方、√²＋
Q²Ｅのときには例えば「Ｌ」レベル信号を出
力する。上記デコーダドライバー１５ａ〜１５ｄ
のうち、この実施例においては、最下位桁１２ｄ
に対応するデコーダドライバー１５ｄのブランキ
ング端子がNPNトランジスタ１６のコレクター
エミツタを介してアースに接続されており、ま
た、トランジスタ１６のベースは比較回路１４の
出力端子に接続されている。したがつて、皮相電
力成分√²＋²＞基準値Ｅなる条件下において
は、比較回路１４から出力される「Ｈ」レベル信
号によりトランジスタ１６が導通状態に保持され
るため、デジタル表示器１２の各表示桁１２ａ〜
１２ｄは点灯状態にあり、二重積分形Ａ／Ｄ変換
器４から出力されるBCDコードのデジタル表示
信号をうけて力率値を例えば「0.775」の如く表
示する。因みに、有効電力成分Ｐと皮相電力成分
√²＋²とが一致したときには「1.000」と表示
される。これに対して、√²＋²Ｅなる条件
下においては、比較回路１４の出力信号が「Ｌ」
レベルとなるため、トランジスタ１６は非導通と
なる。これにより、最下位表示桁１２ｄが消去さ
れ、デジタル表示器１２には例えば「0.77」の如
く、また、有効電力成分Ｐと皮相電力成分√²＋
Q²とが一致したときには「1.00」の如く１桁落し
た状態で力率値が表示されることになる。このよ
うに、皮相電力成分√²＋²が所定の基準値Ｅ
以下のときには、最下位表示桁１２ｄが消去され
るため、ノイズ成分に基因する表示のちらつきに
よる読取りにくさが解消される。なお、上記実施
例では、最下位表示桁１２ｄのみを消去可能とし
ているが、場合によつてはその上位の表示桁１２
ｃをも同時に消去できるようにしてもよく、その
消去桁数は任意である。また、ブランキング端子
のオン，オフをトランジスタ１６によつて行なう
ようにしているが、他のスイツチ素子でもよいこ
とは勿論である。

上記した実施例の説明から明らかなように、こ
の考案によれば、二重積分形Ａ／Ｄ変換器を用い
て力率成分を求めるデジタル表示式力率計におい
て、特に皮相電力成分のレベルが有効測定範囲の
下限近傍にあるときには所定の下位表示桁を消去
するようにしたことにより、表示のちらつき現象
による読取りにくさを応答速度を変えることなく
解消することができ、きわめて実用的である。

【図面の簡単な説明】

第１図は二重積分形Ａ／Ｄ変換器を用いて力率
成分を求める原理を説明するためのタイミングチ
ヤート、第２図はこの考案による一実施例を示し
たブロツク線図、第３図は第２図中における二重
積分形Ａ／Ｄ変換器の回路図、第４図は第３図の
各部分におけるタイミングチヤートである。 図中、１は有効電力測定回路、２は無効電力測
定回路、３はベクトル演算回路、４は二重積分形
Ａ／Ｄ変換器、１２はデジタル表示器、１４は比
較回路、１５ａ〜１５ｄはブランキング端子付デ
コーダドライバーである。

Claims (1)

1. 【実用新案登録請求の範囲】 被測定電路の有効電力成分Ｐおよび無効電力成
   分Ｑとを測定する有効電力測定回路と無効電力測
   定回路と、前記有効電力成分Ｐおよび前記無効電
   力成分Ｑにより皮相電力成分√²＋²を求める
   皮相電力成分演算回路と、前記有効電力成分Ｐを
   一定時間積分したのち、前記皮相電力√²＋²
   を逆極性にて逆積分する積分器と、該積分器の逆
   積分開始時点からその出力電圧が予定された基準
   電圧と一致するまでの間クロツクパルスを計数す
   る計数回路と、該計数回路の計数値をデジタル表
   示する表示器とを含み、かつ、前記有効電力成分
   Ｐと前記皮相電力成分√²＋²とが一致したと
   きに前記計数回路の計数値が１×10ⁿとなるよう
   に前記クロツクパルスの周波数が設定されている
   デジタル表示式力率計において、 前記皮相電力成分√²＋²と了め設定されて
   いる基準値Ｅとを比較し、√²＋²Ｅのとき
   に前記表示器の下位表示桁にブランキング信号を
   出力する比較回路を備えていることを特徴とする
   デジタル表示式力率計。