JPS62105593A - デイジタル走査検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要〕 加入者回路の複数の監視信号を時分割多重化し、ディジ
タル信号に変換し、ディジタル基準値と比較して時分割
多重判定することにより、小形化、経済化および高性能
化を図る。

〔卒業」二の利用分野〕

本発明はディジタル交換機の加入者回路の小形化・経済
化を図るディジタル走査検出回路に関する。

ディジタル交換機に用いられる加入者回路の具Ｎ機能の
一つとして、加入者のオフフック・オンフック状態等の
状態変化を監視する監視機能がある。

ディジタル交換機の加入者回路の小形化・経済化を図る
場合には、前記監視機能を実現する回路も極力小形化、
経済化することが望まれろ。

（従来の技術〕 第５図は従来ある監視回路の一例を示す図である。

第５図においては、監視対象とする各監視信号ｓ１乃至
ｓｎに対応して、それぞれ比較器１１乃至１ｎが設けら
れている。

各比較器１１乃至ｉｎの一方の入力端子（＋）には監視
信号ｓｌ乃至ｓｎが入力され、他方の入力端子（−）に
は、電源電圧ＶＣＣを分圧する抵抗２１１および２１２
、乃至２ｎｌおよび２ｎ２により設定される闇値信号ｔ
ｌ乃至ｔｎが入力される。

各比較器１１乃至】ｎば、入力される監視信号Ｓ１乃至
ｓｎをそれぞれ閾値信号ｔｌ乃至ｔｎと比較し、監視信
号ｓｌ乃至ｓｎが閾値信号ｔｌ乃至ｔｎ以下の場合には
、出力する検出信号０１乃至Ｏｎを論理“Ｏ”に設定し
、監視信号Ｓ１乃至３ｎが閾値信号ｔｌ乃至ｔｎを上廻
る場合には、検出信号０１乃至Ｏｎを論理“１”に設定
し、状部の変化を通知する。

〔発明が解決しよ・うとする問題点３ 以上の説明から明らかな如く、従来ある監視回路におい
ては、監視対象どする各監視信号ｓ１乃至ｓｎ毎に比較
器１１乃至１ｎを設ける必要があり、当該監視回路の小
形化・経済化を損なう恐れがある。また各比較器１１乃
至１ｎに人力する閾値信号ｔｌ乃至ｔｎの設定値は、電
源電圧Ｖｃｅの変動および分圧抵抗器のバラツキの影響
を受ける為に偏差が生じ易く、検出精度が低下する恐１
１．もある。

（問題点を解決するだめの手段〕 第１図は本発明の原理を示す図である。

第１図においては、複数の監視信号ｓｌ乃至Ｓｎ）を時
分割多重化する多重化スイッチ２と、多重化スイッチ２
が出力する多重化信号ｍをディジタル信号ｄに変換する
アナログディジタル変換器３と、アナログディジタル変
換器３が出力するディジタル信号ｄを予め定められた基
準値ｄｏと比較するディジタル比較器４とが設けられて
いる。

（作用〕 即ち本発明によれば、各監視信号は多重化され、ディジ
タル変換された後、ディジタル基準値と比較判定する為
、当該回路の小形化、経済化が図れるのみならず、高性
能化が図れる。

こ実施例〕 以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例によるディジタル走査検出回
路を示す図であり、第３図は第２図におけるデルタシグ
マ変調器を例示する図であり、第４図は動作を説明する
図である。

第２図においては、アナログディジタル変換器３として
デルタシグマ変調器３１が用いられ、またデルタシグマ
変調器３１の出力側に計数器３２が設げられている。ま
たディジタル比較器４に入力されるディジタル基準値ｄ
ｏとして、基準値発生部５が出力する５５計数値ｎｏが
用いられている。制御部６は多重化スイッチ２と基準電
圧発生部５を制御する。

デルタシグマ変調器３１は第３図に示Ｊ如（、積分回路
３１１および３１５、差動増幅器３１２、パルス変調器
３１３およびパルス発生器３１４から構成され、公知の
如（人力信号の大きさに比例したパルス数を出力する。

第２図において、入力される監視信号ｓｌ乃至ｓｎは、
多重化スイッチ２により時分割多重化され、制御部６か
らの多重化信号６２に同期して周期的に繰返す各タイム
スロットに各監視信号Ｓ１乃至ｓｎの信号レベルを保持
する多重化信号ｍとしてデルタシグマ変調器３１に伝達
される（第４図のｍ）、。

デルタシグマ変調器３１は、人力される多重化信号ｍの
、各タイムスロット毎の信号レベルに比例したパルス数
から成るディジタル信号ｄを出力し、計数器３２に伝達
する。

計数器３２は、入力されるディジタル信号ｄを構成する
パルス数をタイムスロット毎に計数し、計数値ｎをディ
ジタル比較器４に伝達した後、制御部６からのりセント
信号６２によりリセットされる（第４図の１）、。

ディジタル比較器４は、計数器３２から伝達される計数
値ｎを、制御部６からの多重化信号６２に同期して基準
値発生部５から供給される基準計数値ｎｏ（第４図）と
比較し、計数値ｎが基準計数値ｎｏ以下の場合には出力
する検出信号Ｏを論理“０”に設定し、計数値ｎが基準
計数値ｎＱを土建る場合には出力する検出信号Ｏを論理
“１”に設定する（第４図）。

以上の説明から明らかな如く、本実施例によれば、入力
される監視信号Ｓ１乃至ｓｎは多重化スイッチ２により
多重化される為、それぞれ単純な構成を有するデルタシ
グマ変調器３１、計数器３２、ディジタル比較器４およ
び基準値発生部５を一組設けるのみとなり、小形化、経
済化が促進され、また監視信号Ｓ１乃至ｓｎは計数値ｎ
に変換され、−組のディジタル比較器４により基準計数
値ｎＯと比較される為、検出精度も向上する。

なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えばアナログディジタル変換器３は第３図に
示されるデルタシグマ変調器３１に限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。

〔発明の効果〕

以上、本発明によれば、前記ディジタル交換機において
、監視回路の小形化、経済化が図れるのみならず、高性
能化が図れる。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるディジタル走査検出回路を示す図、第３図は
第２図におけるデルタシグマ変調器を例示する図、第４
図は動作を説明する図、第５図は従来ある監視回路の一
例を示す図である。 図において、２は多重化スイッチ、３はアナログディジ
タル変換器、４はディジタル比較器、５は基準値発生部
、１１乃至１ｎは比較器、３１はデルタシグマ変調器、
３２は計数器、６１は多重化信号、６２はリセット信号
、２１１．２１２乃至２ｎｌ、２ｎ２は抵抗、３１１は
積分回路、３１２は差量増幅器、３１３はパルス変調器
、３１４はパルス発生器、ｄはディジタル信号、ｍは多
重化信号、ｎは計数値、ｎｏは基準計数値、０．０１乃
至ｏｎは検出信号、Ｓｌ乃至ｓｎは監視信号、一ツ き発刊の・木理（８） 早　１　臼 ４〈２１月［；ざｂテ杷プタルノ支ｊ１す剣Σヘロ腎＄
　２　　口 〉し２訝」にム（ブ３う９ムタシクマ表）封司巻茅　３
　圀 茅　４　口 ４Ｌ禾ゐる　智ネ見回誌 亭　５　囚

Claims (1)

1. 【特許請求の範囲】 加入者回路の複数の監視信号（ｓ１乃至ｓｎ）を時分割
   多重化する多重化スイッチ（２）と、該多重化スイッチ
   （２）が出力する多重化信号（ｍ）をディジタル信号（
   ｄ）に変換するアナログディジタル変換器（３）と、 該アナログディジタル変換器（３）が出力するディジタ
   ル信号（ｄ）を予め定められたディジタル基準値（ｄ０
   ）と比較するディジタル比較器（４）とを設け、 該ディジタル比較器（４）の出力する検出信号（Ｏ）に
   より前記監視信号（ｓ１乃至ｓｎ）を時分割多重判定す
   ることを特徴とするディジタル走査検出回路。