JPS62103789A - Icカ−ド - Google Patents
Icカ−ドInfo
- Publication number
- JPS62103789A JPS62103789A JP60243368A JP24336885A JPS62103789A JP S62103789 A JPS62103789 A JP S62103789A JP 60243368 A JP60243368 A JP 60243368A JP 24336885 A JP24336885 A JP 24336885A JP S62103789 A JPS62103789 A JP S62103789A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- card
- address
- search
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000013500 data storage Methods 0.000 claims 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000012217 deletion Methods 0.000 description 16
- 230000037430 deletion Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000003780 insertion Methods 0.000 description 9
- 230000037431 insertion Effects 0.000 description 9
- HJVCHYDYCYBBQX-HLTLHRPFSA-N (2s,3s,4e,6e,8s,9s)-3-amino-9-methoxy-2,6,8-trimethyl-10-phenyldeca-4,6-dienoic acid Chemical compound OC(=O)[C@@H](C)[C@@H](N)/C=C/C(/C)=C/[C@H](C)[C@@H](OC)CC1=CC=CC=C1 HJVCHYDYCYBBQX-HLTLHRPFSA-N 0.000 description 7
- PBLZLIFKVPJDCO-UHFFFAOYSA-N omega-Aminododecanoic acid Natural products NCCCCCCCCCCCC(O)=O PBLZLIFKVPJDCO-UHFFFAOYSA-N 0.000 description 7
- 230000008707 rearrangement Effects 0.000 description 4
- 101001093748 Homo sapiens Phosphatidylinositol N-acetylglucosaminyltransferase subunit P Proteins 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 239000002229 CNT20 Substances 0.000 description 1
- 101100379690 Caenorhabditis elegans arl-13 gene Proteins 0.000 description 1
- 102100036402 DAP3-binding cell death enhancer 1 Human genes 0.000 description 1
- 101000929221 Homo sapiens DAP3-binding cell death enhancer 1 Proteins 0.000 description 1
- 101100337974 Mus musculus Gsdmc gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はICカードに関する。
ICカードを使ったデータ処理システムの適用業務の中
には、例えばタイムカード作成業務のように、ICカー
ドに内蔵されたメモリに可変長するいは固定長のシーケ
ンシャルファイルを作成する業務がある。このファイル
作成業務においては、データの検索、削除、挿入、再配
置などといったデータ処理が必要となる。
には、例えばタイムカード作成業務のように、ICカー
ドに内蔵されたメモリに可変長するいは固定長のシーケ
ンシャルファイルを作成する業務がある。このファイル
作成業務においては、データの検索、削除、挿入、再配
置などといったデータ処理が必要となる。
従来の上記データ処理を第19図、第20図を参照しな
がら説明する。
がら説明する。
第19図はICカードを使ったデータ処理システムの概
略構成を示すブロック図である。この第19図において
、2ノはtCカード処理装置で、コンピュータ等を使っ
て実現される。
略構成を示すブロック図である。この第19図において
、2ノはtCカード処理装置で、コンピュータ等を使っ
て実現される。
22はこのIcカード処理装置2ノによってアクセスさ
れるICカードである。
れるICカードである。
第20図は第19図のシステムにおける従来のデータ処
理を説明するためのフローチャートである。この第20
図に示すように、従来はICカード22の内蔵メモリに
格納されているデータを、一旦、ICカード処理装置2
ノに取シ込み、この装[21でデータを処理した後、再
度、ICカード22の内蔵メモリに書き込むという構成
をとっている。
理を説明するためのフローチャートである。この第20
図に示すように、従来はICカード22の内蔵メモリに
格納されているデータを、一旦、ICカード処理装置2
ノに取シ込み、この装[21でデータを処理した後、再
度、ICカード22の内蔵メモリに書き込むという構成
をとっている。
しかし、上記従来のデータ処理構成では次のような問題
がある。すなわち、 (1) データ処理に際して、ICカード22から全
データをICカード処理装置2ノに転送しなければなら
ないとともに、データ処理が済むと、再びデータをIC
カード22に転送しなければならないだめ、データ処理
に要する時間が長い。
がある。すなわち、 (1) データ処理に際して、ICカード22から全
データをICカード処理装置2ノに転送しなければなら
ないとともに、データ処理が済むと、再びデータをIC
カード22に転送しなければならないだめ、データ処理
に要する時間が長い。
(2)実際のデータ処理に関係しない部分のデータもI
Cカード処理装置22に転送されるため、機密保持が達
成できない場合がある。
Cカード処理装置22に転送されるため、機密保持が達
成できない場合がある。
(311cカード処理装置2)では、上記データ処理の
ために、他の処理が制約を受けるか、処理能力を拡大し
なければならない。
ために、他の処理が制約を受けるか、処理能力を拡大し
なければならない。
といった間りである。
この発明の目的は、データ処理時間の短縮。
機密保持の向上、データ処理によるICカード処理&装
への制約排除等を図ることができるICカードを提供す
るところにある。
への制約排除等を図ることができるICカードを提供す
るところにある。
〔問題点を解決するための手段及び作用〕上記目的を達
成するためにこの発明は、ICカード処理装置からのデ
ータ処理用のコマンドに従ってICカード内部でそのC
I’U を使って内蔵71モリの格納データを処理する
ように構成したものである。
成するためにこの発明は、ICカード処理装置からのデ
ータ処理用のコマンドに従ってICカード内部でそのC
I’U を使って内蔵71モリの格納データを処理する
ように構成したものである。
第1図は一実施例のICカードと用いたデータ処理ンヌ
テノ・構成を示すブロック図である。
テノ・構成を示すブロック図である。
この第1図により、まず、本実施例をイ既説すると次の
ようKなる。
ようKなる。
第1図において、11はICカード処理装置であシ、I
2は本実施例のICカードである。
2は本実施例のICカードである。
この第1図においては、ICカード処理装置11よシデ
ータ処理を行うためのコマンドがICカード12に送ら
れ、このコマンドに従ッてICカード12側でデータ処
理が行われる。
ータ処理を行うためのコマンドがICカード12に送ら
れ、このコマンドに従ッてICカード12側でデータ処
理が行われる。
上記コマンドを得るだめの情報はキーボード111を使
ってユーザによシ入力される。この情報は、処理の形態
(検索、削除等)を示す情報や処理の対象となるデータ
を示す情報などから成る。そして、この情報はIlo
ポート112を介してCPU113に取シ込まれる。
ってユーザによシ入力される。この情報は、処理の形態
(検索、削除等)を示す情報や処理の対象となるデータ
を示す情報などから成る。そして、この情報はIlo
ポート112を介してCPU113に取シ込まれる。
CPUJ t 3はこのキー人力情報があると、プログ
ラムROM114に格納されている所定のプログラムを
RAM 115に格納し、このプログラムに従ってキー
人力情報を解読し、コマンドを作る。このコマンドは、
一旦、RAM116に格納された後、Ilo ポート
117を介してICカード12に送られる。
ラムROM114に格納されている所定のプログラムを
RAM 115に格納し、このプログラムに従ってキー
人力情報を解読し、コマンドを作る。このコマンドは、
一旦、RAM116に格納された後、Ilo ポート
117を介してICカード12に送られる。
ICカード12では、送られてきたコマンドがI/′0
ポート121を介してC?uxz2に与えられる。
ポート121を介してC?uxz2に与えられる。
CP U 122はこのコマンドよシデータ処理形態を
判(祈し、その処理形態に合ったデータ処理プログラム
をプログラムROMI23から読み出し、RAM124
に書き込む。そして、CP[J722に、このRAM1
24に書き込まれたプログラムに従って、被処理データ
を格納するROM125のデータを処理する。ここで、
ROM7.25 id、例えば、4気的に古き込み、消
去可能なEP −ROMである。
判(祈し、その処理形態に合ったデータ処理プログラム
をプログラムROMI23から読み出し、RAM124
に書き込む。そして、CP[J722に、このRAM1
24に書き込まれたプログラムに従って、被処理データ
を格納するROM125のデータを処理する。ここで、
ROM7.25 id、例えば、4気的に古き込み、消
去可能なEP −ROMである。
以上本実施例の概、者を説明したが、ここで、第2図〜
第18図を参照しながら、本実施例をよシ具体的に説明
する。
第18図を参照しながら、本実施例をよシ具体的に説明
する。
第2図は、検索用コマンド(SERC)l)。
削除用コマンド(DELETE)、挿入用コマンド(I
NSERT)、再配置用コマンド(EXCHANGE)
それぞれのデータ構成を示す図である。図において、I
Cは命令コードであシ、検索・削除等のデータ処理形態
を示すものである。
NSERT)、再配置用コマンド(EXCHANGE)
それぞれのデータ構成を示す図である。図において、I
Cは命令コードであシ、検索・削除等のデータ処理形態
を示すものである。
(AD8TRT)、(ADEND)はROM125の検
索領域を規定するアドレスデータであり、このうち、(
AD8TRT)は検索開始アドレスを示し、(ADEN
D) は検索終了アドレスを示す。
索領域を規定するアドレスデータであり、このうち、(
AD8TRT)は検索開始アドレスを示し、(ADEN
D) は検索終了アドレスを示す。
(DSRCH) は検索すべきデータを示す検索デー
タである。(’DELE)は消去すべきデータを示し、
(DINT)は挿入すべきデータを示し、(DEX)は
再配置すべきデータを示す。(DO8)はオフセット値
を示すデータである。このオフセットデータは、検索デ
ータの格納アドレスからあるアドレス分だけ離れたアド
レスを指定する場合に用いられる。
タである。(’DELE)は消去すべきデータを示し、
(DINT)は挿入すべきデータを示し、(DEX)は
再配置すべきデータを示す。(DO8)はオフセット値
を示すデータである。このオフセットデータは、検索デ
ータの格納アドレスからあるアドレス分だけ離れたアド
レスを指定する場合に用いられる。
なお、削除、挿入、再配置のいずれのデータ処理におい
ても、データの検索処理がなされる。
ても、データの検索処理がなされる。
このため、本実施例では、後述する検索用の処理プログ
ラムはサブルーチンとして構成され、上述した各種コマ
ンドは前記サブルーチンを使用することが可能なように
構成されたものである。
ラムはサブルーチンとして構成され、上述した各種コマ
ンドは前記サブルーチンを使用することが可能なように
構成されたものである。
第3図は検索処理プログラムを示すフローチャートであ
る。この第3図を参照して検索処理を説明すると次のよ
うになる。
る。この第3図を参照して検索処理を説明すると次のよ
うになる。
第3図のステップS、では、検索用コマンドから得た検
索データ(1)8 RCH) が第1図のRAM 1
26に書き込まれる。第4図はRAM 126に割り当
てられたメモリ空間を示すものである。
索データ(1)8 RCH) が第1図のRAM 1
26に書き込まれる。第4図はRAM 126に割り当
てられたメモリ空間を示すものである。
上記検索データ(DSRCH) はメモリ空間上のエ
リア(kRE2)K、その先頭アドレスUから格納され
る。
リア(kRE2)K、その先頭アドレスUから格納され
る。
次のステップS、では、検索データ(D8RCH)のデ
ータ長がLNG、としてCPU122の内部レジスタに
セットされる。また、検索開始アドレス(ADSTRT
)が、ROM125の指定アドレス(ADDO) と
してCPU12の内部レジスタにセットされる。
ータ長がLNG、としてCPU122の内部レジスタに
セットされる。また、検索開始アドレス(ADSTRT
)が、ROM125の指定アドレス(ADDO) と
してCPU12の内部レジスタにセットされる。
次のステップS3では、RAM126の指定アドレス(
ADDA)がCPU122の内部17ジスタでUにセッ
トされる。また、RAM126から読み出されたデ〜り
と検索データ(DSRCH) との照合によって得ら
れる両者の一致バイト数(CNT)が、CPU122
(D内部レジスタで0にセットされる。
ADDA)がCPU122の内部17ジスタでUにセッ
トされる。また、RAM126から読み出されたデ〜り
と検索データ(DSRCH) との照合によって得ら
れる両者の一致バイト数(CNT)が、CPU122
(D内部レジスタで0にセットされる。
次のステップS、では、RAM126よ)ADDA曽地
のデータ(DRAM)がしtみ出され、CPU の内部
レジスタに保持される。次のステップS、では、ROM
125の指定アドレス(ADDO) と検索終了アド
レス(ADEND) との大小が比較される。ADD
Oが小さければ、ステップS6にて、ROM12sから
アドレス(ADDO)のデータ(DROM)がCPUI
22の内部レジスタに取シ込まれる。次のステップS?
では、ADDOが“1#インクリメントされる。この後
、ステップS、で、2つのデータ(DRAM)、(DR
OM)が照合され、両者が等しければ、ステップS、で
CNT が1インクリメントされる。次のステップS、
。では、CNT=LNGが判定され、CNTキLNGで
あれば、ステップS7.(ててRAM126zのアドレ
ス(AI)D人)を1インクリメントした後、ステップ
S、に戻り、再びデータ(DRAM)、(DROM)の
照合動作がなされる。
のデータ(DRAM)がしtみ出され、CPU の内部
レジスタに保持される。次のステップS、では、ROM
125の指定アドレス(ADDO) と検索終了アド
レス(ADEND) との大小が比較される。ADD
Oが小さければ、ステップS6にて、ROM12sから
アドレス(ADDO)のデータ(DROM)がCPUI
22の内部レジスタに取シ込まれる。次のステップS?
では、ADDOが“1#インクリメントされる。この後
、ステップS、で、2つのデータ(DRAM)、(DR
OM)が照合され、両者が等しければ、ステップS、で
CNT が1インクリメントされる。次のステップS、
。では、CNT=LNGが判定され、CNTキLNGで
あれば、ステップS7.(ててRAM126zのアドレ
ス(AI)D人)を1インクリメントした後、ステップ
S、に戻り、再びデータ(DRAM)、(DROM)の
照合動作がなされる。
2つのデータ(DRAM)、(DROM)が連続してL
NG、分だけ等しければ、ステップS、。よりステ7プ
Sl!に移シ、ADDO−LNG、なる処理がなされる
。この処理結果が検索データ(DSRC’H) の先
頭アドレス(ADDSRCH)となる。これを第5図を
用いて説明する。第5図はROM125に格納されてい
るデータを表わしたものである。今、検索データ(DS
RCH) を第2図と同じ< 1−TOPPANJと
すると、ステップSHで得られ、る先頭アドレス(AD
DSRCH)は「T」の格納アドレスに対応する。これ
は、ステップS、。で、CNT=LNG、 が得られ
るとき((は、ADDOはすでにステップS、にて1イ
ンクリメントされ、第6図に示すアドレスA。
NG、分だけ等しければ、ステップS、。よりステ7プ
Sl!に移シ、ADDO−LNG、なる処理がなされる
。この処理結果が検索データ(DSRC’H) の先
頭アドレス(ADDSRCH)となる。これを第5図を
用いて説明する。第5図はROM125に格納されてい
るデータを表わしたものである。今、検索データ(DS
RCH) を第2図と同じ< 1−TOPPANJと
すると、ステップSHで得られ、る先頭アドレス(AD
DSRCH)は「T」の格納アドレスに対応する。これ
は、ステップS、。で、CNT=LNG、 が得られ
るとき((は、ADDOはすでにステップS、にて1イ
ンクリメントされ、第6図に示すアドレスA。
を指定しているからである。すなわち、A、け人DDS
RCH+6であるから、これからデータ長6(=LNG
j)を引くことによりADDSRCIl が得られる。
RCH+6であるから、これからデータ長6(=LNG
j)を引くことによりADDSRCIl が得られる。
このようKして得られたADDSRCrI は、ステ
ップS12でさらに、CPU122の内部レジスタにセ
ットされる。これにより、検索処理は終了する。
ップS12でさらに、CPU122の内部レジスタにセ
ットされる。これにより、検索処理は終了する。
なお、ステップS、において、
DRAMキDROM という判定結果が得られると・
ステップS 13に移、j7、CNT二〇 か否かが判
定される。CNT = Q であれば、ステップS、
に戻る。これにより、D RAM はそのままにし、
これと新たに読み出されたDROM とが照合される
。一方、CNT〜0 であれば、DRAM。
ステップS 13に移、j7、CNT二〇 か否かが判
定される。CNT = Q であれば、ステップS、
に戻る。これにより、D RAM はそのままにし、
これと新たに読み出されたDROM とが照合される
。一方、CNT〜0 であれば、DRAM。
D ROM が途中まで一致していたことを意味すル
カラ、この場合はステップs s K 戻D、ADDA
とCNT を初期値にセットし直してから、再び照合
動作が実行される。
カラ、この場合はステップs s K 戻D、ADDA
とCNT を初期値にセットし直してから、再び照合
動作が実行される。
以上の処理によって、検索データ(DSRCH)(DS
RCH) が見つからなかったことを示すステータス
“not found”がセットされる。
RCH) が見つからなかったことを示すステータス
“not found”がセットされる。
なお、検索処理において、オフセットデータ(DO8)
を使う場合は、ステップ8Bで得られたアドレス(AD
DSRCH)にDO8を足せば、目的のアドレスが得ら
れる。
を使う場合は、ステップ8Bで得られたアドレス(AD
DSRCH)にDO8を足せば、目的のアドレスが得ら
れる。
第6図は削除処理用プログラムを示すフローチャートで
ある。
ある。
この第7図におい−C1削除用コマンドN)ELET)
が入力されると(ステップS1 )。
が入力されると(ステップS1 )。
ステップS2でサブルーチンとして構成される第3図の
検索処理用プログラムが実行される。
検索処理用プログラムが実行される。
なお、削除処理においては、削除データ(DDEL)が
検索データ(DSRCH) に対応するから、第3図
のステップS、では、DDELがRAM126に書き込
まれる。
検索データ(DSRCH) に対応するから、第3図
のステップS、では、DDELがRAM126に書き込
まれる。
ステップS2において、削除データ(DSRCH)の検
索が済むと、ステップS、にて、DDELが見つかった
か否かが判定される。DDELがmれば、ステップS、
〜S 14によって削除処理がなされる。
索が済むと、ステップS、にて、DDELが見つかった
か否かが判定される。DDELがmれば、ステップS、
〜S 14によって削除処理がなされる。
この削除処理を第7図を使って概説すれば次のようにな
る。すなわち、この削除処理は、アドレスA1から人D
ENDまでのデータを、削除データ(DDLE)のデー
タ長井だけ、図中左にシフトするとともに、このシフト
によって空アドレスとなったAI)END−LNG か
らADENDまでの領域に、メモリの初期値(FF)を
書き込むようになっている。
る。すなわち、この削除処理は、アドレスA1から人D
ENDまでのデータを、削除データ(DDLE)のデー
タ長井だけ、図中左にシフトするとともに、このシフト
によって空アドレスとなったAI)END−LNG か
らADENDまでの領域に、メモリの初期値(FF)を
書き込むようになっている。
第6図では、上記シフト処理は、ステップ84〜S、。
Kよって処理される。すなわち、まずステップS、〜S
6によってアドレス人、がADDOとしてセットされる
。これがADEND以下であれば、ステップS、よシス
テップS、に移シ、RAM126よjjlJ ADDO
番地のデータ(DROM)が読み出される。次のステッ
プSl。
6によってアドレス人、がADDOとしてセットされる
。これがADEND以下であれば、ステップS、よシス
テップS、に移シ、RAM126よjjlJ ADDO
番地のデータ(DROM)が読み出される。次のステッ
プSl。
では、書き込みアドレスがADDOとして求められる。
そして、次のステップS、。では、ステップS8で読み
出されたデータ(DROM)が、ROM125の人DD
O番地に書き込まれる。
出されたデータ(DROM)が、ROM125の人DD
O番地に書き込まれる。
以後、ステップSSに戻り、読み出しアドレス、書き込
みアドレスのいずれも1つずつ更新しながら、同じ動作
が繰・り返される。
みアドレスのいずれも1つずつ更新しながら、同じ動作
が繰・り返される。
なお、アドレス(ADDSRCH−1) を求めるス
テップS、を挿入しているのは、アドレスA、、(kD
D8RcH)を求める処理とこれ以降のアドレス、例え
ば、アドレスkg 。
テップS、を挿入しているのは、アドレスA、、(kD
D8RcH)を求める処理とこれ以降のアドレス、例え
ば、アドレスkg 。
(ADDSRCH+1) を求める処理の大部分を共
通化するためである。
通化するためである。
上記初期位置き込み処理は、ステップS1.〜S14に
よってなされる。すなわち、ステップS、でADDo>
ADEND という結果が得られると、ステップS1.
において、ステップS6で求めたデータ読み出しアドレ
スをデータ書き込みアドレスに訂正し、後は、ADDO
=ADENDになるまで、データ書き込みアドレスを1
つずつ更新し、FFを書き込むようになっている。
よってなされる。すなわち、ステップS、でADDo>
ADEND という結果が得られると、ステップS1.
において、ステップS6で求めたデータ読み出しアドレ
スをデータ書き込みアドレスに訂正し、後は、ADDO
=ADENDになるまで、データ書き込みアドレスを1
つずつ更新し、FFを書き込むようになっている。
第8図は挿入処理用プログラムを示すフローチャートで
ある。この第8図において、ステップS、ではコマンド
の取シ込み及びこのコマンドに含まれる挿入データ[)
INT )(第2図参照)のRAMJ、2gへの書き込
みがなされる。データ(DINT)の書き込みがなされ
るエリアARE、は、先の第4図に示すように、検索デ
ータ(D8 RCH) が書き込まれるエリアA R
E2とは異なるところに設定されている。このエリアA
R)ii、は、第9図に示すように、データ(D I
NT)のデータ長LNG、の3倍の容量をもつように設
定されている。そして、このエリアARE、を3等分し
て得た3つの分割エリアar@1. arez 。
ある。この第8図において、ステップS、ではコマンド
の取シ込み及びこのコマンドに含まれる挿入データ[)
INT )(第2図参照)のRAMJ、2gへの書き込
みがなされる。データ(DINT)の書き込みがなされ
るエリアARE、は、先の第4図に示すように、検索デ
ータ(D8 RCH) が書き込まれるエリアA R
E2とは異なるところに設定されている。このエリアA
R)ii、は、第9図に示すように、データ(D I
NT)のデータ長LNG、の3倍の容量をもつように設
定されている。そして、このエリアARE、を3等分し
て得た3つの分割エリアar@1. arez 。
are3をそれぞれ第1.第2.第3のエリアとすると
、データ(DINT)は第3のエリアarl13に書き
込まれる。なお、エリアar@1 の先頭アドレスは、
例えば、O番地に設定されている。
、データ(DINT)は第3のエリアarl13に書き
込まれる。なお、エリアar@1 の先頭アドレスは、
例えば、O番地に設定されている。
また、本例では挿入するデータ長LNG、を3(バイト
)とすると、エリア””tw arl!3の先頭アドレ
スはそれぞれ3番地、6番地と凍る。
)とすると、エリア””tw arl!3の先頭アドレ
スはそれぞれ3番地、6番地と凍る。
ステップS2は検索処理用のナブル−チンであシ、これ
によって検索データ(DBRCH) が見つかると、
ステップS、よシステップ84に移る。このステップS
4では、検索によって求められた先頭アドレス(ADD
8RCH) が人D8AvEとしてセットされる。次の
ステップs、−T:AD8AVEがROM12’5の指
定アドレスとしてセットされる。次のステップS、では
、RAM126の指定アドレスl’ADDA)がOにセ
ットされる。
によって検索データ(DBRCH) が見つかると、
ステップS、よシステップ84に移る。このステップS
4では、検索によって求められた先頭アドレス(ADD
8RCH) が人D8AvEとしてセットされる。次の
ステップs、−T:AD8AVEがROM12’5の指
定アドレスとしてセットされる。次のステップS、では
、RAM126の指定アドレスl’ADDA)がOにセ
ットされる。
以上の処理が済むと、実際のデータ挿入処理がなされる
。この挿入処理を第10図を用いて説明すると、アドレ
ス(ADD8RCH)から(ADEND) までのデ
ータを、データ長LNG。
。この挿入処理を第10図を用いて説明すると、アドレ
ス(ADD8RCH)から(ADEND) までのデ
ータを、データ長LNG。
分だけ図中布にシフトし、このシフトが済んだ後、アド
レス(ADDSRCH)から (ADDSRCH+2) にデータ(DINT)を書
き込むことによって々される。
レス(ADDSRCH)から (ADDSRCH+2) にデータ(DINT)を書
き込むことによって々される。
なお、上記シフト処理によってアドレス(ADEND)
からはみ出す部分は切如捨てられる。第10図では
、アドレス(ADEND−2)から(ADEND)
までのデータ1,2.3が切シ捨てられる。
からはみ出す部分は切如捨てられる。第10図では
、アドレス(ADEND−2)から(ADEND)
までのデータ1,2.3が切シ捨てられる。
上記シフト処理及び書き込み処理をさらに説明する。
まず、シフト処理を説明する。このシフト処理は上記第
1.第2のエリアarel 、 are、(第9図参照
)を使ってなされる。
1.第2のエリアarel 、 are、(第9図参照
)を使ってなされる。
第8図のステップS、〜S□では、第11図に示すよう
に、RAM126のエリアar@、 に、ROM12
5のアドレス(ADDi9RCH)〜(ADpsRcn
+2) のデータを書き込まれる。
に、RAM126のエリアar@、 に、ROM12
5のアドレス(ADDi9RCH)〜(ADpsRcn
+2) のデータを書き込まれる。
なお、ステップSI0で、ADDA=LNG、ではなく
、ADDA=LNGt−1を見ているのは、ADDAが
Oから初まるからである。
、ADDA=LNGt−1を見ているのは、ADDAが
Oから初まるからである。
ステップSII〜S2゜では、第12図に示すように、
第2のエリアarea !Ic%ROM525のアドレ
ス(ADD8RC)l+3) から(ADD8RCH
+5)までのデータが書き込まれる。
第2のエリアarea !Ic%ROM525のアドレ
ス(ADD8RC)l+3) から(ADD8RCH
+5)までのデータが書き込まれる。
ステップ822〜S1.では、第13図に示すように、
RAM126の第1のエリアareHのデータが、RO
M I 25のアドレス(ADD8RCH+3)〜(A
DDSRCH+5) に書き込まれる。
RAM126の第1のエリアareHのデータが、RO
M I 25のアドレス(ADD8RCH+3)〜(A
DDSRCH+5) に書き込まれる。
ステップStt〜S2゜では、第14図に示すように、
第2のエリアare、のデータが第1のエリアarε、
に書き込まれる。
第2のエリアare、のデータが第1のエリアarε、
に書き込まれる。
以下、ステップS、3〜S、。を繰シ返すことにより、
第15図に示すように、データのシフトが1終了する。
第15図に示すように、データのシフトが1終了する。
このデータのシフトが終了すると、ステップ824よシ
ステップS、1〜5311に移シ、データの書き込み処
理がなされる。つまl)、R)Mlzeの第3のエリア
are2に書き込まれているデータ(DINT)を、R
OD、1125のアドレス(λD S RCH)〜(A
DSRCH+2) に書き込むことによシ、先の第1
0図に示すようなデータを作る。
ステップS、1〜5311に移シ、データの書き込み処
理がなされる。つまl)、R)Mlzeの第3のエリア
are2に書き込まれているデータ(DINT)を、R
OD、1125のアドレス(λD S RCH)〜(A
DSRCH+2) に書き込むことによシ、先の第1
0図に示すようなデータを作る。
第16図は再配置用処理プログラムを示すフローチャー
トである。なお、以下の説明では、話をわかシやすくす
るために、先の第2図に示すように1再配置データ(D
EX)と再配置されるべきデータ、つまり、検索データ
(DSRCH)とのデータ長が等しい場合を代表として
説明する。
トである。なお、以下の説明では、話をわかシやすくす
るために、先の第2図に示すように1再配置データ(D
EX)と再配置されるべきデータ、つまり、検索データ
(DSRCH)とのデータ長が等しい場合を代表として
説明する。
第16図において、ステップSlでは、コマンドの取り
込み及びこのコマンドに含まれる再配置データ(DEX
)のRAM z 2 gへの書き込みがなされる。この
場合、データ(DEX)は第17図に示すように、エリ
ア(ARE)の第1のエリアarJ に書き込まれる。
込み及びこのコマンドに含まれる再配置データ(DEX
)のRAM z 2 gへの書き込みがなされる。この
場合、データ(DEX)は第17図に示すように、エリ
ア(ARE)の第1のエリアarJ に書き込まれる。
ステップS、。
Ssはそれぞれ検索処理、DBRCHが有るかの判定処
理のステップであfi、DSRC)Iがあれば、ステッ
プ84〜SIIによる再配置処理に移る。
理のステップであfi、DSRC)Iがあれば、ステッ
プ84〜SIIによる再配置処理に移る。
この再配置処理は、第18図に示すように、単にROM
125のアドレス(ADDSRCH)〜(ADD8RC
H+5) のデータを、RAM126の第1のエリア
ar@lのデータで置き換えるものである。
125のアドレス(ADDSRCH)〜(ADD8RC
H+5) のデータを、RAM126の第1のエリア
ar@lのデータで置き換えるものである。
なお、第6図のステップ5Iss第8図のステツブS、
6.第16図のステップS、。は、検索データ(DSR
CH) が見つからなかった場合、異常終了信号を発
つして、データ処理を中止するステップである。
6.第16図のステップS、。は、検索データ(DSR
CH) が見つからなかった場合、異常終了信号を発
つして、データ処理を中止するステップである。
以上詳述したようにこの実施例では、ICカード処理装
置1ノは、データ処理用のコマンドを発生するだけでよ
く、実際のデータ処理はICカード12側で行なわれる
0したがって、この実施例によれば、ICカード12の
データを処理装置IIに移す必要がないので、データ処
理時間の短縮9機密保持の向上、処理装置12に対する
制約排除等を図ることができる。
置1ノは、データ処理用のコマンドを発生するだけでよ
く、実際のデータ処理はICカード12側で行なわれる
0したがって、この実施例によれば、ICカード12の
データを処理装置IIに移す必要がないので、データ処
理時間の短縮9機密保持の向上、処理装置12に対する
制約排除等を図ることができる。
なお、以上の説明では、削除、挿入、再配置といったデ
ータ処理をそれぞれ独立した処理として説明したが、こ
の発明はこれらを互いに有機的に結合したデータ処理に
も適用可能なことは勿論である。
ータ処理をそれぞれ独立した処理として説明したが、こ
の発明はこれらを互いに有機的に結合したデータ処理に
も適用可能なことは勿論である。
この発明によれば、ICカードがデータ保持だけでなく
、その処理も受持つので、ICカード及びICカード処
処理、、Rそれぞれの能力を十分に活用したICカード
システムを作り上げるのに富与することができる。
、その処理も受持つので、ICカード及びICカード処
処理、、Rそれぞれの能力を十分に活用したICカード
システムを作り上げるのに富与することができる。
第1図はこの発明の一実施例の構成を示すブロック図、
第2図は一実施例のコマンドを示す図、第3図は一実施
例の検索処理を示すフローチャート、第4図は第1図の
一部を説明するだめの図、第5図は一実施例の検索処理
を説明するための図、第6図は一実施例の削除処理を示
すフローチャート、第7図は一実施例の削除処理を説明
するための図、第8図は一実施例の挿入処理を示すフロ
ーチャート、第9図乃至第15図は一実施例の挿入処理
を説明するだめの図、第16図は一実施例の再配置処理
を示すフローチャート、第17図、第18図は一実施例
の再配置処理を説明するだめの図、第19図は従来のデ
ータ処理を説明するだめのブロック図、第20図は従来
のデータ処理を説明するだめのフローチャートである。 11・・・ICカード処理装置、I2・・・ICカード
、 111 ・・キーボード、 112,117 。 1 2 1 ・・・ I 7′0 ボ − ト
、 113 、 122 ・・・ CPU1
14.123−、プログラムROM、??5゜IZ6,
124,126 ・・ RAM、 ノ 2
5 ・・・ROM。 出願人代理人 弁理士 鈴 江 武 彦第16図 第19図 第20図
第2図は一実施例のコマンドを示す図、第3図は一実施
例の検索処理を示すフローチャート、第4図は第1図の
一部を説明するだめの図、第5図は一実施例の検索処理
を説明するための図、第6図は一実施例の削除処理を示
すフローチャート、第7図は一実施例の削除処理を説明
するための図、第8図は一実施例の挿入処理を示すフロ
ーチャート、第9図乃至第15図は一実施例の挿入処理
を説明するだめの図、第16図は一実施例の再配置処理
を示すフローチャート、第17図、第18図は一実施例
の再配置処理を説明するだめの図、第19図は従来のデ
ータ処理を説明するだめのブロック図、第20図は従来
のデータ処理を説明するだめのフローチャートである。 11・・・ICカード処理装置、I2・・・ICカード
、 111 ・・キーボード、 112,117 。 1 2 1 ・・・ I 7′0 ボ − ト
、 113 、 122 ・・・ CPU1
14.123−、プログラムROM、??5゜IZ6,
124,126 ・・ RAM、 ノ 2
5 ・・・ROM。 出願人代理人 弁理士 鈴 江 武 彦第16図 第19図 第20図
Claims (1)
- 【特許請求の範囲】 CPU及びデータ格納用メモリを内蔵したICカード
において、 ICカード処理装置からのコマンドに従って上記メモリ
に格納されたデータを上記CPUによって処理するよう
に構成したことを特徴とするICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60243368A JPS62103789A (ja) | 1985-10-30 | 1985-10-30 | Icカ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60243368A JPS62103789A (ja) | 1985-10-30 | 1985-10-30 | Icカ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62103789A true JPS62103789A (ja) | 1987-05-14 |
Family
ID=17102800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60243368A Pending JPS62103789A (ja) | 1985-10-30 | 1985-10-30 | Icカ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62103789A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5880176A (ja) * | 1981-11-05 | 1983-05-14 | Dainippon Printing Co Ltd | メモリカ−ドにおけるデ−タ処理方法 |
JPS60207986A (ja) * | 1984-04-02 | 1985-10-19 | Toshiba Corp | デ−タ処理システム |
JPS6274189A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 情報媒体 |
-
1985
- 1985-10-30 JP JP60243368A patent/JPS62103789A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5880176A (ja) * | 1981-11-05 | 1983-05-14 | Dainippon Printing Co Ltd | メモリカ−ドにおけるデ−タ処理方法 |
JPS60207986A (ja) * | 1984-04-02 | 1985-10-19 | Toshiba Corp | デ−タ処理システム |
JPS6274189A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 情報媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5175849A (en) | Capturing data of a database system | |
KR970006648B1 (ko) | 다계층의 파일구조를 가진 ic카드 | |
US3938100A (en) | Virtual addressing apparatus for addressing the memory of a computer utilizing associative addressing techniques | |
TW523710B (en) | Apparatus and method for performing write-combining in a pipelined microprocessor using tags | |
JPS62103789A (ja) | Icカ−ド | |
JP3056704B2 (ja) | データ管理装置 | |
JPH11259370A (ja) | データ書込装置及びデータ書込方法 | |
JP2770798B2 (ja) | 商品コード検索方式 | |
JP2615046B2 (ja) | レコード追加処理方法 | |
JPH03271841A (ja) | データベースにおけるリカバリ方式 | |
JP2705166B2 (ja) | データ処理装置 | |
JP2980610B2 (ja) | トランザクション管理装置 | |
US5895491A (en) | Apparatus and method for writing an item to a line in a memory table shared by multiple processors | |
JP2604787B2 (ja) | 二次元データ格納方式 | |
JPH01255924A (ja) | ダイレクトメモリアクセス制御装置 | |
JPS6035692B2 (ja) | バッファ管理方式 | |
JP2672818B2 (ja) | メモリのセグメント管理方式 | |
JP2634908B2 (ja) | 情報処理装置 | |
JPH04205173A (ja) | 情報検索システム | |
JPH0570862B2 (ja) | ||
JPH01222344A (ja) | データ管理処理方法 | |
JP2002530785A (ja) | ディジタル・メモリ構造と装置及びそれの管理方法 | |
JPH05128329A (ja) | Icカード | |
JPH0322053A (ja) | ムーブ・イン・バッファ制御方式 | |
JPH0317727A (ja) | レコード入出力管理方式 |