JPS6196732A - デバイス製造方法 - Google Patents

デバイス製造方法

Info

Publication number
JPS6196732A
JPS6196732A JP60226031A JP22603185A JPS6196732A JP S6196732 A JPS6196732 A JP S6196732A JP 60226031 A JP60226031 A JP 60226031A JP 22603185 A JP22603185 A JP 22603185A JP S6196732 A JPS6196732 A JP S6196732A
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
substrates
discharge
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60226031A
Other languages
English (en)
Inventor
ジヨール マルコルム クツク
ダニエル ローレンス フラム
エドワード ハリー メイヤー
バーナード カール セイラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS6196732A publication Critical patent/JPS6196732A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体材料処理法に関し、特に半導体材料のエ
ツチングに関する。
背景技術 エツチングや洗浄などの除去技術は電子デバイス及び/
または電子材料の生産工程において、半導体材料、金属
材料及び/または絶縁体材料に対して一般に用いられて
いる。これらの方法は重要であるから、既に確立された
技術を改善したり新しい技術を開発するために多くの研
究がなされている。これらの研究にエリプロセス時間は
極めて短くなり、ブリ     ロセスの質は実質的に
改善されている。
プロセス時間を短縮するために従来用いられている1つ
の試みでは複数の基板例えば複数の半導体基板、あるい
は既に処理されているが金属領域、半導体領域及び/ま
たは絶縁領域を含む異なるレベルを有する複数の半導体
基板が同時に処理される。しかし複数の基板を処理する
時には重大な問題が生じる。
(本発明の目的のためには基板は、その上にデバイスが
形成される任意の材料でアリ、必ずしも制限されるもの
ではないが、処理作業進行中のデバイス、半導体デバイ
ス製造に用いられる基板、及びハイブリット集積回路の
製造に用いられる基板を含むものである。)この問題は
ローディング効果( loading eff −ec
t )と呼ばれるものでアリ、単一の基板よりもはるか
に大きい基板領域即ち数枚の基板が存在するために生じ
る除去特性の変化を特徴とする。ローディング効果は局
所的にも広範囲にもしばしば現われる。局所的ローディ
ング効果は各基板内での非均一性を招く。例えば集積回
路の製造においては基板の中央よりも周辺においてより
多くの材料が除去され許容範囲を超える非均一性が生じ
る。
広範囲のローディング効果においては、1回に処理され
る全ての基板が同一レートでエッチされるが、このレー
トは異なった数の基板を処理する時には異なった値とな
る。処理すべき特定の基板数についてエツチング条件を
調整しなければならないあるいは時間を変えなければな
らないのでこの効果は極めて不利である。各ローディン
グ効果の結果、プロセス時間が非常に長くなりそのため
に費用がかさむことになるかまたは電子デバイス用に用
いることのできない基板を生産することになる。
複数の基板を処理する方法には幾多の困難が伴なうので
、個々の基板を処理するのに適したいくつかの技術が用
いられている。例えば、プラズマ内で発生され、プラズ
マ内に浸された基板に向けて電界によって発出される物
質を用いて良好なエツチングが形成される。
その例となる方法と装置は例えば1983年5月17日
に発行された米国特許第4.3 8 3,8 8 5号
に開示されている。ジャーナル・オブ・ジ・エレクトロ
ケミカル・ソサイアテイ( Jour −nal of
 the Electrochemical 3oci
ety )129、ニス・ツイオバ( S. Dzio
ba )ら、2537ページ,1982年,第7回国体
デバイス会犠予稿集( Proceedings of
 the 7th Conference of So
lid 3tate Devices )ワイ・ホリイ
ケ(Y. Horiike )及びエム・シバガキ(M
. Shibagaki )東京,197−5年,ジャ
パニーズ・ジャーナル・オブ・アプライド・フィジック
ス( Japanese Journal of Ae
pliedPhysics )付録15.13ページ,
 1 9’7 6年及び「薄膜プロセスJ (Thin
 Film Proce −sses )、V−2章、
シー・エム・メリア−スミス( C.、M. Mell
iar−Smith )及びシー・ジエイ・モガブ( 
C 、 J 、 Moga.b )著、アカデミツクブ
レス社、ジエイ・エル・ボッセン( J. L。
Vossen)及びダフ゛リュ・カーノ(W. Ker
n )編、ニューヨーク、1978年には第2の技術が
開示されている。この技術では基板はエツチング物質が
発生される領域から切離される。このような方法では1
つの領域で放電を行ない、この放電で発生されたエツチ
ング物質が、通常は拡散、バルクフロー(bulk f
low)工程を介して、放電領域を離れ第2の分離領域
で基板のエツチングまたは洗浄を行なうよう作用する。
このダウンストリーム(down −stream)工
程は通常はプラズマが基板に損傷を与えるのを防ぐため
に用いられて来た。例えば基板プラズマ領域に存在する
時は運動エネルギーを有する物質の照射を受ける。これ
らのエネルギー物質はしばしば基板材料のスパッタリン
グを誘起する。プラズマと関連する放射及び電場にも損
傷を与える潜在的可能性がある。複数基板に対するダウ
ンストリーム除去技術を伸展させる試みは基板への損傷
を減少させるけれども、ローディング効果をもたらすこ
とになる。従って現在用いられている技術は多くの場合
単一の基板をくり返し処理するやり方にとどまっている
発明の概要 装置を思慮深く設計し、エツチング及び/または洗浄技
術などの除去技術をう捷く制御すると、複数基板処理に
おいてダウンストリーム除去の利点を達成することがで
き、一方ローデイング効果に伴う欠娠を避けることがで
きる。つまり一基板内のエッチ・レート及び基板間のエ
ッチ・レートは20チを超えて変化することがない。以
下のようにして極めて良好な結果が得られる。即ち、 1)基板はプラズマと接触せず、プラズマに囲まれない
2)放電領域の容積は基板が占める容積の少くとも20
0チである。
3)基板がない時にエッチャント容器から外に出るエッ
チャント物質の濃度は放電領域の視界におけるエッチャ
ント物質の25%を下回らない。
この3つの条件を満たせば最大48枚の基板が実質的に
ローディング効果の影響を受けずにエッチされる。また
この数字は重量と空間の問題を除いて制限を受けない。
実施例の説明 不発明のダウンストリーム反応容器及び反応方法は3つ
の条件を満足しなければならない。第1に基板はプラズ
マと接触してはいけないし、プラズマに囲まれてもいけ
ない。この条件の範囲を完全に規定するためにはプラズ
マに占有されると考えられる領域を特定する必要がある
。特に、放電領域は、放電による光度を有し放電により
生じる最大光度の点の少くとも5%の強度を有する全て
の点によって規定される。点の光度は光電増倍管または
例えば帯域通過フィルタと結合した光ダイオードのよう
な従来型検出器を用いて容易に測定される。こうして、
放電領域を規定するために、放電により生じる全ての光
度点が測定される。最大光度の点を基準とし、光度がこ
の最大光度の5%より太きいか等しい全ての点によす放
電容積が規定される。
第1条件は多くの装置が満足する。例えば図面に示され
る装置はこの条件を満足するものであり、容易に用いる
ことができる。放電の形成に用いられる手段が一般にそ
の大きさを決めることに注意されたい。例えば放電はr
、 f、電力、dC電力あるいはマイクロ波電力を用い
て発生することができる。電極10のような手段で電力
が供給される領域は一般に発光が起きる領域を表わして
いる。(除去孜術に適した放電を生成するのに有用ない
くうかの技術については「プラズマ化学の技述jと応用
J (Techniques and Arplica
tions ofPlasma Chemistry 
)、ジエイ・アール・ホラハン(J、 R8Ho1la
han )及びエイ・ティー・ベル(A、 T、 Be
1l )、ワイリー・インクサイエンス(Wiley 
−Interscience)、ニューヨーク、197
4年を参照のこと。)次に基板 20が、放電領域から
離れており、かつ放電領域に囲まれていない空間領域に
配置される。
例えば、基板が放電により囲まれるような配置は不適切
である。反対に、図の配置は、電極10を介して供給さ
れる電力によって発生する、領域15中の放電が基板2
0から離れておりかつ基板を囲まないので好適である。
除去を行なうために反応物質が基板表面に到達しなけれ
ばならないので基板が互いに接触するのは望ましくない
。典型的にはアルミニウムやフルオロカーボンなどの不
活性材料で形成されるホルダ25にzり基板は通常離し
て配装置される。反応物質が確実に接触するように選択
される基板間間隔は重要なものではない。しかし、一般
に5から15+mnの間隔をあけることが望ましい。間
隔が大きくなると余分な空間を必要とするので好ましく
ない1小さくなると質量暢送が制限され、余分な圧力降
下が生じるので望ましくない。基板が平行になるように
または平行から5度以内にな抄 るように配置することも典型的には有利である。非平行
配置は禁止はされないが好ましくはない。ガス流を非均
−にするからである。
ローディング効果ヲ避けるために第2の条件も満足され
ねばならない。特に放電領域の容積は、前に規定したよ
うに、基板が占める容積の少くとも100%、好ましく
は200チでなければならない。基板の容積は各基板の
周縁の各点を他の基板の周縁の各蝋と結んで囲まれる領
域により規定される。この領域の境界は基板の存在する
範囲である。典型的には2から10リツトルのプラス、
マ放電容積が用いられる。容積が大きくなると余分な電
力が必要となり、小さくなると電力効率が落ちる。した
がって典型的な動作パラメータ用の基板は通常1から5
リツトルの範囲の容積を占める。シリコン基板の直径は
典型的には100から150−の範囲である。したがっ
て、典型的動作パラメータのための容積条件を満たすた
めには、10枚から30枚のシリコン基板の同時処理の
場合、基板間の平均間隔は通常5から10mmの範囲で
ある。
第3の条件は基板がない時にもし反応容器(即ち、基板
が配置されている容器)から出る流体中の反応物質の濃
度が前に規定した放電領域の境界におけるエッチャント
物質の濃度の25%を下回らなければ満足される。除去
容器出口及び放電領域の周縁における濃度レベルは触媒
プローベ検出器などの従来型検出器を用いて測定できる
。(触媒プローベ検出器とその使用法についてはカナデ
ィアン・ジャーナル・オブ・ケミストリー(Canad
ianJournal of Chemistry )
 37、エル・エリアス(L、 Elias )ら16
90ページ(1959年)及びプログレス・イン・リア
クション・キネティクス(Progress in R
eaction Kinetics)■、エフ・カウフ
マン(F、 Kaufman ) 、パーガモン・プレ
ス(Pergamon Press )ニューヨーク、
1961年に開示されている。)反応物質は抽出、挿入
、及び/または反応及び除去による分離を含む工程によ
り、エッチまたは洗浄すべき領域から材料を除去する物
質として規定される。もし1つ以上の反応物質が生成さ
れるのであればそれらの反応物質の濃度を合計して第3
の条件が満足されるかどうか決定する。例えばシリコン
のエツチングでは、ガス放電は1)酸素と組合わせたC
F、または2)  NF3中で生成される。この放電に
よりフッ素原子エッチャント物質が生成され、さらにこ
の物質により、ガス状SiF、を形成するフッ素原子と
シリコンとの意図する反応を介してエツチングが行なわ
れる。
放電領域と基板との距離、放電電力、カス圧及びガス流
の全てが第3条件を満足するか否かにつき影響を与える
。典型的には100から1500ワツトの範囲の放電電
力を用い、放電と基板との距離(放電の下流境界と基板
の上流端との間で測る)を1から1OCrnの範囲にす
ると反応物質の適正な濃度を生じるのに良い。反応物質
の前駆体となるカス即ちプラズマ中で相互反応して反応
を起゛こす物質を生じるガスの一度も第3条件に影響を
及ぼす。
典型的には、前述の電力レベル、放電と基板との距離の
場合には667から666.6Pa(0,5から5To
rr)の範囲のエッチャント前駆体ガス圧が望ましい。
圧力が高いと一般に非均一性を生じ、低いと基板間で大
きな比例圧力差を生じかつ容器壁からの材料のスパッタ
リングを引き起こす。ガス反応物質前駆体を不活性ガス
と混合することも可能である。
典型的にはHe + Ar及びN2  などの不活性ガ
スが用いられ、不活性ガスと前駆体ガスとの全圧力は1
33.3から1333Pa(1から10Torr)の範
囲が適正である。
前述のように反応物質は放電領域から基板に向けて流さ
れる。この流れは真空ポンプなどの従来技術を用いて圧
力差を生じることで容易に達成できる。物質を1つの濃
度領域から他のイ゛騎度領域へ拡散させる技術などの他
の方法も可能である。
前述の条件は不発明を実施するにあたり満足しなければ
ならないものであるが、本質的なものではないにせよ本
発明には他の手段も有用である。例えば反応容器の堅ヲ
テフロン(Teflon、登録商標)やカイナー(Ky
nar 。
登録商標)すどのフルオロカーボン材料で被覆すること
が望ましい。この材料は反応物質の再結合を遅らせるの
で第3乗件を満たす上で助けとなる。r、 f、放電を
形成するのに13、56から27.12 MHzの範囲
の高周波を用いることも望ましい。高周波を用いるとプ
ラズマがより均一になり、鎧装電圧が低くなる。このよ
うに電圧を低くすると棟々のガス物質のポテンシャル・
エネルギーが制限されるので現在するスパッタリングが
減少する。
以下の実例は不発明を説明するためのものである。
実例1 5.53crnX 6.93L:rnX O,051c
rn(3,751nch N4.50 inchX20
mil)の48枚のアルミニウム酸化物セラミック基板
を1500℃の空気ふんい気で焼き洗浄した。アメリカ
ン・ヘキストーカンパニー(American Hoe
chst Company)販売のAZ−1350Jレ
ジスト溶液を同じくアメリカン・ヘキスト・カンパニー
のAZ希釈液中に4:1で希釈した。各基板を20Or
pmで回転し、回転中の各基板上にこの溶液を充分量か
ぶせ、基板をおおった。その後基板速度を300 Or
pmに上げ約25秒間回転を続けた。この工程の結果厚
さ約1μmのレジスト層ができた。空気ふんい気のオー
ブン内で約80℃の温度でレジストを焼いた後約30分
間この温度に保った。エツチング装置の基板ホルダー2
5内に基板を置き、装置を約2.7 Pa  (20m
Torr )の圧力の真空にした。
基板ホルダー中の基板間隔は約0.48crn(3/1
61nch )でアラた。
酸素中3.6モルパーセントのCF4から成る混合物を
導入口30から導入した。該導入口からの混合物流量は
約470secmであった。
その結果、放電容器内の圧力は約80 Pa(0,6T
orr )  となった。電極10に対し約400ワツ
トのr、 f、電力を27.12 MHzでリード40
を介して供給し、さらに該電極に導入口35からリード
40を介し冷却水を供給した。
(電極は筐体から電気的に絶縁し、外気からは絶縁器5
0によってシールした。)レジスト層が除去されるまで
エツチングを継続した。
エツチングはガス流方向に垂直な2方向では均一であり
、ガス流方向に平行な方向においてはバルクフロー速度
が不適切であったためわずかな非均一性を示していた。
このわずかな非均一性は基板の中で最も放電領域に近く
ガス流方向に垂直な周縁においてより大きな割合ではぎ
とられやすいという1頃向により証明されるものである
が、ポンプ速度及びガス流速匿を上げれば改善すること
ができる。
実例2 基板をレジスト材料でなく40nmのタンタル窒化物(
Ta2N)で被覆した。蝋を除き実例1の工程を用いた
。さらに、導入口3oがら導入したガスはCF、中12
モルパーセントの酸素であった。タンタル窒化物は全方
向において本質的に均一に除去された。
【図面の簡単な説明】
図は本発明に関する装置を示す図である。 〔主要部分の符号の説明〕 複数の基板・・・20  電極・・・10出 願 人 
: アメリカン テレフォン アンドテレグラフ カム
パニー

Claims (1)

  1. 【特許請求の範囲】 1、複数の基板から材料を除去する工程を含むデバイス
    の製造方法であつてプラズマ中に反応物質を生成する工
    程と該物質を該基板に向けてその後溶出液内に発出する
    工程とを含み、該基板は該プラズマから離されかつ該プ
    ラズマによつて囲まれないようになつており、該方法は
    、該プラズマの容積が該基板によつて占められる容積の
    少くとも200%であり、該基板がない時に該溶出液中
    で測定した該エッチャント物質の濃度が該プラズマの周
    縁において該物質の濃度の少くとも25%であることを
    特徴とするデバイスの製造方法。 2、特許請求の範囲第1項記載の方法において、該複数
    基板の平均間隔は5から15mmの範囲であることを特
    徴とするデバイスの製造方法。 3、特許請求の範囲第1項記載の方法において、該プラ
    ズマはr.f.放電を含むことを特徴とするデバイスの
    製造方法。 4、特許請求の範囲第1項記載の方法において、該基板
    はシリコンを含むことを特徴とするデバイスの製造方法
    。 5、特許請求の範囲第3項記載の方法において、該エッ
    チャント物質はフッ素原子を含むことを特徴とするデバ
    イスの製造方法。 6、特許請求の範囲第1項記載の方法において、該エッ
    チャント物質は酸素原子を含むことを特徴とするデバイ
    スの製造方法。 7、特許請求の範囲第1項記載の方法において、該材料
    はシリコンを含むことを特徴とするデバイスの製造方法
    。 8、特許請求の範囲第1項記載の方法において、該材料
    はレジストを含むことを特徴とするデバイスの製造方法
    。 9、特許請求の範囲第1項記載の方法において、該デバ
    イスはハイブリット集積回路を 含むことを特徴とするデバイスの製造方法。
JP60226031A 1984-10-12 1985-10-12 デバイス製造方法 Pending JPS6196732A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US660048 1984-10-12
US06/660,048 US4554047A (en) 1984-10-12 1984-10-12 Downstream apparatus and technique

Publications (1)

Publication Number Publication Date
JPS6196732A true JPS6196732A (ja) 1986-05-15

Family

ID=24647909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60226031A Pending JPS6196732A (ja) 1984-10-12 1985-10-12 デバイス製造方法

Country Status (4)

Country Link
US (1) US4554047A (ja)
JP (1) JPS6196732A (ja)
CA (1) CA1278767C (ja)
DE (1) DE3536381A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6786997B1 (en) 1984-11-26 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus
JPH0752718B2 (ja) 1984-11-26 1995-06-05 株式会社半導体エネルギー研究所 薄膜形成方法
US5007983A (en) * 1988-01-29 1991-04-16 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Etching method for photoresists or polymers
WO1989007335A1 (en) * 1988-01-29 1989-08-10 The Government Of The United States As Represented Improved etching method for photoresists or polymers
US4894352A (en) * 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
US4902631A (en) * 1988-10-28 1990-02-20 At&T Bell Laboratories Monitoring the fabrication of semiconductor devices by photon induced electron emission
US5236537A (en) * 1989-04-07 1993-08-17 Seiko Epson Corporation Plasma etching apparatus
DE69032691T2 (de) * 1989-12-07 1999-06-10 Japan Science And Technology Corp., Kawaguchi, Saitama Verfahren und Gerät zur Plasmabehandlung unter atmosphärischem Druck

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5188182A (ja) * 1975-01-31 1976-08-02

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4123663A (en) * 1975-01-22 1978-10-31 Tokyo Shibaura Electric Co., Ltd. Gas-etching device
JPS53121469A (en) * 1977-03-31 1978-10-23 Toshiba Corp Gas etching unit
FR2463975A1 (fr) * 1979-08-22 1981-02-27 Onera (Off Nat Aerospatiale) Procede et appareil pour la gravure chimique par voie seche des circuits integres
DE3175576D1 (en) * 1980-12-11 1986-12-11 Toshiba Kk Dry etching device and method
US4384938A (en) * 1982-05-03 1983-05-24 International Business Machines Corporation Reactive ion etching chamber
JPS6016424A (ja) * 1983-07-08 1985-01-28 Fujitsu Ltd マイクロ波プラズマ処理方法及びその装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5188182A (ja) * 1975-01-31 1976-08-02

Also Published As

Publication number Publication date
US4554047A (en) 1985-11-19
CA1278767C (en) 1991-01-08
DE3536381A1 (de) 1986-04-17

Similar Documents

Publication Publication Date Title
US6178919B1 (en) Perforated plasma confinement ring in plasma reactors
JP4794449B2 (ja) ナローギャップ容量結合リアクタのrfパルシング技術
EP0179665B1 (en) Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
US5310454A (en) Dry etching method
US5880036A (en) Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5160398A (en) Etching method and apparatus
JP2603217B2 (ja) 表面処理方法及び表面処理装置
JPH0653193A (ja) プラズマ反応容器のクリーニングに有用なオゾンを用いた炭素系ポリマー残留物の除去
JP2000173993A (ja) プラズマ処理装置およびエッチング方法
EP0047395B1 (en) System for reactive ion etching
JPS6196732A (ja) デバイス製造方法
JPS6136589B2 (ja)
JPH11283940A (ja) プラズマ処理方法
JP3042208B2 (ja) マイクロ波プラズマ処理装置
JP3164188B2 (ja) プラズマ処理装置
JPH0740567B2 (ja) プラズマ処理の方法と装置
JPS5856339A (ja) プラズマエツチング装置
JP3368743B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP3096953B2 (ja) プラズマアッシング装置
JPH03109728A (ja) 半導体装置の製造方法
JPH07106300A (ja) 静電チャック装置
JPH0770514B2 (ja) ドライエツチング方法
JPH05144773A (ja) プラズマエツチング装置
EP0205557B1 (en) Process for fabricating a device
EP0144142B1 (en) Method of fabrication a semiconductor laser