JPS6194125A - コンデンサ開閉式無効電力補償装置 - Google Patents
コンデンサ開閉式無効電力補償装置Info
- Publication number
- JPS6194125A JPS6194125A JP59214222A JP21422284A JPS6194125A JP S6194125 A JPS6194125 A JP S6194125A JP 59214222 A JP59214222 A JP 59214222A JP 21422284 A JP21422284 A JP 21422284A JP S6194125 A JPS6194125 A JP S6194125A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- counter
- reactive power
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/70—Regulating power factor; Regulating reactive current or power
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数のコンデンサバンクの開閉を半導体ス
イッチング素子（サイリスクを逆並列接続して構成され
たスイッチ、あるいはサイリスクとダイオードを逆並列
接続して構成されたスイッチなど。）によって行ない、
電力系統の無効電力を補償することＫよって系統電圧を
安定化する無効電力補償装置（以下、コンデンサ開閉式
ＳｖＣともいう。）、特に系統電圧の変動を検出し、そ
れに応じてコンデンサバンクを開閉して電圧調整を行な
うための調整方法を改良したコンデンサ開閉式ＳＶＣに
関する。
イッチング素子（サイリスクを逆並列接続して構成され
たスイッチ、あるいはサイリスクとダイオードを逆並列
接続して構成されたスイッチなど。）によって行ない、
電力系統の無効電力を補償することＫよって系統電圧を
安定化する無効電力補償装置（以下、コンデンサ開閉式
ＳｖＣともいう。）、特に系統電圧の変動を検出し、そ
れに応じてコンデンサバンクを開閉して電圧調整を行な
うための調整方法を改良したコンデンサ開閉式ＳＶＣに
関する。
第４図は従来のコンデンサ開閉式ＳＶＣの構成を示すブ
ロック図である。同図において、１２はリアクトリ、１
３はコンデンサ、１４はコンデンサ１ろを開閉するため
のサイリスタスイッチであり、これらが直列接続された
回路のＮ組がトランス１１の２次側に並列接続されて構
成されている。
ロック図である。同図において、１２はリアクトリ、１
３はコンデンサ、１４はコンデンサ１ろを開閉するため
のサイリスタスイッチであり、これらが直列接続された
回路のＮ組がトランス１１の２次側に並列接続されて構
成されている。
この装置の電圧制御は、トランス（ＰＴ）１５およびＡ
Ｃ／ＤＣ変換器（電圧検出器）１とにより系統電圧実際
呟■を検出し、この直から電圧設定器２の出力Ｖｒｅｆ
を減算器６で減算して電圧偏差Δ■（＝ Ｖ Ｖｒｅ
（）を演算し、積分形または比例積分形調節器１６によ
ってこの偏差ΔＶからコンデンサ開閉式ＳＶＣの出力す
べき無効電力を演算することによって行なっている。９
′は調節器１６の出力に応じて投入すべきコンデンサバ
ンク数を決定するためのバンク選択器であり、各サイリ
スタスイッチ１４に対してオン指令を出力する。このオ
ン指令に従ってパルス発生器１７ではゲートパルスが形
成され、これが適宜に増幅された後、パルストランス１
８を介して各サイリスクスイッチ１４に供給されるよう
になっている。
Ｃ／ＤＣ変換器（電圧検出器）１とにより系統電圧実際
呟■を検出し、この直から電圧設定器２の出力Ｖｒｅｆ
を減算器６で減算して電圧偏差Δ■（＝ Ｖ Ｖｒｅ
（）を演算し、積分形または比例積分形調節器１６によ
ってこの偏差ΔＶからコンデンサ開閉式ＳＶＣの出力す
べき無効電力を演算することによって行なっている。９
′は調節器１６の出力に応じて投入すべきコンデンサバ
ンク数を決定するためのバンク選択器であり、各サイリ
スタスイッチ１４に対してオン指令を出力する。このオ
ン指令に従ってパルス発生器１７ではゲートパルスが形
成され、これが適宜に増幅された後、パルストランス１
８を介して各サイリスクスイッチ１４に供給されるよう
になっている。
ところが、このような制御装置においては、コンデンサ
開閉式ＳＶＣが連続的でなくて段階的な無効電力の補償
しか行なえないために、補償し得ない残留を圧偏差が必
ず存在し、積分形調節器では安定な電圧制御ができない
ことがちる。例えば、補償できない負の残留偏差が存在
すると、調節器はそれを積分してゆくため、出力は進み
無効電力を増加させる方向に変化し、これが所定直に達
するとコンデンサパンクの追加投入が行なわれる。
開閉式ＳＶＣが連続的でなくて段階的な無効電力の補償
しか行なえないために、補償し得ない残留を圧偏差が必
ず存在し、積分形調節器では安定な電圧制御ができない
ことがちる。例えば、補償できない負の残留偏差が存在
すると、調節器はそれを積分してゆくため、出力は進み
無効電力を増加させる方向に変化し、これが所定直に達
するとコンデンサパンクの追加投入が行なわれる。
これによって系統電圧が上昇し、電圧偏差が正になった
とすると、調節器の出力は今度は進み無効電力を減少さ
せる方向に変化し、やがて追加投入されたコンデンサパ
ンクの遮断が行なわれ、この動作がひんばんに繰り返さ
れる、いわゆるハンチング現象を生じてしまう。ひんば
んにこの現象が起こるのを防止するためには゛、調節器
の積分時定直より小さい時には、調節器で積分が行なわ
れないようにすればハンチング現象は防止できるが、積
分形調節器ではオフセット電圧を完全に補償することは
困難であり、そのためにゆっくりとした周期でコンデン
サの開閉が行なわれる現象が発生してしまう。
とすると、調節器の出力は今度は進み無効電力を減少さ
せる方向に変化し、やがて追加投入されたコンデンサパ
ンクの遮断が行なわれ、この動作がひんばんに繰り返さ
れる、いわゆるハンチング現象を生じてしまう。ひんば
んにこの現象が起こるのを防止するためには゛、調節器
の積分時定直より小さい時には、調節器で積分が行なわ
れないようにすればハンチング現象は防止できるが、積
分形調節器ではオフセット電圧を完全に補償することは
困難であり、そのためにゆっくりとした周期でコンデン
サの開閉が行なわれる現象が発生してしまう。
以上のように、コンデンサ開閉式ＳＶＣの制御を積分形
調節器によって行表おうとすると、安定かつ筋速の制御
を実現するのは困難であるということになる。
調節器によって行表おうとすると、安定かつ筋速の制御
を実現するのは困難であるということになる。
〔問題点を解決するための手段および作用〕この発明は
、積分形などの調節器に代えて、電圧偏差が正の所定値
より大きくなったことおよび負の所定値より小さくなっ
たことを検出する検出回路と、投入コンデンサパンク数
を決めるアップダウン（ｕｐ ／ ｄｏｗｎ ）カウン
タと、周期的にクロックパルスを出力するクロックパル
ス発生器（例えば、系統電圧に同期してパルスを出力す
るパルス発生器）とを設け、電圧偏差が負の所定直より
小さくなった時にはクロックパルスをカウンタに入力し
てｕｐカウントを行ない、電圧偏差が正の所定値より大
きくなった時にはクロックパルスをカフ／りに入力して
ｄｏｗｎカウントを行ない、また電圧偏差が正および負
の所定値の間にちる時にはカウントを行なわないよ５に
構成し、カウンタの出力値と同数のサイリスタスイッチ
をオンさせるようにしたものである。つまり、電圧偏差
が所定値を超えた場合にだけカウンタを増減させてディ
ジタル的処理することにより、積分形調節器では補償し
得ない残留電圧偏差や調節器のオフセットなどの影響を
受けないようにしたものである。
、積分形などの調節器に代えて、電圧偏差が正の所定値
より大きくなったことおよび負の所定値より小さくなっ
たことを検出する検出回路と、投入コンデンサパンク数
を決めるアップダウン（ｕｐ ／ ｄｏｗｎ ）カウン
タと、周期的にクロックパルスを出力するクロックパル
ス発生器（例えば、系統電圧に同期してパルスを出力す
るパルス発生器）とを設け、電圧偏差が負の所定直より
小さくなった時にはクロックパルスをカウンタに入力し
てｕｐカウントを行ない、電圧偏差が正の所定値より大
きくなった時にはクロックパルスをカフ／りに入力して
ｄｏｗｎカウントを行ない、また電圧偏差が正および負
の所定値の間にちる時にはカウントを行なわないよ５に
構成し、カウンタの出力値と同数のサイリスタスイッチ
をオンさせるようにしたものである。つまり、電圧偏差
が所定値を超えた場合にだけカウンタを増減させてディ
ジタル的処理することにより、積分形調節器では補償し
得ない残留電圧偏差や調節器のオフセットなどの影響を
受けないようにしたものである。
第１図はこの発明の実施例を示す構成図である。
同図において、１はＡＣ／ＤＣ変換器（電圧検出器）、
２は電圧設定器、３は減算器、４ａ、４ｂはコンパレー
タ、５はクロックパルス発生器、６ａ、６ｂはアンドゲ
ート、７はオアゲート、８はアップダウンカウンタ、９
はバンク選択器である。減算器ろの出力ΔＶはコンパレ
ータ４ａおよび４ｂに入力され、４ａは電圧偏差ΔＶが
負の所定値より小さくなったことを検出し、４ｂはΔＶ
が正の所定直より太き（なったことを検出する。４ａの
出力はアップダウン（ｕｐ ／ ｄｏｗｎ ）力゛ウン
タ８の切替端子（Ｕ／Ｐ）に入力されており、カウンタ
８は４ａが出力を出すとｕｐカウント動作をし、４ａの
出力がなくなるとｄ□ｗｎカウント動作を行なう。また
、４ａの出力はＡＮＤゲート６ａを介し、４ｂの出力は
ＡＮＤゲート６ｂを介してそれぞれＯＲゲート７の入力
に導かれ、オアゲート７の出力はカウンタ８のクロック
端子（ＣＬ）に入力されている。カウンタ８はｍビット
（ｂｉｔ ）のカウンタで、その出力Ｃｍはバンク選択
器９に入力されており、バンク選択器９はカウンタ出力
Ｃｍの唾に応じてＮ個のサイリスタスイッチに対するオ
ン指令り、を出力すると同時に、Ｃｍ→ＮおよびＣｍ〜
０の信号を出力するようになっている。なお、カウンタ
出力Ｃｍとバンク選択器出力ＤＨとの関係は次表の如く
示されるが、これはｍ−４，Ｎ−５の場合の例でちる。
２は電圧設定器、３は減算器、４ａ、４ｂはコンパレー
タ、５はクロックパルス発生器、６ａ、６ｂはアンドゲ
ート、７はオアゲート、８はアップダウンカウンタ、９
はバンク選択器である。減算器ろの出力ΔＶはコンパレ
ータ４ａおよび４ｂに入力され、４ａは電圧偏差ΔＶが
負の所定値より小さくなったことを検出し、４ｂはΔＶ
が正の所定直より太き（なったことを検出する。４ａの
出力はアップダウン（ｕｐ ／ ｄｏｗｎ ）力゛ウン
タ８の切替端子（Ｕ／Ｐ）に入力されており、カウンタ
８は４ａが出力を出すとｕｐカウント動作をし、４ａの
出力がなくなるとｄ□ｗｎカウント動作を行なう。また
、４ａの出力はＡＮＤゲート６ａを介し、４ｂの出力は
ＡＮＤゲート６ｂを介してそれぞれＯＲゲート７の入力
に導かれ、オアゲート７の出力はカウンタ８のクロック
端子（ＣＬ）に入力されている。カウンタ８はｍビット
（ｂｉｔ ）のカウンタで、その出力Ｃｍはバンク選択
器９に入力されており、バンク選択器９はカウンタ出力
Ｃｍの唾に応じてＮ個のサイリスタスイッチに対するオ
ン指令り、を出力すると同時に、Ｃｍ→ＮおよびＣｍ〜
０の信号を出力するようになっている。なお、カウンタ
出力Ｃｍとバンク選択器出力ＤＨとの関係は次表の如く
示されるが、これはｍ−４，Ｎ−５の場合の例でちる。
クロックパルス発生器５は、例えば系統電圧に同期した
周期的なパルスを出力するが、これは非同期であっても
かまわない。クロックパルス発生器５の出力はＡＮＤゲ
ート６ａおよび６ｂの入力端子に入力されており、６ａ
の別の端子にはコンパレータ４ａの出力とバンク選択器
９からのＣｍ”ｖＮの信号が入力され、また６ｂの別の
端子にはコンパレータ４ｂの出力とバンク選択器９から
のＣｍ〜０の信号が入力されている。
周期的なパルスを出力するが、これは非同期であっても
かまわない。クロックパルス発生器５の出力はＡＮＤゲ
ート６ａおよび６ｂの入力端子に入力されており、６ａ
の別の端子にはコンパレータ４ａの出力とバンク選択器
９からのＣｍ”ｖＮの信号が入力され、また６ｂの別の
端子にはコンパレータ４ｂの出力とバンク選択器９から
のＣｍ〜０の信号が入力されている。
したがって、コンパレータ４ａによって偏差ΔＶが負の
所定値より小さくなったことが検出されると、カウンタ
出力ＣｍがＮに等しくない場合には、カウンタ８にクロ
ックが入力されてｕｐカウントが行なわれ、またコンパ
レータ４ｂによって偏差ΔＶが正の所定値よりも大きく
なったことが検出されると、カウンタ出力Ｃｍが零に等
しくない場合には、カウンタ８にクロックが入力されて
ｄｏｗｎカウントが行なわれることになる。なお、カウ
ンタ８はこＮでｕｐカウント動作が打力われてＣｍ＝Ｎ
になるとクロック入力がアンドゲート６ａで阻止される
ため、Ｃｍ＞Ｎとなることはなく、逆にｄｏｗｎカウン
ト動作が行なわれてＣｍ＝０になるとクロック入力がア
ンドゲート６ｂで阻止されるため、Ｃｍ＜Ｏとなること
もなく、結局、Ｏ≦Ｃｍ≦Ｎの範囲で動作することにな
る。
所定値より小さくなったことが検出されると、カウンタ
出力ＣｍがＮに等しくない場合には、カウンタ８にクロ
ックが入力されてｕｐカウントが行なわれ、またコンパ
レータ４ｂによって偏差ΔＶが正の所定値よりも大きく
なったことが検出されると、カウンタ出力Ｃｍが零に等
しくない場合には、カウンタ８にクロックが入力されて
ｄｏｗｎカウントが行なわれることになる。なお、カウ
ンタ８はこＮでｕｐカウント動作が打力われてＣｍ＝Ｎ
になるとクロック入力がアンドゲート６ａで阻止される
ため、Ｃｍ＞Ｎとなることはなく、逆にｄｏｗｎカウン
ト動作が行なわれてＣｍ＝０になるとクロック入力がア
ンドゲート６ｂで阻止されるため、Ｃｍ＜Ｏとなること
もなく、結局、Ｏ≦Ｃｍ≦Ｎの範囲で動作することにな
る。
第２図は第１図実施例の回路動作を示すタイムチャート
であり、ｍ＝４．Ｎ＝５のｉ９である。
であり、ｍ＝４．Ｎ＝５のｉ９である。
同図の最初の時刻では、５台のコンデンサバンクのうち
４台が投入されている状態であり、先の表からも明らか
な如＜Ｃｍ＝４（Ｃ３＝″’１’、Ｃ４＝ｃ２＝ｃ１＝
”ｏ”）、Ｄ１〜Ｄ４＝”１”、Ｄｓ−０″′ となっ
ている。こ−で、期間Ａは系統電圧降下が発生した場合
の動作であり、Ｔ１の時点で偏差Δ■が所定値−ｖＨよ
り小さくなったため同図（ロ）の如（４ａの出力が現わ
れ、次のクロック時点Ｔ２において６ａ、７を通してカ
ウンタ８にクロックが与えられ、Ｃｍが４→５となって
同図（す）の如＜Ｄｓ、ｙ＞Ｅ″Ｄ”→″１”に変化し
ている。
４台が投入されている状態であり、先の表からも明らか
な如＜Ｃｍ＝４（Ｃ３＝″’１’、Ｃ４＝ｃ２＝ｃ１＝
”ｏ”）、Ｄ１〜Ｄ４＝”１”、Ｄｓ−０″′ となっ
ている。こ−で、期間Ａは系統電圧降下が発生した場合
の動作であり、Ｔ１の時点で偏差Δ■が所定値−ｖＨよ
り小さくなったため同図（ロ）の如（４ａの出力が現わ
れ、次のクロック時点Ｔ２において６ａ、７を通してカ
ウンタ８にクロックが与えられ、Ｃｍが４→５となって
同図（す）の如＜Ｄｓ、ｙ＞Ｅ″Ｄ”→″１”に変化し
ている。
これによって、第５番目のコンデンサバンクが投入され
るので、その結果、電圧偏差は−ＶＨ＜Δ■＜ＶＨの範
囲に戻っている。また、期間Ｂは逆に大きな電圧偏差が
発生した場合であり、Ｔ３の時点でΔｖ＞ＶＨとなった
ため同図（ハ）の如＜４ｂの出力が現われ、１４０時点
で６ｂ、７を通してカウンタ８にクロックが入力され、
Ｃｍが５→４゜Ｄｓが１“→″０”となって第５番目の
コンデンサバンクが遮断されるが、と−では依然として
ΔＶ＞ＶＨの状態が継続しているため、引き続きＴ５の
時点でカウンタ８にクロックが入力され、Ｃ１ｎカ４−
＋３． Ｄ４カ”１”−＋ＭＯ”、！：＆’；ｌ、第４
番目（’）コンデンサバンクの遮断が行なわれ、最終
的に−ＶＨ＜ΔＶ＜ＶＨとなっている。
るので、その結果、電圧偏差は−ＶＨ＜Δ■＜ＶＨの範
囲に戻っている。また、期間Ｂは逆に大きな電圧偏差が
発生した場合であり、Ｔ３の時点でΔｖ＞ＶＨとなった
ため同図（ハ）の如＜４ｂの出力が現われ、１４０時点
で６ｂ、７を通してカウンタ８にクロックが入力され、
Ｃｍが５→４゜Ｄｓが１“→″０”となって第５番目の
コンデンサバンクが遮断されるが、と−では依然として
ΔＶ＞ＶＨの状態が継続しているため、引き続きＴ５の
時点でカウンタ８にクロックが入力され、Ｃ１ｎカ４−
＋３． Ｄ４カ”１”−＋ＭＯ”、！：＆’；ｌ、第４
番目（’）コンデンサバンクの遮断が行なわれ、最終
的に−ＶＨ＜ΔＶ＜ＶＨとなっている。
なお、第２図（イ）は系統電圧■、設定電圧Ｖｒｅｆお
よび電圧偏差Δ■の関係、同（ニ）はクロック信号、同
（ホ）はアンドゲート６ａの出力、同（へ）はアンドゲ
ート６ｂの出力、同（ト）はオアゲート７の出力、同（
チ）はカウンタ８の出力Ｃｍ１同（す）はバンク選択器
９の出力ＤＮをそれぞれ示している。
よび電圧偏差Δ■の関係、同（ニ）はクロック信号、同
（ホ）はアンドゲート６ａの出力、同（へ）はアンドゲ
ート６ｂの出力、同（ト）はオアゲート７の出力、同（
チ）はカウンタ８の出力Ｃｍ１同（す）はバンク選択器
９の出力ＤＮをそれぞれ示している。
このように、この制御装置によれば、電圧偏差が±ｖＨ
のバンド内に入るように収束制御され、１ΔＶｌ＜ＶＨ
の如く表わされる補償されない残留電圧偏差ΔＶが存在
しても、安定な制御を行なうことができる。なお、ｖＨ
の値はノ・ンチング現象を防止するために、コンデンサ
バンクを１台投入く設定する必要がある。
のバンド内に入るように収束制御され、１ΔＶｌ＜ＶＨ
の如く表わされる補償されない残留電圧偏差ΔＶが存在
しても、安定な制御を行なうことができる。なお、ｖＨ
の値はノ・ンチング現象を防止するために、コンデンサ
バンクを１台投入く設定する必要がある。
第３図はこの発明の別の実施例を示す＄’′；成図であ
る。こ−では、電圧実際値Ｖをデジタル信号に変換する
だめのアナログ／デジタル（Ａ／Ｉ））変換器２１が設
けられており、第１図の電圧設定器２の代りに、デジタ
ル設定器２０が、また減算器６とコンパレータ４ａ、４
ｂの代りにデジタルコンパレータ２２が設げられている
。
る。こ−では、電圧実際値Ｖをデジタル信号に変換する
だめのアナログ／デジタル（Ａ／Ｉ））変換器２１が設
けられており、第１図の電圧設定器２の代りに、デジタ
ル設定器２０が、また減算器６とコンパレータ４ａ、４
ｂの代りにデジタルコンパレータ２２が設げられている
。
デジタル設定器２０の出力は、デジタルコンパレータ２
２のＡｎ端子に入力され、Ａ／Ｄ変換器２１によってデ
ジタル化された電圧実際値は同じ＜Ｂｎ端子に入力され
ており、コンパレータ２２はＡｎとＢｎの大きさを比較
してＡ）Ｂ、Ａ−Ｂ。
２のＡｎ端子に入力され、Ａ／Ｄ変換器２１によってデ
ジタル化された電圧実際値は同じ＜Ｂｎ端子に入力され
ており、コンパレータ２２はＡｎとＢｎの大きさを比較
してＡ）Ｂ、Ａ−Ｂ。
Ａ（Ｂの出力を出すようになっている。そして、そのＡ
）Ｂの信号が第１図の４ａ出力の代りに、またＡ（Ｂの
信号が第１図の４ｂ出力の代りにそれぞれ使用されてお
り、それ以外の回路は第１図とまったく同様である。従
って、この実施例り＠合は、電圧偏差Δ■の所定値ｖＨ
との大小判別を、デジタル化された設定値と実際値とか
ら直接デジタルコンパレータによって行なうものという
ことができる。なお、ＡｎおよびＢｎＩ７）［の最下位
の１ ｂｉｔは、前述のｖＨに相当するように選定され
る。
）Ｂの信号が第１図の４ａ出力の代りに、またＡ（Ｂの
信号が第１図の４ｂ出力の代りにそれぞれ使用されてお
り、それ以外の回路は第１図とまったく同様である。従
って、この実施例り＠合は、電圧偏差Δ■の所定値ｖＨ
との大小判別を、デジタル化された設定値と実際値とか
ら直接デジタルコンパレータによって行なうものという
ことができる。なお、ＡｎおよびＢｎＩ７）［の最下位
の１ ｂｉｔは、前述のｖＨに相当するように選定され
る。
この発明によれば、従来の積分形の調６６器の代りに電
圧偏差の絶対値が所定値より大きくなったことにより投
入コンデンサバンク敷を決定するカウンタの直を増加、
あるいは減少させるようにしてコンデンサ開閉式ＳＶＣ
の制御を行なうことにより、所定１ｉα以下の電圧偏差
に対してはコンデンサの開閉が行なわれることがなくな
り、このため、補償されない残留電圧偏差がちってもノ
・ンチング現象の生じない安定な制御を実現することが
できる。また、この発明は従来の如（アナログ調節器を
用いてハンチング現象を防止するものとは異なってデジ
タル処理するものであるから、積分時定数を大きくする
必要もなく、したがって高速の応答を実現することがで
きるばかりでなく、アンプのオフセラ） ％圧などの問
題もなくなるという効果が得られる。
圧偏差の絶対値が所定値より大きくなったことにより投
入コンデンサバンク敷を決定するカウンタの直を増加、
あるいは減少させるようにしてコンデンサ開閉式ＳＶＣ
の制御を行なうことにより、所定１ｉα以下の電圧偏差
に対してはコンデンサの開閉が行なわれることがなくな
り、このため、補償されない残留電圧偏差がちってもノ
・ンチング現象の生じない安定な制御を実現することが
できる。また、この発明は従来の如（アナログ調節器を
用いてハンチング現象を防止するものとは異なってデジ
タル処理するものであるから、積分時定数を大きくする
必要もなく、したがって高速の応答を実現することがで
きるばかりでなく、アンプのオフセラ） ％圧などの問
題もなくなるという効果が得られる。
第１図はこの発明の実施例を示す構成図、第２図は第１
図の動作を説明するためのタイミングチャート、第３図
はこの発明の他の実施例を示す構成１図、第４図は従来
例を示す構成図である。 符号説明 １・・・・・・・ＡＣ／ＤＣ変換器（電圧検出器）、２
・・・・・・電圧設定器、３・・・・・・減算器、４ａ
、４ｂ・・・・・・コンパレータ、５・・・・・・クロ
ックツくルス発生器、６ ａ 。 ６ｂ・・・・・・アンドゲート、７・・・・・・オアゲ
ート、８・・・・・・カウンタ、９，９′・・・・・・
ノくンク還択器、１１，１５・・・・・・トランス、１
２・・・・・・リアクトル、１５・・・・・・コンデン
サ、１４・・・・・・サイリスタスイッチ、１６・・・
・・・調節器、１７・・・・・・／くルス発生器、２０
・・・・・・デジタル設定器、２１・・・・・・アナロ
グ／デジタル（Ａ／Ｄ）変換器〉、２２・・・・・・デ
ジタルコン／くレータ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 Ｘ 図 第 ３ 図 第 ２ 図
図の動作を説明するためのタイミングチャート、第３図
はこの発明の他の実施例を示す構成１図、第４図は従来
例を示す構成図である。 符号説明 １・・・・・・・ＡＣ／ＤＣ変換器（電圧検出器）、２
・・・・・・電圧設定器、３・・・・・・減算器、４ａ
、４ｂ・・・・・・コンパレータ、５・・・・・・クロ
ックツくルス発生器、６ ａ 。 ６ｂ・・・・・・アンドゲート、７・・・・・・オアゲ
ート、８・・・・・・カウンタ、９，９′・・・・・・
ノくンク還択器、１１，１５・・・・・・トランス、１
２・・・・・・リアクトル、１５・・・・・・コンデン
サ、１４・・・・・・サイリスタスイッチ、１６・・・
・・・調節器、１７・・・・・・／くルス発生器、２０
・・・・・・デジタル設定器、２１・・・・・・アナロ
グ／デジタル（Ａ／Ｄ）変換器〉、２２・・・・・・デ
ジタルコン／くレータ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 Ｘ 図 第 ３ 図 第 ２ 図
Claims (1)
- 所定のスイツチング素子によつて複数のコンデンサバン
クのうち所望のものを開閉して電力系統の無効電力を補
償することにより系統電圧を安定化するコンデンサ開閉
式無効電力補償装置であつて、系統電圧の実際値と設定
値との電圧偏差が正の所定値より大きくなつたことおよ
び負の所定値より小さくなつたことを検出する検出手段
と、所定のクロツクパルスを発生するパルス発生器と、
該クロツクパルスをカウントし該カウント結果にもとづ
いて系統に投入すべきコンデンサバンク数を決定するア
ツプダウンカウンタと、前記電圧偏差が負の所定値より
小さいときは該カウンタにクロツクパルスをアツプカウ
ントさせ電圧偏差が正の所定値より大きいときは該カウ
ンタにクロツクパルスをダウンカウントさせ電圧偏差が
負の所定値と正の所定値との間にあるときはカウントを
行なわせないようにクロツクパルスをカウンタへ分配す
るクロツクパルス分配回路とを備えてなるコンデンサ開
閉式無効電力補償装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59214222A JPS6194125A (ja) | 1984-10-15 | 1984-10-15 | コンデンサ開閉式無効電力補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59214222A JPS6194125A (ja) | 1984-10-15 | 1984-10-15 | コンデンサ開閉式無効電力補償装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6194125A true JPS6194125A (ja) | 1986-05-13 |
Family
ID=16652225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59214222A Pending JPS6194125A (ja) | 1984-10-15 | 1984-10-15 | コンデンサ開閉式無効電力補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6194125A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769587A (en) * | 1987-03-09 | 1988-09-06 | Beckwith Electric Co. | Power factor control with overvoltage and undervoltage override control in a capacitor control system for a distribution system |
| JPH06311650A (ja) * | 1993-04-23 | 1994-11-04 | Mitsubishi Electric Corp | 無効電力補償装置 |
-
1984
- 1984-10-15 JP JP59214222A patent/JPS6194125A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4769587A (en) * | 1987-03-09 | 1988-09-06 | Beckwith Electric Co. | Power factor control with overvoltage and undervoltage override control in a capacitor control system for a distribution system |
| JPH06311650A (ja) * | 1993-04-23 | 1994-11-04 | Mitsubishi Electric Corp | 無効電力補償装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1140992A (en) | Control for var generator with deadband | |
| US6172889B1 (en) | Inverter apparatus islanding operation detecting method and inverter apparatus capable of surely detecting an islanding operation with a simple construction | |
| US4771225A (en) | Device for limiting switching frequency of a parallel capacitor reactive power compensation network | |
| JPH02131329A (ja) | 電力系統用無効電力補償装置 | |
| JPS6194125A (ja) | コンデンサ開閉式無効電力補償装置 | |
| US3644719A (en) | Time delay compensation in a closed-loop process control system | |
| SU524542A3 (ru) | Устройство дл регулировани токораспределени между двум параллельными статическими преобразовател ми | |
| JPH0527856A (ja) | 無効電力補償装置 | |
| US3767999A (en) | Control means for static converters | |
| Porst et al. | Energy Droop Control for MMC based Multiterminal HVDC Systems | |
| JPH07255177A (ja) | 電流制御回路 | |
| JP2792085B2 (ja) | 無効電力補償装置の制御方式 | |
| JPS61101823A (ja) | 無効電力補償装置 | |
| Papadakis et al. | Modified output error method with parameter mismatch compensation for improved performance model reference adaptive control | |
| JPH0527133B2 (ja) | ||
| JPS61107411A (ja) | 静止形無効電力補償装置 | |
| SUNANDA | Analysis of an Auxiliary Fuzzy Logic Based Static Synchronous Series Compensator | |
| JPH0923585A (ja) | 無効電力補償の制御方法 | |
| JP2005057909A (ja) | 電圧変動補償装置 | |
| SU1690231A1 (ru) | Регул тор электрического режима руднотермической печи | |
| SU1361503A1 (ru) | Регул тор дл объектов с запаздыванием | |
| JPH03212155A (ja) | 直流／直流コンバータの電圧制御方法 | |
| JPH04168921A (ja) | 無効電力補償装置 | |
| SU1432698A2 (ru) | Групповой преобразователь частоты | |
| SU442549A1 (ru) | Способ автоматического регулировани величины и знака реактивной мощности |