JPS6191936A - バツクサイドダメ−ジ加工治具 - Google Patents

バツクサイドダメ−ジ加工治具

Info

Publication number
JPS6191936A
JPS6191936A JP21334384A JP21334384A JPS6191936A JP S6191936 A JPS6191936 A JP S6191936A JP 21334384 A JP21334384 A JP 21334384A JP 21334384 A JP21334384 A JP 21334384A JP S6191936 A JPS6191936 A JP S6191936A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
slurry
jig
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21334384A
Other languages
English (en)
Inventor
Takashi Araki
隆 荒木
Seiji Kurihara
栗原　誠司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP21334384A priority Critical patent/JPS6191936A/ja
Publication of JPS6191936A publication Critical patent/JPS6191936A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［）？明の技南分野］ 未発明は半導体ウェハの衷面に歪加工を施す際に用いら
れる／曳ツクサイドダメージ加工治具に関する。
［発明の技術的背景とその問題点］ ｈ導体ウェハに東金属等の汚染物質を捕獲するゲッタリ
ング効果を持たせる方法としてパンクサイドダメージ加
工（ＬＡ面歪付は加工、以下ＢＳＤ加工と記す）が知ら
れている。従来、ＢＳＤ加工は鏡面研磨がなされた半導
体ウェハを例えば樹脂製のターンテーブル１：に載せ、
ターンテーブルとともに回転させながらウニへの′Ａ…
１にｌ１ＦＩｆ？剤のスラリーを吹き付けることにより
行なわれている。
なお、ターンテーブルにはスラリーを排出するための溝
が形成されている。
しかし　鏡面のイクられたウェハに対してＢＳＤ加工を
施した場合、鏡面に傷が発生し、仕上研磨後にピットが
多発する。また、スラリーの付着によるウェハの汚染が
簀視できない、こうしたことから従来のＢＳＤ加１では
ウェハの品質が著しく低下するという問題があった。
［発明の目的］ ）Ｋ発Ｑｌｌは十−記欠点を解消するためになされたも
のであり、ウェハの品質を損なうことなくパンクサイド
ダメージ加工を行なうことのできる加重治具を提供しよ
うとするものである。
［発明の［要］ 本発明のバックサイドダメージ加工治具は、研磨剤の排
出孔紮有干る支持−１（］＠えばクーンテープル）ヒに
載置さ些、＝￥４体ウェハの表面を支持するための環状
に設けられた弾性部材製の複数の突起をもすることを・
特徴とするものである。
このようなバックサイトダメージ加工冶具によ□　れば
、ウェハの鏡面と接触する突起が弾力性を有しており、
しかも接触面積が小ざいので、ウニ／＼の鏡面における
傷の発生を防止することがで５る。また、突起が環状に
設けられているので、ウェハ下面でのスラリーの逃げが
良好となり、＆１面へのスラリー付着量が減少してウェ
ハの品質が向上する。
［発明の実施例］ 以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明に係るクッションパット（バックサイド
ダメージ加工治具）の側面図、第２図はモ面図である。
第１図及び第２図に示すクッションパットｌは外径が１
００ａｓ、内径が６０ｍｍの軟質ゴムからなり　１戊部
２の上面に直径０．５ｍｓ、長さ４曹■の多数のクッシ
ョンを足（突起）３　・・・を５１；状となるように　
２５本／ｃ１１２の密度で植え込んだものである。
このクッションパット１は第３図に示すように表面にス
ラリーの排出孔４ａ、・・・が形成された例えば樹脂製
のターンテーブル４Ｆ、に載置され、鏡面加工がなされ
た半導体ウニ／％５を、クッンヨノ毛足３．・・・を半
導体ウェハ５の鏡面に接触させた状態で支持する。そし
て、半導体ウェハ５をターンテーブル４及び−クッショ
ンパッドｌ、・・・とともに回転させながら、ウェハ５
の裏面に研磨剤のスラリーを吹付けることによりＢＳＤ
加工が行なわれる。
上記クッションパッドｌによれば、り、ジョン毛足３、
・・・が骨カ性を有し、しかもウェハ５の鏡面との接触
面積が小さいので、ウェハ鏡面での傷の発生が著しく減
少する。１覧実、従来は仕上研磨後のビット発生率がほ
ぼ１００％であったのに対し　上記クッションパラＩ”
　ｌを用いた場合にはピント発生率は３％まで減少した
。
また、クッションを足３．・・・が環状に設けられてい
るので、ウェハ５下面でのスラリーの色げが良好となり
、鏡面へのスラリーの付着量が減少してウェハ表面の品
質が向上した。
なお１本発明において、クッションパット１の大きさ、
形状及びクフシ電ン毛足３．・・・の本数や形状は適宜
遭択することができ、例えば第４図に示すようなもので
もよい、また、クック１ン毛足３、・・・の材質も弾力
性を有するものであれば、何でもよい。
［発明の効果１ 以に説明した如く本発明のバックサイドダメージ加工治
具によれば、半導体ウェハの品質を損なうことなくＢＳ
Ｄ加工を行なえるという顕著な効果を奏するものである
。
【図面の簡単な説明】
第１図は本発明の実施例におけるパックサイトダメージ
加工冶具の側面図、：ｔＳ２図は同加工治具の東血図、
：ｉＳ３図は回加１治具の使用状態を示す説明図、第４
図は本発明の他の実施例におけるパックサイトダメージ
加工冶具のｔ面図である。 ｌ・・・クッションパッド　２・・・底部、３・・・ク
ラン璽ン毛足、４・・・ターンテーブル、４ａ・・・排
出孔、５・・・半導体ウェハ。

Claims (1)

    【特許請求の範囲】
  1. 　半導体ウェハの裏面に歪加工を施す際に用いる加工治
    具であって、研磨剤の排出孔を有する支持台上に載置さ
    れ、半導体ウェハの表面を支持するための環状に設けら
    れた弾性部材製の複数の突起を有することを特徴とする
    バックサイドダメージ加工治具。
JP21334384A 1984-10-12 1984-10-12 バツクサイドダメ−ジ加工治具 Pending JPS6191936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21334384A JPS6191936A (ja) 1984-10-12 1984-10-12 バツクサイドダメ−ジ加工治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21334384A JPS6191936A (ja) 1984-10-12 1984-10-12 バツクサイドダメ−ジ加工治具

Publications (1)

Publication Number Publication Date
JPS6191936A true JPS6191936A (ja) 1986-05-10

Family

ID=16637580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21334384A Pending JPS6191936A (ja) 1984-10-12 1984-10-12 バツクサイドダメ−ジ加工治具

Country Status (1)

Country Link
JP (1) JPS6191936A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738056A (en) * 1984-12-28 1988-04-19 Fuji Seiki Machine Works, Ltd. Method and blasting apparatus for preparation of silicon wafer
US5211389A (en) * 1990-10-16 1993-05-18 Compagnie Generale D'automatisme Cga-Hbs Removable stacking device for automatic mail sorting machine
US6423102B1 (en) 1994-11-30 2002-07-23 Sharp Kabushiki Kaisha Jig used for assembling semiconductor devices
WO2005101459A2 (de) * 2004-04-15 2005-10-27 Infineon Technologies Ag Verfahren zum bearbeiten eines werkstücks an einem werkstückträger
JP2009030287A (ja) * 2007-07-26 2009-02-12 Panasonic Electric Works Co Ltd 格子体の組立構造
JP2012503312A (ja) * 2008-09-16 2012-02-02 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 熱処理工程の間半導体ウェーハを支持するウェーハホルダ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738056A (en) * 1984-12-28 1988-04-19 Fuji Seiki Machine Works, Ltd. Method and blasting apparatus for preparation of silicon wafer
US5211389A (en) * 1990-10-16 1993-05-18 Compagnie Generale D'automatisme Cga-Hbs Removable stacking device for automatic mail sorting machine
US6423102B1 (en) 1994-11-30 2002-07-23 Sharp Kabushiki Kaisha Jig used for assembling semiconductor devices
WO2005101459A2 (de) * 2004-04-15 2005-10-27 Infineon Technologies Ag Verfahren zum bearbeiten eines werkstücks an einem werkstückträger
WO2005101459A3 (de) * 2004-04-15 2006-04-13 Infineon Technologies Ag Verfahren zum bearbeiten eines werkstücks an einem werkstückträger
US7892947B2 (en) 2004-04-15 2011-02-22 Infineon Technologies Ag Method for machining a workpiece on a workpiece support
JP2009030287A (ja) * 2007-07-26 2009-02-12 Panasonic Electric Works Co Ltd 格子体の組立構造
JP2012503312A (ja) * 2008-09-16 2012-02-02 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 熱処理工程の間半導体ウェーハを支持するウェーハホルダ

Similar Documents

Publication Publication Date Title
TW200425222A (en) Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
MY119274A (en) Backing pad and method for polishing semiconductor wafer therewith
TW376350B (en) Process for polishing a semiconductor device substrate
MY123111A (en) Method of polishing semiconductor wafers
JPS6191936A (ja) バツクサイドダメ−ジ加工治具
JPH0413568A (ja) バッキングパッド、その精密平面加工方法およびそれを用いた半導体ウェーハの研磨方法
MY127275A (en) Glass substrate for magnetic recording medium, magnetic recording medium, and method of manufacturing the same
TW429462B (en) Manufacturing method and processing device for semiconductor device
US4258508A (en) Free hold down of wafers for material removal
JPH09225819A (ja) 被加工物の保持機構
US6117776A (en) Wafer holder and method of producing a semiconductor wafer
US6471566B1 (en) Sacrificial retaining ring CMP system and methods for implementing the same
GB2058620A (en) A method and apparatus for effecting the lapping of wafers of semiconductive material
JPH0569666B2 (ja)
JP2011031322A (ja) 研磨装置及び研磨方法
JP2663050B2 (ja) ウエーハ研磨方法
KR200155242Y1 (ko) 반도체 제조장비의 연마장치
JPH058168A (ja) 研磨材および研磨方法
TW200401405A (en) Process for machining a wafer-like workpiece
JPH0740564B2 (ja) 半導体ウエハの研削方法
JPH02303759A (ja) ウェハ周縁部の研磨方法
JPH0677188A (ja) 半導体ウエハの面取加工装置
JPH08192353A (ja) 半導体ウェーハの研磨装置およびその製造方法
JPS6254666A (ja) 研摩定盤
KR100252875B1 (ko) 반도체소자의 경면 연마 장비