JPS6191929A - Dry etching method - Google Patents
Dry etching methodInfo
- Publication number
- JPS6191929A JPS6191929A JP21379984A JP21379984A JPS6191929A JP S6191929 A JPS6191929 A JP S6191929A JP 21379984 A JP21379984 A JP 21379984A JP 21379984 A JP21379984 A JP 21379984A JP S6191929 A JPS6191929 A JP S6191929A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- etched
- film
- photoresist
- isotropic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000001312 dry etching Methods 0.000 title claims description 14
- 238000005530 etching Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 238000001020 plasma etching Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は、例えば超LSIの製造プロセス等において用
いられるドライエツチング方法の改良に関し、更に詳細
にはテーパー状の断面形状を得ることを可能にするドラ
イエツチング方法に関するものである。[Detailed Description of the Invention] <Technical Field of the Invention> The present invention relates to an improvement in a dry etching method used, for example, in the manufacturing process of VLSI, and more specifically, to making it possible to obtain a tapered cross-sectional shape. This invention relates to a dry etching method.
〈発明の技術的背景とその問題点〉
一般に、超LSIの製造プロセス等においては、寸法シ
フトを抑制するために反応性イオンエツチング(RIE
)等の方向性のエツチングが行なわれる。この反応性イ
オンエツチングにより加工さねた膜の断面形状は第5図
に示すように鋭い角を有した垂直形状となる。ここでl
は下地基板、2は被エツチング膜である。<Technical background of the invention and its problems> Generally, in the manufacturing process of VLSI, reactive ion etching (RIE) is used to suppress dimensional shifts.
) etc. are performed. The cross-sectional shape of the film processed by this reactive ion etching becomes a vertical shape with sharp corners as shown in FIG. Here l
2 is a base substrate, and 2 is a film to be etched.
このような第5図に示した被エツチング膜2の上に、更
に膜を重ねてLSI等を構成した場合、段差を越える部
分での、■配線の断線、■絶縁膜のひび割れ、■エツチ
ング残りの発生、等の問題が発生する。When an LSI or the like is constructed by stacking another film on top of the etched film 2 shown in FIG. Problems such as the occurrence of
これらの問題点を解決するため、第6図に示すように膜
2′f:テーパー状に加工するように成さtlている。In order to solve these problems, the film 2'f is processed into a tapered shape as shown in FIG.
テーパーエツチング技術としては、従来よりフオドレジ
ストの形状転写法が仰られておυ、このエツチング方法
を第7雫と共に説明する。As a taper etching technique, a method of transferring the shape of a photoresist has conventionally been mentioned, and this etching method will be explained together with the seventh drop.
まず、下地基板1上に形成された被エツチング膜2の上
に、通常の7オトレジスト3のパターン?形成しく第7
図(a)参照)、その後所定の熱処理を施して7オトレ
ジスト3を軟化流動させて、テーパー状の7オトレジス
トパターン3aを46に7図(b)参照)0その後フォ
トレジスト3aと被エツチング膜2のエツチングレート
が、はぼ等しい条件を選んで例えば反応性イオンエツチ
ング等の方向性のエツチングを行なって7オトレジスト
の形状全転写しく第7 [3(c)参照)、その後、フ
ォトレシス)3b盆除去してテーパー状の被エツチング
膜2aを得る(第7図(d)参照)。First, a pattern of a normal 7-photoresist 3 is placed on a film to be etched 2 formed on a base substrate 1. formatively 7th
(See Figure (a)), then perform a predetermined heat treatment to soften and flow the photoresist 3 to form a tapered photoresist pattern 3a (see Figure (b)). Selecting conditions in which the etching rates in Step 2 are approximately the same, perform directional etching such as reactive ion etching to transfer the entire shape of the photoresist in step 7 (see 3(c)), then photoresist) in tray 3b. The film is removed to obtain a tapered film 2a to be etched (see FIG. 7(d)).
このような従来のエツチング方法においては、被エツチ
ング膜2aのテーパーの形状は、初期の7オトレジスト
の形状及びエツチング時のフォトレジストと被エツチン
グ膜のエツチングレートの比によって決定されることに
なり、従って7オトレジストの形状の制御が困難である
等の問題点がある。即ち、ホトレジストを熱により軟化
流動させる工程において、パターン寸法、パターン形状
の再現性が悪いため、転写されたパターンの精度が悪化
する。In such a conventional etching method, the shape of the taper of the film to be etched 2a is determined by the shape of the initial photoresist and the etching rate ratio of the photoresist and the film to be etched during etching. 7. There are problems such as difficulty in controlling the shape of the photoresist. That is, in the process of softening and fluidizing the photoresist by heat, the reproducibility of pattern dimensions and pattern shapes is poor, resulting in poor accuracy of the transferred pattern.
そのため、上記した従来のテーパーエツチング方法は微
細パターンの高精度の制御が要求される超L S ’1
等の製造工程に用いるこ古ハ、本質的に不適当であり、
テーパー状の断面形状を得るための新′しいエツチング
方法の開発が望まれていた。Therefore, the conventional taper etching method described above is suitable for ultra-LS'1 etching, which requires highly accurate control of fine patterns.
This is essentially unsuitable for use in manufacturing processes such as
It has been desired to develop a new etching method to obtain a tapered cross-sectional shape.
〈発明の目的〉
本発B11t/′i上記の点に鑑みて成されたものであ
り、フォトレジストにテーパーを付ける必要のない新規
なテーパーエツチング方法、換言すれば垂直なフォトレ
ジストパターンを用いてテーパー状にエツチングを行な
うことを可能にしたドライエツチング方法全提供するこ
とを目的としている0〈発明の構成〉
上記の目的全達成するため、本発明のドライエツチング
方法は、エツチングマスクを等方的あるいは半等方的に
エツチングし、同時に被エツチング膜全方向性を持って
エツチングする条件設定によってエツチングを行なって
、所望の断面形状を得るように構成しており、また、本
発明の実施態様によれば、被エツチング膜が基板シリコ
ンあるいはポリシリコンであり、エツチングガスがSF
6+O2゜であり、このエツチングガス中の02濃度全
制御してエツチングの条件設定全行なって所望の断面形
状を得るように構成している。<Object of the Invention> The present invention has been made in view of the above points, and is a novel taper etching method that does not require tapering the photoresist, in other words, using a vertical photoresist pattern. The purpose of the dry etching method of the present invention is to provide a dry etching method that makes it possible to perform etching in a tapered shape. Alternatively, etching is performed semi-isotropically and the film to be etched is etched omnidirectionally at the same time to obtain a desired cross-sectional shape. According to this, the film to be etched is substrate silicon or polysilicon, and the etching gas is SF.
6+O2°, and the etching conditions are all set by fully controlling the 02 concentration in this etching gas to obtain a desired cross-sectional shape.
〈発明の実施例〉
本発明の詳細な説明に先立って、本発明のドライエツチ
ング方法の原理を説明すれば、次の通りである。<Embodiments of the Invention> Prior to detailed description of the present invention, the principle of the dry etching method of the present invention will be explained as follows.
ドライエツチングには大別すると方向性のエツチングと
等方性のエツチングの2種類があり、方向性のエツチン
グは主としてイオンによる反応を用いるものであり、イ
オン照射に晒される部分だけがエツチングされ、他方等
方性のエツチングにおいてはラジカルによる反応を用い
るため、エツチングは等方的に進む。Dry etching can be roughly divided into two types: directional etching and isotropic etching. Directional etching mainly uses reactions with ions, and only the areas exposed to ion irradiation are etched; In isotropic etching, a radical reaction is used, so etching proceeds isotropically.
本発明は、この二つのエツチング方法全組合せてフォト
レジストが等方的または半等方的にエツチングさね1、
被エツチング膜が方向性を持ってエツチングされるよう
なエツチング条件を設定することによって、垂直な断面
形状を持つフォトレジストをマスクとしてテーパーエツ
チングするように成した点を特徴としている。なお、本
発明の説明において、半等方的なエツチング(生写方性
エツチング)とは方向性のエツチングと等方性のエツチ
ングのほぼ中間に属するエツチングガスしているものと
する〇
第1図は本発明のドライエツチング方法の基本的動作−
の説明をするためのエツチング工程図であり、同図にお
いて、11t/′i下地基板、!2#″i被エツチング
膜、13は断面が垂直形状に形成されtエツチングマス
クと[5て作用する7オトレジストである。In the present invention, the photoresist is etched isotropically or semi-isotropically by a combination of these two etching methods.
A feature of this method is that by setting etching conditions such that the film to be etched is etched directionally, taper etching is performed using a photoresist having a vertical cross-sectional shape as a mask. In the description of the present invention, it is assumed that semi-isotropic etching (photographic etching) is an etching gas that is approximately intermediate between directional etching and isotropic etching. is the basic operation of the dry etching method of the present invention.
This is an etching process diagram for explaining 11t/'i base substrate, ! 2#''i film to be etched; 13 is an etching resist having a vertical cross section and acting as a t etching mask;
本発明のドライエツチング方法を実施するKあたっては
、まず下地基板11上に形成された被エツチング膜12
の−1−に、通常の断面か垂直形状の7オトレジスト+
3のパターンを形改しく’Ms6(a)参照)、その後
上記のように7オトレジストが等方的または生写方的に
エツチングされ、被エツチング膜が方向性金持ってエツ
チングされるように設定したエツチング条件によってエ
ツチングを開始する。この条件では、エツチングが進む
につれてフォトレジス)+3のエツジがi1図(a)乃
至第1図(b)に示すように後退し、同時に被エツチン
グ膜12に第1図(b)の符号12aで示すようにテー
パーが形成され、その後フォトレジスト13aを除去す
ることによって、テーパー状の形状の被エツチング膜+
2aが得られる(第1図(C)参照)。In carrying out the dry etching method of the present invention, first, the film to be etched 12 formed on the base substrate 11 is etched.
-1- of 7 otoresist + of normal cross section or vertical shape
3) (see Ms6(a)), then 7 etching resist is isotropically or photoresist etched as described above, and the film to be etched is set to be etched directionally. Etching is started according to the etching conditions set. Under these conditions, as the etching progresses, the edge of the photoresist +3 recedes as shown in FIGS. As shown, a taper is formed, and by removing the photoresist 13a, a tapered film to be etched +
2a is obtained (see FIG. 1(C)).
このテーパーの形状はフォトレジスト13が垂直である
場合、フォトレジス)13の横方向のエツチングレート
と被エツチング膜12のエツチングレートとの比により
決定されることになる0次に、基板シリコン全テーパー
エツチングする場合金側にして本発明のドライエツチン
グ方法をより具体的に説明する。When the photoresist 13 is vertical, the shape of this taper is determined by the ratio of the lateral etching rate of the photoresist 13 and the etching rate of the film 12 to be etched. In the case of etching, the dry etching method of the present invention will be explained in more detail with respect to the gold side.
本発明のドライエツチング方法を実施するに当っては、
フォトレジストが等方的または生写方的にエツチングさ
れ1、基板シリコンが方向性を持ってエツチングされる
ようなエツチング条件を設定することが重要である。In carrying out the dry etching method of the present invention,
It is important to set etching conditions such that the photoresist is etched isotropically or phototropically 1 and the substrate silicon is etched directionally.
この条件を満たすエツチング方法の一つさして、エツチ
ングガスとしてSF6+O。ガスを用いた反応性イオン
エッチングを本発明者等は新たに開発した。One of the etching methods that satisfies this condition is using SF6+O as the etching gas. The present inventors have newly developed reactive ion etching using gas.
このSFG+O2゜ガスによる反応性イオンエツチング
における基板シリコンと7オトレジストのエツチングレ
ートと基板シリコンのアンダーカットの関係全第2図に
示す。なお、第2図に示す関係はガスSF6+O2□、
圧力90mTorr、RFパワー0.08 W/−のエ
ツチング条件のものを示している。The relationship between the etching rate of the substrate silicon and the 7-photoresist and the undercut of the substrate silicon in this reactive ion etching using SFG+O2° gas is shown in FIG. The relationship shown in Figure 2 is gas SF6+O2□,
The etching conditions shown are a pressure of 90 mTorr and an RF power of 0.08 W/-.
また、第2図において、アンダーカットは深さ方向のエ
ツチング量に対する横方向のエツチング量を定義したも
のであり、第3図における基板シリコン21のアンダー
カットff1siO3膜22をマスクとして測定してB
/A の値で定義したものである。In addition, in FIG. 2, the undercut is defined as the amount of etching in the lateral direction relative to the amount of etching in the depth direction, and the undercut of the substrate silicon 21 in FIG.
It is defined by the value of /A.
第2図から明らかなようにエツチングガスにおける02
ガスの添加により基板シリコン21のアンダーカット
は減少し、方向性のエツチングが達成される。この現象
rfiO2の添加によってシリコン21の側面が酸化さ
れ、その酸化膜がフッ素ラジカルによるアンダーカット
を防止するためである。なお、シリコンの水平面も同様
に酸化されることになるが、水平面はイオン衝撃に晒さ
れているため、エツチングが阻止されることはない。As is clear from Fig. 2, 02 in the etching gas
The addition of gas reduces undercutting of the substrate silicon 21 and achieves directional etching. This phenomenon occurs because the side surfaces of the silicon 21 are oxidized by the addition of rfiO2, and the oxide film prevents undercuts caused by fluorine radicals. Incidentally, the horizontal surfaces of the silicon are also oxidized, but since the horizontal surfaces are exposed to ion bombardment, etching is not prevented.
一方、フォトレジストのエツチングレート(2)2の添
加により増加することになる。即ち、フォトレジストの
場合はシリコンの場合とは異なり、酸化さ力、ると膜が
除去されるため、エツチングは生写方的に進行する。レ
ジストパターン寸法の変化からフォトレジストの横方向
のエッチレートを評価すると千ツチングガスSF6+O
2゜(50%)、圧力90mTorr、 RFパワー0
.08 Wlcrlのエツチング条件で縦方向のエツチ
ングレートの約60%であった0
上記のようなエツチング条件の設定によって基板ンリコ
ン七エツチングした場合、第4図(a)及び(b)に示
すような形状になり、垂直な形状の7オトレジストパタ
ーンを用いて基板シリコンのテーパーエツチングが実現
され、また0□濃度金変えることにより、基板シリコン
の断面形状を制御することが可能となる。On the other hand, the etching rate of the photoresist (2) increases with the addition of 2. That is, in the case of photoresist, unlike in the case of silicon, the film is removed by oxidation, so that etching progresses in a photographic manner. Evaluating the lateral etch rate of the photoresist from changes in resist pattern dimensions, the etch gas SF6+O
2° (50%), pressure 90mTorr, RF power 0
.. 08 The etching rate in the vertical direction was approximately 60% of the etching rate in the vertical direction under the etching conditions of Wlcrl.0 When the substrate was re-etched under the above etching conditions, the shape as shown in FIGS. 4(a) and (b) was obtained. Taper etching of the substrate silicon is realized using a vertically shaped 7-photoresist pattern, and the cross-sectional shape of the substrate silicon can be controlled by changing the 0□ concentration of gold.
なお、gIJ4図において31はテーパーエツチングさ
れた基板シリコン、32は垂直な形状のフォトレジスト
パターンであり、また同図(a)は02濃度が40%の
場合、同図(b)は0゜濃度が60%の場合のエツチン
グ状態を示したものである。In the gIJ4 diagram, 31 is the taper-etched substrate silicon, 32 is a vertical photoresist pattern, and (a) shows the 02 concentration at 40%, and (b) shows the 0° concentration. This figure shows the etching state when 60%.
上記実施例においては、基板シリコンf+−パーエツチ
ングする場合について説明したが、本発F3JJはこれ
に限定されるものではな(、ポリシリコンのテーパーエ
ツチングにも適用できることは言うまでもない。In the above embodiment, the case of f+- par etching of substrate silicon has been described, but the present F3JJ is not limited to this (it goes without saying that it can also be applied to taper etching of polysilicon).
〈発明の効果〉
以上のように本発明のエツチング方法によれば、エツチ
ングによる加工面の断面形状を高精度で制御することが
一可能となり、その結果、例えば超LSI製造プロセス
において、微細パターン?高い信頼性を持って加工する
ことが出来、LSI素子の性能及び歩留りの向上に大き
く寄与するものである。<Effects of the Invention> As described above, according to the etching method of the present invention, it is possible to control the cross-sectional shape of the surface processed by etching with high precision, and as a result, for example, in the VLSI manufacturing process, fine patterns can be formed. It can be processed with high reliability and greatly contributes to improving the performance and yield of LSI devices.
第1図(a)乃至(c)は本発明に係るドライエツチン
グ方法の工程を説明するための図、第2図は本発明に用
いられるエツチングのエツチングレート及びアンダーカ
ットの0゜濃度に対する関係全示す図、第3図はアンダ
ーカットの定義を説明するための図、第4図(a)及び
(b)はそれぞれ本発明にしたがってエツチングされた
基板ンリコンの形状を示す図、第5図は反応性イオンエ
ツチングによる従来の被エツチング膜の断面形状金示す
図、第6図は被エツチング膜のテーパーエツチングを説
明するための図、第7図(a)乃至(d) [従来のテ
ーパーエツチング法の工程を説明するための図である。
11・・・下地基板、12・・・抜工゛ツチング膜、1
3・・・断面垂直形状の7オトレジス)、12a・・・
テーパーエツチングされた被エツチング膜。
代理人 弁理士 福 士 愛 彦 (他2名)第1図
第3図
第2図
(7!L)(b)
第4区
第5図 第6図
第7図Figures 1 (a) to (c) are diagrams for explaining the steps of the dry etching method according to the present invention, and Figure 2 shows the relationship between the etching rate and the 0° concentration of undercut used in the present invention. 3 is a diagram for explaining the definition of an undercut, FIGS. 4(a) and 4(b) are diagrams showing the shape of a substrate etched according to the present invention, and FIG. 5 is a diagram for explaining the definition of an undercut. Figure 6 shows the cross-sectional shape of the film to be etched by conventional ion etching. Figure 6 is a diagram for explaining taper etching of the film to be etched. Figures 7 (a) to (d) It is a figure for explaining a process. 11... Base substrate, 12... Cutting film, 1
3...7 otregis with vertical cross section), 12a...
Taper etched film to be etched. Agent Patent Attorney Aihiko Fuku (2 others) Figure 1 Figure 3 Figure 2 (7!L) (b) Ward 4 Figure 5 Figure 6 Figure 7
Claims (1)
チングし、同時に被エッチング膜を方向性を持つてエッ
チングする条件設定によってエッチングを行なって、所
望の断面形状を得るように成したことを特徴とするドラ
イエッチング方法。 2、前記被エッチング膜が基板シリコンあるいはポリシ
リコンであり、エッチングガスがSF_6+O_2であ
り、該エッチングガス中のO_2濃度を制御して前記条
件設定を行なって所望の断面形状を得るように成したこ
とを特徴とする特許請求の範囲第1項記載のドライエッ
チング方法。[Claims] 1. The etching mask is etched isotropically or semi-isotropically, and the film to be etched is simultaneously etched in a directional manner. A dry etching method characterized by the following. 2. The film to be etched is substrate silicon or polysilicon, the etching gas is SF_6+O_2, and the O_2 concentration in the etching gas is controlled to set the conditions to obtain a desired cross-sectional shape. A dry etching method according to claim 1, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21379984A JPS6191929A (en) | 1984-10-11 | 1984-10-11 | Dry etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21379984A JPS6191929A (en) | 1984-10-11 | 1984-10-11 | Dry etching method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6191929A true JPS6191929A (en) | 1986-05-10 |
Family
ID=16645234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21379984A Pending JPS6191929A (en) | 1984-10-11 | 1984-10-11 | Dry etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6191929A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63199428A (en) * | 1987-02-16 | 1988-08-17 | Nippon Telegr & Teleph Corp <Ntt> | Photo-dry etching device and method |
JPH02201925A (en) * | 1989-01-30 | 1990-08-10 | Fuji Electric Co Ltd | Deep-groove etching |
GB2430799A (en) * | 2003-09-30 | 2007-04-04 | Agere Systems Inc | Real-time gate etch critical dimension control by oxygen monitoring |
EP1786027A2 (en) * | 2005-11-14 | 2007-05-16 | Schott AG | Plasma etching of tapered structures |
-
1984
- 1984-10-11 JP JP21379984A patent/JPS6191929A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63199428A (en) * | 1987-02-16 | 1988-08-17 | Nippon Telegr & Teleph Corp <Ntt> | Photo-dry etching device and method |
JPH02201925A (en) * | 1989-01-30 | 1990-08-10 | Fuji Electric Co Ltd | Deep-groove etching |
GB2430799A (en) * | 2003-09-30 | 2007-04-04 | Agere Systems Inc | Real-time gate etch critical dimension control by oxygen monitoring |
GB2430799B (en) * | 2003-09-30 | 2007-09-26 | Agere Systems Inc | Real-time gate etch critical dimension control by oxygen monitoring |
EP1786027A2 (en) * | 2005-11-14 | 2007-05-16 | Schott AG | Plasma etching of tapered structures |
EP1786027A3 (en) * | 2005-11-14 | 2009-03-04 | Schott AG | Plasma etching of tapered structures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4522681A (en) | Method for tapered dry etching | |
US4956314A (en) | Differential etching of silicon nitride | |
JPS63173330A (en) | Slant contact etching | |
JPS61256724A (en) | Control for profile of plasma etching open hole | |
US4624739A (en) | Process using dry etchant to avoid mask-and-etch cycle | |
JPS6191929A (en) | Dry etching method | |
US4425183A (en) | Metal bevel process for multi-level metal semiconductor applications | |
JPS58101428A (en) | Method of etching silicon nitride film | |
US4514252A (en) | Technique of producing tapered features in integrated circuits | |
JPH051977B2 (en) | ||
KR930008841B1 (en) | Contact hole forming method | |
JPH03278543A (en) | Manufacture of field-effect transistor | |
JPH02189922A (en) | Manufacture of semiconductor device | |
JPS61121473A (en) | Manufacture of semiconductor device | |
JPS6043829A (en) | Dry etching method | |
JPH06318576A (en) | Dry etching | |
JPH01243426A (en) | Etching method for resist film | |
JPH02244720A (en) | Manufacture of semiconductor integrated circuit | |
JPS62296537A (en) | Manufacture of selective oxide film | |
JPH04155816A (en) | Manufacture of semiconductor device | |
JPS62144331A (en) | Etching method | |
JPH01244636A (en) | Manufacture of semiconductor device | |
JPH04346434A (en) | Manufacture of semiconductor device | |
JPH01124241A (en) | Formation of device isolation region | |
JPS62155520A (en) | Manufacture of semiconductor device |