JPS6190571A - ランレングス復号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はランレングス復号化回路に関し、特に高速ファ
クシミリにおいて使用するランレングス復号化回路に関
する。

〔従来の技術〕

近年の高速ファクシミＩＪにおいては、伝送時間の短縮
および伝送帯域幅圧縮等の目的から、文字情報等のラン
レングスを適当な圧縮符号に変換して伝送する方法が採
用されている。

圧縮符号化の１方法としてＣＣＩＴＴ勧告Ｔ４）で定め
るモディファイドホフマン（ＭＨ）　符号’ｉ−使用す
るものが一般的になっている。ＭＨ符号はランレングス
６３以下に対しては個個に定められているが、ランレン
グス６４以上に対しては６４ごとに定められていて、例
えばランレングス７゜Ｕ７０＝６４＋６としてコード化
している。

ＭＨ符号から導出されるランレングスを示す２進数コー
ドの復号においては、それぞれのランレングスを示す２
進数コードが白および点の連続するビット数を表わして
いるから、それぞれのランレングスから白および黒の画
素列をビット単位で処理して出力する必要がある。

このような変換処理に汎用マイクロコンピュータを使用
した場合、汎用マイクロコンピュータでの取扱い得るデ
ータの単位が４ビツト、８ビツト、１６ビツトというよ
うにワード固定であるため。

ビット単位の演算処理を行うとその処理に時間を要する
問題がある。

ま友、う／レングス復号化回路を専用のハードウェアで
構成した場合は、１例を示すと、ランレングス６３以下
（以下、下位桁という）に対応するものと、ランレング
ス６４以上（以下、上位桁という）に対応するものとの
２系列の回路を個別に用意する必要があり、構成が複雑
になる問題がある。

すなわち、従来のランレングス復号化回路は、回路構成
が複雑になるかまたは処理時間が長くなるという欠点が
ある。

〔発明の目的〕

本発明の目的は、予め準備したビット／ワード変換用の
テーブルを参照して、ワード単位の作業用レジスタにビ
ット詰めを行うことにより、低価格の汎用マイクロコン
ピュータを用いてワード単位で処理可能とし、簡単な回
路構成で処理時間が長くなることを防止できるランレン
グス復号化回路を提供することＶＣある。

〔発明の構成〕

本発明のランレングス復号化回路は、文字情報瀉のラン
レングスＲＬをＲＬ＝ａ　（Ｈ＋１　）十ｈ（ただし、
ａは零または正の整数、ｈは０≦ｈ≦Ｈなる整数）とし
たとき、ａ＝Ｑの場合はｈに対応するコードのみが割当
てられ、ａ≧１の場合はａ（Ｈ＋１）に対応するコード
とｈに対応するコードとのシリアルな組合せが割当てら
れる２進数コードを、前記ランレングスＲＩＬごとにａ
＝Ｑのときはｈに対応する２進数コードを所定ビット数
の１ワード、ａ≧１のときはａ（Ｈ＋１）およびｈそれ
ぞれに対応する２進数コードそれぞれを前記所定ビット
数の１ワード構成として順次格納するバッファメモリと
、前記所定ビット数をもつ作業用レジスタと、前・記バ
ッフ丁メモリがら前記２ンレングスＲＬｇワード単位で
読出しそれぞれのワードが示す前記ランレングスＫＬに
おける２進数コードと当該ワードの直前のワードが示す
前記ランレングスＲＬＫおける２進数コードを前記作業
用レジスタを用いてビット詰めしたときの前記所定ビッ
ト数に対する空きビットとにしたがって別に準備するテ
ーブルを参照してワード単位の処理を行い白に対して「
０」黒に対して「１」が与えられるビット単位の画素列
に展開する汎用マイクロコンピュータと、ワードごとの
前記ランレングス几りにおける２進数コードと前記空き
ビットとの数値関係に対応するビット／ワード変換のた
めの複数種類の前記テーブルを予め格納する読出専用メ
モリとを含んで構成される。

〔実施例」 以下に、本発明の実施例について図面を参照して詳細に
説明する。

第１図は本発明の一実施例を示すブロック図でランレン
グス復号化回路はランレングスをワード単位で格納する
ＲＡＭ１と、ＭＰＵ２と、レジスタ３と、ＲＯＭ４と、
展開後の画素列を格納するＲＡＭ５とを含む。

以下の説明では、１ワードのビット数を８ビット（１バ
イト）構成の場合とする。

第１図において、Ｉ（、ＡＭＩには図示しないランレン
グス変換部において、ＭＨ符号から２進数コードに変換
されたランレングスＫＬが８ビツト構成のワード単位で
、白ランに初まり黒→白→黒→の順に１ライン分格納さ
れる。

それぞれのランレングスＲＬのフォーマットは第２図（
ａ）、（ｂ）に示すようになる。すなわち、第２図（ａ
）はランレングスＲＬがθ〜６３の場合で、２ビツトの
判定符号と６ビツトの２進数コードからなる１ワード構
成である。第２図（ｂ）はランレングスＲＬが６４〜２
０４８の場合で、第１ワードは２ビツトの判定符号と６
ビツトの下位桁２進数コード、第２ワードは２ビツトの
判定符号と６ビツトの上位桁２進数コードからなる２ワ
ード構成である。ここで、１ライン当りの画素ビット数
は２０４８とする。

Ｍ　Ｐ　Ｕ　２は１ワード８ビツトの処理単位をもつ汎
用マイクロコンピュータで、後述するアルゴリズムにし
たがって、ビット単位のランレングスＫＬをワード単位
で処理し画素列に展開する。

Ｍ　Ｐ　０２は図示しない受信制御部からの復号要求信
号Ｆに応じて、ＲＡＭＩから書込み順にワード単位でラ
ンレングスＲＬを読出す。このとき、ワードごとの判定
符号を識別して、そのワードが１ワード構成か、２ワー
ド構成の下位桁かの判別を行い、判別結果に応じて処理
手順を選択する。

ＭＰＵ２の処理単位は１ワード（この場合、１バイト）
でちるから、ＲＡＭ５への出力転送の単位は１バイトに
なる。これに対し、ランレングスＲＩＬの示すランＲ（
白ランＲｗ１黒ランＲＢ）はビット単位であるから、ビ
ット−バイト詰めの処理を行う。

すなわち、ＲＡＭＩから入力した第１′４目のワード（
例えば、１ワード構成とする）の示すランレングスＫＬ
Ｏ白ランＲｗにしたがって、１バイトの中間処理用のレ
ジスタ３の左から＋ｍに、第３図に示すように、白画累
として「０」を詰める。

１バイト詰ったとき、ＲＡＭ５へ１バイト転送する。こ
れを白ランＲ，に対応して繰返し行い、そのワードに対
するレジスタ３の最終の空きビットＢを記憶する。

次の１ワードをＲＡＭ１から読出し、前のワードに対す
るレジスタ３の空きビットＢから順に、そのワードが示
す黒ランＲＢにしたがって黒画素として「１」を詰めて
、上記と°同様に１バイト単位でＲＡＭ５に転送し、そ
のワードに対するレジスタ３の空きビットＢ′を記憶す
る。この空きビットＢ′は、次のワード処理時の空きピ
ッ）Ｈになる。以上の動作を、ＲＡＭＩに格納し７たラ
ンレングスＫＬが空になるまで繰返し行う。

ＲＡＭ５は１ライン分の画素列を札納する容量（この場
合、２５Ｇバイ＋）をもち、ＲＡ　Ｍ　５が１杯になる
と１ラインの復号完了信号ＥがＭ　Ｐ　Ｕ２から受信制
御部に供給されて、ＲＡＪＪ５から格納画素列を読出す
とともに、’ｔＡＭｌへの次のラインに対するランレン
グスＲＬの書込みを行う。

以上のビット−バイト詰めの際、処理速［［ｆ：短縮す
るために、ビット操作よりむしろ予めＲＯＭ４に格納す
るテーブルを参照して行う。

テーブルには、ランレングスＫＬの２進数コードが示す
ランＲと、直前のワードに対するレジスタ３の空きビッ
トＢとの関係にしたがりて、テーブルＳ、ＸおよびＹの
３種類がおる。

テーブル８には、「Ｒ−Ｂ≧８」の場合における［（Ｒ
−Ｂ／８＝ｎ＋ＤＪに対する「８−Ｄ」と「ｎ」とが、
それぞれの「几−Ｂ」に対して格納される。

ＭＰＵ２は空きビットＢにビット詰めして１バイト転送
した後「Ｒ，−ＢＪを求め、テーブルＳの索引アドレス
にｒＴＬ−ＢＪを加えたアドレスで、テーブルＳから該
当する「５−ＤＪと「ｎ」とを求めて記憶する。この場
合、「ＯＪまたは「１」をｎバイト転送した後、レジス
タ３に左からＤビット詰められるので、処理後の空きビ
ットＢＩ　は「８−Ｄ」になる。

テーブルＸには、黒のランレングスＲＩＬに対する黒ラ
ンＲＢと空きビットＢとの関係がｒＲｍ＝Ｂ」のときの
、黒ランＲＢに対しく１）式で求められるＸ個の「１」
が格納されていて、テープルＸの索引アドレスと黒ラン
ＲＢ＜！：をアドレスとじて「Ｘ」を読出し、レジスタ
３の空きビットに詰める。レジスタ３は１杯になるので
１バイト転送する。レジスタ３の処理後の空きピッ）Ｂ
／は「８」になる。

テーブルｘ＜ｘ＞＝”）、”　２’・・・町・・・旧・
・（１）１ツ０ 例えば、ｘ＝５のときはｌ’−１１１１１Ｊとなる。

テーブルＹには、黒のランレングスＲＩＬに対する黒ラ
ンＲ，と空きビットＢとの関係がｒＢ＞Ｒｉ＋Ｊのとき
の、黒ランＲＢに対しく２）式で求められるＸ個の「１
」が格納されていて、テーブルＹの索引アドレスと「Ｂ
」およびｒＲＢＪとをアドレスとしてｒｘ、ｙＪを求め
、レジスタ３の右からｙビットの位置から左へＸ個の「
ｌ」を詰める。処理後のレジスタ３の空きビットＢ’は
ｒｙ−ｘミＢ−ＲＢＪ　　となる。

例えば、Ｘ＝３．）’＝５のときは「１１１ｏｏ」とな
る。

次に、２ンレングスＲ，Ｌに対するワード処理のアルゴ
リズムについて説明する。

Ｍ　Ｐ　Ｕ　２が復号要求信号ＦＫ応じて１ラインに対
応するランレングスＲＬの復号を開始するとき、レジス
タ３は初期状態（すなわち、すべて「０」で空きビット
Ｂがｒ８ｊ　）になっている。ＲＡＭ１から読出される
第１番目のワードは白のランレングスＲＬで、以後点→
白→黒と繰返される。

第４図は白ランＲｗ処理の動作を説明するためのフロー
チャートである。以下に、第４図を参照して白ラン几Ｗ
処理の動作を説明する。

いま、任意番目の白のワードがＲＡＭ１から読出された
とする（１１）。

ＭＰＵ２ｉ−１ワードの判定符号を検出して、そのワー
ドが１ワード構成か２ワード構成の下位桁かのいずれか
を判別し、判別結果を記憶する（１２）。

ワードの示す白ランＲ，とレジスタ３の空きビットＢと
の数値関係がｒＲｗ＜Ｂ　Ｊ　（１３）、ｒＲｗ＝ＢＪ
（２４）、ｒＲｗ＞ＢでＲｗ＝Ｂ＜８　Ｊ　（３４）、
ｒＲＷ＞　　　　　’ＢでＲ，−Ｂ≧８」　（４５）の
いずれに該当するかを判定し、以下の処理手順を選択す
る。

「ＲｗくＢ」の場合は（１３）、レジスタ３の空きビッ
トＢから白ランＲｗを減算しくｘ４Ｌその結果の「Ｈ−
ＦＬｙＪをレジスタ３の空きビットＢ′として記憶する
（１５）。

１ワード構成のときはそのワードの処理を終や黒ランＲ
Ｂの処理に移る。２ワード構成のときは（１６）、続い
て上位桁の第２ワードをＲＡＭ　１から続出す（１７）
。第２ワードの白ランＩＬ’　ｗは６４の倍数であるか
ら、レジスタ３の空きビットＢ′は１杯になるので、そ
の１バイトの画素列をＲＡＭ５に転送する（１８）。

白ラン１％Ｉｗの余りビット、すなわちｌ’−８２ｗ−
Ｂ’Ｊを８で除算し、その商ｍを求め余りは捨てる（１
９）。

１バイトの「０」をｍ回ＲＡＭ５に転送する（２ｏ）。

ｍ回ＶＣ達しないときは（２１’）ｌを加えて（２２）
（３０）に戻る。ｍ回に達したときは（２１ン、白ラン
Ｒ／ｗの最終の余りビットをレジスタ３に詰める。この
とき、レジスタ３の空きビットＢ“　はｒＢ’＝Ｂ−Ｒ
ＷＩとなるので、この値を記憶しく２３）、黒ラン処理
に移る。

ｒＲＷ　＝　ＢＪの場合は（２４）、レジスタ３の空き
ビットＢは１杯になるので、１バイトをＲＡＭ５に転送
する（２５）。処理後のレジスタ３の空きビットＢｙ　
は「８」になる（２６）。

１ワード構成のときはそのワードの処理を終り、２ワー
ド構成のときは（２７）、ＲＡＭ１から第２ワードを受
領する（２８）。第２ワードの白ランＲ：　ｗ　ｔ　８
で除算し、その商ｍを記憶する（２９）。

白ランＲ′ｗは６４０倍数であるから余りはでない。

１バイトの「０」ｆ：ｍ回ＲＡＭ５に転送する（３０）
。

ｍ回に達しないときは（３１）１を加えて（３２）、（
３０）に戻る。ｍ回に達したときは（３１）、レジスタ
３の空きビットＢ１は「Ｂ’＝８４　　になるので（３
３）％　これを記憶して２ワード構成のワード処理を終
る。

ｒＲｗ＞ＢでＲｗ−Ｂ（ｓＪの場合は（３４ン、レジス
タ３の空きビットＢは１杯になるので、１バイトをＲＡ
　ｈｉ　５に転送する（３５）。「Ｒｗ　　ＢＪをｇ（
ｎＬ　（３６）、減算結果に相当する「０」をレジスタ
３の左から詰める。それ故、処理後のしジスタ３の空き
ビットＢ′はｒｓ　−（Ｒｗ−Ｂ）Ｊになる（３７）。

１ワード構戊のときはそのワードの処理を終り、２ワー
ド構成のときは（３８）、Ｔ’ｌ、ＡＭｌから第２ワー
ドを受領する（３９）。第２ワードの白ランＲ’Ｈに対
して、上記したｒＲｗ＝ＢＪのときの第２ワード処理と
同様に処理して、１バイトの「０」をｍ回転送する。第
４図における参照記号（４０）〜（４３）が対応する。

処理後のレジスタ３の空きビットＢ・は「Ｂ′」に等し
く、「８−（Ｒｗ−Ｂ）Ｊになり（４４）、２ワード構
成のワードの処理を終る。

ｒＲｗ＞ＢでＲｗ−Ｂ≧８」の場合は（４５）、上記と
同様にレジスタ３の空きビットＢが１杯になるので、Ｒ
ＡＭ５に１バイトを転送する（４６）。

ｒＲｗ−ＢＪを演算しく４７）、減算結果に基づき前述
したテーブルＳを索引して（４８）％　　ｒＲｗＢ）／
８＝ｎ＋ＤｊのｒｎＪとｒＢ−ＤＪとを求め記憶する（
４９）。　□ １バイトの「０」をｎ回転送しく５０）、０回１バイト
の「０」をｎ回転送しく５０）、ｎ回に達しないとき（
５１）、１を加えて（５２）、（５０）に戻る。ｎ回に
達したとき（５１Ｌ　レジスタ３に左からＤ個の「Ｏｊ
を詰め、レジスタ３の空きビットＢ′はｒｓ−ＤＪにな
る（５３）。

１ワード構成のときはそのワードの処理を終り、２ワー
ド構成のときは（５４）、ＲＡＭ１から第２ワードを受
領する（５５）。第２ワードの白ランＲ′ｗ　　に対し
て、前述したｒＲｗ＝ＢＪのときの第２ワード処理と同
様に処理して、１ノくイトの「０」をｍ回ＲＡＭ５に転
送する。第４図における参照記号（５６）〜（５９）が
対応する。処理後のレジスタ３の空きビットＢ１は［Ｂ
’Ｊに等しく、［８−Ｉ）Ｊになり（６０）、２ワード
構成のワードの処理を終る。

次に、第５因のフローチャートを参照して、黒２′８”
０−′″６ｃｍ’ｐ”″″″〜・　　　　　　、ＭＰＵ
２は直前の白ワードの処理を終了したとき、Ｒ，ＡＭＩ
から黒の１ワードを受領する（６１）。

黒ワードについても前述の白ワードのときと同様に、１
ワード構成か２ワード構成の下位桁かの判別を行い（６
２）、判別結果を記憶する。硬いで、そのワードが示す
黒ランＲＢ　と直前の白ランＲｗに対するレジスタ３の
空きビットＢとの数値関係が田ｎ＜Ｂｊ（６３）、ｒ’
Ｒｓ＝ＢＪ　（７５）　、ｒ”几Ｂ〉ＢでＲＢ−Ｂ＜　
８　Ｊ　　（８６）、ｒＲｎ＞ＢでＲＢ−Ｂ≧８Ｊ（９
９）のいずれであるかを判定する。

ＦＲＢ＜ＢＪ　のときは（６３）、ｒＢ−ＲＢＪを算出
しく６４）、黒ランＲＩｌおよび空きビットＢに基づき
前述したテーブルＹをＲＯＭ４わら索引する（６５）。

索引結果の黒画素「１」をレジスタ３にｈ吉める。レジ
スタ３の空きビットＢ′は「Ｂ−Ｒ，Ｊになり（６６）
、　　これを記憶する。

１ワード構成のときはそのワードの処理を終）、２ワー
ド構成のときは（６７）、ＲＡＭ１から第２ワードを受
領する（６８）。第２ワードの黒ラン１％／　、は６４
の倍数であるから、レジλり３の空きビットＢ′　　は
１杯になるので、その１バイトの画素列をルＡＭ５に転
送する（６９）。

黒ランＲ／、の余りビット、すなわち「）Ｌ’Ｂ−ＢＪ
を８で除算し、その商ｍを求め余りは捨てる（７０）１
バイトのｒｌＪをｍ回Ｒ，ＡＭ５に転送する（７１）。

ｍ回に達しないとき（７２）１を加えて（７３）、（７
１）に戻る。ｍ回に達したときは（７２）゛黒ランｆ％
ｒ、の最終の余りビットでレジスタ３に詰める。このと
き、レジスタ３の空きビットＢ１はｒＢ　’Ｊに等しい
のでｒＢ−ＲｍＪになシ（７４）、この値を記憶して黒
ワードの処理を終り、白ラン処理に移る。

「Ｒ１１＝Ｂ」の場合は（７５）、黒ランＲａに基づき
前述したテーブルｘｌ索引する（７６）。索引結果の黒
画素「１」をレジスタ３の空きビットＢに詰める。レジ
スタ３は１杯になるので、１バイトの画素列を）ＬＡＭ
５に転送する（７７）。処理後のレジスタ３の空きビッ
トＢ′は「８」になる（７８）。

・１ワード構成のときはそのワードの処理を終り、２ワ
ード構成のときは（７９）、ＲＡＭＩから第　　１２ワ
ードを受領する（８０）。第２ワードの黒ランＲ′Ｂを
８で除算し、その商ｍを記憶する（８１）。

黒ランＲ′Ｂは６４の倍数であるから余りはでない。

１バイトの「１」をｍ回ＲＡＭ５に転送する（８２）。

ｍ回に達しないとき（８３）１を加えて（８４）、（８
２）に戻る。ｍ回に達したときは（８３）、レジスタ３
の空きビットＢ＃ｌ’ｉ　ｒＢ’　＝　８Ｊ　　になる
ので（８５）、これを記憶して２ワード構成のワード処
理を終る。

１、’）ＢでＰｕＢ−Ｂ〈８」の場合は（８６）、空き
ビットＢに基づきテーブルＸを索引する（８７）。

索引結果の黒画素「１」をレジスタ３の空きビットＢに
詰める。レジスタ３が１杯になるので、１バイトの画素
列をＲＡＭ　５　ＴＦ−転送する（８８）。

黒ランＲＢの余りビットはｒＲｓ−ＢＪであるから、ｒ
Ｒｎ−ＢＪを算出しく８９）、減算結果に基づき前述し
たテーブルＹを索引する（９０）。索引結果の黒画素「
１」をレジスタ３の左から詰め、レジスタ３の空ビット
Ｂ′はｒｓ　−（Ｒａ−Ｂ）ｊになる（９１）。

１ワード構成のときはそのワードの処理を終り２ワード
栂成のときは（９２）、ＲＡＭ１から第２ワードを受領
する（９３）。第２ワードの黒ランＲ’　Ｂに対して、
上記したｒＲｎ＝ＢＪのときの第２ワード処理と同様に
処理して、１バイトの「１」をｍ回転送する。第５図に
おける参照記号（９４）〜（９７）が対応する。処理後
のレジスタ３の空きビットＢ＃はｒＢ’＝８−（ＲＢ　
　Ｂ）Ｊ　　になり（９８）、２ワード構成の黒ワード
の処理を終る。

ｒＲｎ＞ＢでＲＢ−Ｂ≧８」の場合は（９９Ｌ空きビッ
トＢに基づきテーブルＸを索引する（１００）。

索引結果の黒画素「１」をレジスタ３の空きビットＢに
詰める。レジスタ３が１杯になるので、１バイトの画素
列をＲＡＭ５に転送する（１０１）。

黒ランＲ，の余シビットは［ａ、−ＢＪであるから、ｒ
Ｒｎ　　ＢＪを算出しく１０２）、減算結果に基づき前
述したテーブルＳを索引して（１０３）、ｒ（Ｒｎ−Ｂ
）／８＝ｎ＋ＤＪのｒｎＪとｒｓ−ＤＪとを求めて記憶
する（１０４）。

１バイトの「１」をｎ回転送する（１０５）。

ｎ回に達しないとき（１０６）１を加えて（１０７）、
（１０５）に戻る。ｎ回に達したときは（１０６）、レ
ジスタ３の空きビットＢ′はｒｓ−ＤＪになる（１０８
）。

１ワード構成のときはそのワードの処理を終り、２ワー
ド構成のときは（１０９）、ａＡＭｌから第２ワードを
受領する（１１０）。第２ワードの黒ランｆ％Ｉ　、に
対して、前述のｒＲｉ＋＝ＢＪのときの第２ワード処理
と同様に処理して、１バイトの「１」をｍ回転送する。

第５図における参照番号（１１１）〜（１１４）が対応
する。処理後のレジスタ３の空きビットＢ＃は「Ｂ’　
＝ｓ−ＤＪになり（１１５）、２ワード構成の黒ワード
の処理を終り白ランＲ，処理に移る。

以上の処理を繰返し行い、ＲＡＭＩに格納したランレン
グスＲＬがなくなったとき、ＲＡＭ５が１杯になるので
１ラインに対する復号化を終了し、ＭＰＵ２から受信制
御部に復号完了信号Ｅが出力される。

〔発明の効果〕

以上述べたように、本発明のランレングス徨号化回路は
、ランレングスをビット処理して画素列に変換する代り
に、予め読出専用メモリに格納したビット／ワード変換
用のテーブルを参照して、ワード態位の作業用レジスタ
にビット−ワード詰めを行うことにより、低価格の汎用
マイクロコンピュータを利用してワード単位で処理して
画素列に展開可能とし、簡単な回路構成で処理時間が長
くなることを防止できるので、高速ファクシミリの信号
圧縮における安価で有効な復号化手段をア現できるとい
う効果がある。

【図面の簡単な説明】

めの概念図、第３図はレジスタのビット−ワード詰め動
作の説明図、第４図は白ラン処理を説明するためのフロ
ーチャート、第５図は黒ラン処理を説明するためのフロ
ーチャートである。 図において、１・・・・・・）ｌ、ＡＭ、２・・・・・
・ＭＰＵ、３・・・・・・レジスタ、４・・・・・・Ｒ
ＯＭ。

Claims (1)

【特許請求の範囲】
1. 文字情報等のランレングスＲＬをＲＬ＝ａ（Ｈ＋１）＋
   ｈ（ただし、ａは零または正の整数、ｈは０≦ｈ≦Ｈな
   る整数）としたとき、ａ＝０の場合はｈに対応するコー
   ドのみが割当てられ、ａ≧１の場合はａ（Ｈ＋１）に対
   応するコードとｈに対応するコードとのシリアルな組合
   せが割当てられる２進数コードを、前記ランレングスＲ
   Ｌごとにａ＝０のときはｈに対応する２進数コードを所
   定ビット数の１ワード、ａ≧１のときはａ（Ｈ＋１）お
   よびｈそれぞれに対応する２進数コードそれぞれを前記
   所定ビット数の１ワード構成として順次格納するバッフ
   ァメモリと、前記所定ビット数をもつ作業用レジスタと
   、前記バッファメモリから前記ランレングスＲＬをワー
   ド単位で読出しそれぞれのワードが示す前記ランレング
   スＲＬにおける２進数コードと当該ワードの直前のワー
   ドが示す前記ランレングスＲＬにおける２進数コードを
   前記作業用レジスタを用いてビット詰めしたときの前記
   所定ビット数に対する空きビットとにしたがって別に準
   備するテーブルを参照してワード単位の処理を行い白に
   対して「０」黒に対して「１」が与えられるビット単位
   の画素列に展開する汎用マイクロコンピュータと、ワー
   ドごとの前記ランレングスＲＬにおける２進数コードと
   前記空きビットとの数値関係に対応するビット／ワード
   変換のための複数種類の前記テーブルを予め格納する読
   出専用メモリとを含むことを特徴とするランレングス復
   号化回路。