JPS6187444A - 2-wire type semi-duplex communication system - Google Patents

2-wire type semi-duplex communication system

Info

Publication number
JPS6187444A
JPS6187444A JP20712684A JP20712684A JPS6187444A JP S6187444 A JPS6187444 A JP S6187444A JP 20712684 A JP20712684 A JP 20712684A JP 20712684 A JP20712684 A JP 20712684A JP S6187444 A JPS6187444 A JP S6187444A
Authority
JP
Japan
Prior art keywords
data
character string
information
transmission
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20712684A
Other languages
Japanese (ja)
Inventor
Takeshi Ito
剛 伊藤
Susumu Fujiwara
進 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20712684A priority Critical patent/JPS6187444A/en
Publication of JPS6187444A publication Critical patent/JPS6187444A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Abstract

PURPOSE:To avoid transmission of ineffective data by controlling the transmission in response to an opposite device to a transmission request to avoid the start of transmission when the reception of the opposite device is disabled. CONSTITUTION:In transmitting data from the device A to a device B, a controller CTL gives a command to transmit information representing the transmission request to a pattern generator PG. the PG transmits a character string comprising specific bit pattern BP from transmission request information to the device B via a gate OR and a data line S1. The character string comprising specific BP from the information representing the propriety of the reception of request from the device B from the data line S2 is received and stored in a register REG. When the CTL recognizes that this information is possible for reception, the data start character string is transmitted to the PG, the information representing the length of data is fed to the counter CNT and the bit string forming an optional BP from the data stored in a memory SM is fed to the device B via an OR and an S1 respectively. The device B does not receive the specific character string as a character string but as data.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ通信端末同士、情報処理装置同士、或
いは端末と情報処理装置との間、なとでデータ線を介し
て、任意のビットパターンから成るビット列をデータと
して送受信するための2線式半二重通信方式に関するも
のである。
[Detailed Description of the Invention] [Industrial Field of Application] The present invention provides data communication between data communication terminals, between information processing devices, or between a terminal and an information processing device via a data line. The present invention relates to a two-wire half-duplex communication system for transmitting and receiving bit strings consisting of patterns as data.

〔従来の技術〕[Conventional technology]

従来、データ通信方式としては、互いに通信を行う二つ
の装置の間に、送信用データ線と受信用データ線をもち
、7ビノト或いは8ビツトを単位として構成された文字
をデータとして伝送し、データの最後を表示する文字に
より、データ送信の終了を表示するという方式が採られ
ていた。
Conventionally, data communication systems have a transmission data line and a reception data line between two devices that communicate with each other, and characters composed of 7 bits or 8 bits are transmitted as data. A system was adopted in which the end of data transmission was indicated by a character indicating the end of the data.

このため、通信を行わんとする二つの装置か、例えば上
述の如く情報処理装置などであって、任意のビットパタ
ーンから成るビット列をデータとして送受信したいとい
う場合、送受信中のビットパターンの中に、送信終了を
表示する文字に対応したビットパターンが含まれている
と、それをデータとしてではなく、送信終了を表示する
文字として解釈してしまい、途中でデータ通信が終了す
ることになり、結果として、任意のビットパターンをも
つヒ゛ノド列の送信はできないという欠点があった。
Therefore, when two devices that want to communicate, such as an information processing device as mentioned above, want to send and receive a bit string consisting of arbitrary bit patterns as data, some of the bit patterns being sent and received include If a bit pattern corresponding to a character indicating the end of transmission is included, it will be interpreted as a character indicating the end of transmission rather than as data, resulting in data communication being terminated midway. However, it had the disadvantage that it was not possible to transmit a string of nodes with arbitrary bit patterns.

また従来のデータ通信方式では、受信不可或いは可能を
示す文字列(特定のビットパターンから成る)が予め決
められており、送信中に、相手装置からその文字列が送
られてくると、それに従って送信を中止したり再開した
りする方法が採られており、その結果、相手装置が完全
に所要データの受信が可能であることを確認せずにデー
タの送信を開始してしまい、結果として、データ通信が
失敗に帰すこともあるという欠点があった。
In addition, in conventional data communication systems, a character string (consisting of a specific bit pattern) indicating that reception is not possible or possible is determined in advance, and when that character string is sent from the other party's device during transmission, it is A method is adopted in which transmission is stopped and restarted, and as a result, data transmission is started without confirming that the other device is completely capable of receiving the required data, and as a result, There was a drawback that data communication could sometimes result in failure.

〔発明が解決しようとする問題点〕 そこで本発明では、従来のデータ通信方式において、任
意のビットパターンから成るビット列をデータとして送
信可能にすること、また相手装置が確実に受信可能であ
ることを確認してからデータ送信を開始し、無効なデー
タ送信をしないようにすること、を解決すべき問題点と
している。
[Problems to be Solved by the Invention] Therefore, in the present invention, in the conventional data communication system, it is possible to transmit a bit string consisting of an arbitrary bit pattern as data, and to ensure that the other device can receive it reliably. The problem to be solved is to start data transmission after confirmation and to avoid sending invalid data.

従って本発明は、二つの装置の間で、任意のビットパタ
ーンから成るビット列をデータとして送受信することが
でき、また一旦開始したデータ送信は必らず最後まで行
われ、途中で失敗に帰することのないようにした2線式
半二重通信方弐を提供するごとにある。
Therefore, the present invention allows a bit string consisting of an arbitrary bit pattern to be transmitted and received as data between two devices, and once data transmission is started, it is always completed until the end, and there is no possibility of a failure midway through. It provides a two-wire half-duplex communication method that eliminates the

〔問題点を解決するための手段および作用〕本発明によ
る2線式半二重通信方式は、任意のビットパターンを形
成するビット列をデータとして送信するためのデータ線
と受信するためのデータ線とを介して相互に接続され、
互いに通、信を行う二つの装置において、送信すべきデ
ータを持つ装置が、送信要求を示す情報を、特定のビッ
トパターンにより構成される文字列としてデータ線を介
して送ることによりデータの送信要求を相手装置に伝え
、相手装置からデータ線を介して、要求の受け入れの可
否を示す情報として、同じく特定のビットパターンによ
り構成される文字列を受けた後に、可の場合には、デー
タの開始を示す情報としての文字列と、それに続くデー
タの長さを示す情t13を送った後に、データ線を介し
てデータ(任意のビットパターンを形成するビット列)
の送信を開始し、相手装置は、受信するデータの中に、
特定の文字列を表わすビットパターンが含まれていても
、それを文字列として認識することなく、データとして
受信するようにしたことを特徴としている。
[Means and effects for solving the problem] The two-wire half-duplex communication system according to the present invention uses a data line for transmitting a bit string forming an arbitrary bit pattern as data and a data line for receiving it. are connected to each other through
When two devices communicate with each other, the device that has the data to send sends information indicating the request to send via the data line as a character string made up of a specific bit pattern, thereby requesting the data to be sent. is transmitted to the other device, and after receiving a character string also made up of a specific bit pattern from the other device via the data line as information indicating whether or not the request can be accepted, if the request is accepted, the start of the data is sent to the other device. After sending a character string as information indicating the following information and information t13 indicating the length of the data, data (a bit string forming an arbitrary bit pattern) is sent via the data line.
The other device starts sending the data, and the other device receives the following data:
The feature is that even if a bit pattern representing a specific character string is included, it is received as data without being recognized as a character string.

〔実施(;II ) 次に図を参照して本発明の詳細な説明する。[Implementation (;II) The present invention will now be described in detail with reference to the drawings.

図は本発明の一実施例を示すブロック図である。The figure is a block diagram showing one embodiment of the present invention.

同図に8いて、A及びBは互いに通信を行う装置、SM
は装置Aが装置Bに送信すべきデータを記憶するための
メモリ、CNTはsMに記憶されているデータの量を示
ずカウンタ、RMは装置Bから送信されるデータを記憶
するメモリ、PGは装置Aが装置Bに対して情報受信が
可能であるか否かをしめす文字列と、装置Aが装置Bに
対して送信の要求があることを示す文字列と、メモ98
M内の情報を送る時にその開始を示す文字を発生するパ
ターンジェネレータ、ORはメモリS Mから送られる
データとパルスジヱネレータPGから送られる文字列と
カウンタCNTから送られるデータ量の情報のヒント毎
の論理和を取って装置Bへ送信するオア回路、REGは
装置Bから送られてくる送信要求文字列や、メモリRM
に受信されるべき情報の開始を示す文字列や、装置Bの
受信可能或いは不可を示す文字列や、メモリRMに受信
されるへきデータ量を示す情報を装置Bか、ら受信する
ためのレジスタ、CT Lは全体の情・)しの流れを制
御するコントローラ、AND 1は装置Bがら送信され
る情tkをコントローラCTLの信号との論理積を取っ
てL・シスタREGへ受信するためのアンド回路、AN
D2は装置Bから送信される情報をコントローラCTL
の信号との論理積を取ってメモリRMへ受信するための
テント回路である。
8 in the same figure, A and B are devices that communicate with each other, SM
is a memory for storing data to be transmitted from device A to device B, CNT is a counter that does not indicate the amount of data stored in sM, RM is a memory for storing data to be transmitted from device B, and PG is a memory for storing data to be transmitted from device B. A character string indicating whether device A can receive information from device B, a character string indicating that device A has a request for transmission to device B, and memo 98.
A pattern generator that generates a character indicating the start of the information in M when it is sent; OR is the data sent from the memory SM, a character string sent from the pulse generator PG, and a hint of the amount of data sent from the counter CNT. The OR circuit that takes the logical sum of each and sends it to device B, REG is the transmission request character string sent from device B, and the memory RM.
A register for receiving from device B a character string indicating the start of information to be received by device B, a character string indicating whether device B is capable of receiving information, and information indicating the amount of data to be received in memory RM. , CT L is a controller that controls the overall flow of information, AND 1 is an AND 1 that takes the AND of the information tk sent from device B with the signal of controller CTL, and receives it to L sister REG. circuit, AN
D2 transmits information sent from device B to controller CTL.
This is a tent circuit for performing a logical product with a signal of , and receiving the result to the memory RM.

また、Slは装置Aが装置Bにデータ或いは文字列を送
信するためのデータ線、s2は装置Bが装置へにデータ
或いは文字列を送信するためのデータ線、Flは装置へ
の外部装置がメモリSMへ情報を書き込むためのデータ
線、F2は外部装置か装置ΔにメモリSMの内容を送信
するように要求するための制御線、F3は装置Aがメモ
リRMる、二受信データかあることやメモリSMの内容
が送!、;′L符わ−9たごとを外部装置に通知するた
めの制イall 、i、’i!、1・′4は”、、′:
、置八がへ部装置にメモリRMの内容を伝えるためのデ
ータ線、clはメモリSM(2)内容を順次データ線′
I゛4へ送り込む契機を与える制御線、T Iはメモリ
SMに書き込まれたデータの量をカウンタCNTへ書き
込むための制御線、l゛2はカウンタCNTの情報をコ
ントローラCT1、−・通知する制御線、T3はカウン
タCNTの内容をオア回路ORへ送るためのデータ線、
T5はメモ13M内のデータの送信が終了したときそれ
をコントローラCTLへ通知するための制御線、I) 
1はパルスジェネレータPGに対して受信可能を示す文
字列を発生することを指示する制御綿、F2はパルスジ
ェネレータPCに対して受信不可を示す文字列を発生す
ることを指示する制御線、F3はパルスジェネレータP
Gに対して送信要求の文字列を発生ずることを指示する
制御線、F4はパルスジェネレータPGに対して送信開
始の文字列を発生することを指示する制御線、(−:2
はパルスジェネレータl) Gが発生ずる文字列を順次
にデータ線P5へ送り込む契機を与える制i:III線
、C3はカウンタCN Tの内容を1叩次にデータ綿′
「3へ送り込む契機を与える制御線、C4はデータ線S
2に送信されてきた情報を信号綿R1へ送り込むために
アンド回路ANDIへ入力される制御線、C5はデータ
線S2に送信されてきた情報を信号線R2へ送り込むた
めにアンド回路AND2へ入力される制御線、C6は指
示された量のデータを信号VAR2から受信するようメ
モリRMに指示する制御線、C7はコントローラCTL
がレジスタREGに対して制御綿R1からの情報を受信
する。
In addition, Sl is a data line for device A to send data or character strings to device B, s2 is a data line for device B to send data or character strings to the device, and Fl is a data line for connecting external devices to the device. A data line for writing information to the memory SM, F2 is a control line for requesting an external device or device Δ to send the contents of the memory SM, and F3 is a data line for device A to write to the memory RM. And send the contents of memory SM! , ;'L sign wa-9 Controls for notifying external devices of all ,i,'i! , 1・′4 is”,,′:
, Okihachi is a data line for transmitting the contents of the memory RM to the main unit, and cl is a data line for sequentially transmitting the contents of the memory SM (2).
TI is a control line that triggers sending data to the counter CNT, TI is a control line that writes the amount of data written in the memory SM to the counter CNT, and TI is a control line that notifies the controller CT1 of the information in the counter CNT. The line T3 is a data line for sending the contents of the counter CNT to the OR circuit OR.
T5 is a control line for notifying the controller CTL when the transmission of data in the memo 13M is completed, I)
1 is a control line that instructs the pulse generator PG to generate a character string indicating that reception is possible, F2 is a control line that instructs the pulse generator PC to generate a character string that indicates that reception is not possible, and F3 is a control line that instructs the pulse generator PC to generate a character string that indicates reception is not possible. Pulse generator P
F4 is a control line that instructs pulse generator PG to generate a character string for sending a transmission request; F4 is a control line that instructs pulse generator PG to generate a character string for starting transmission; (-:2
is a pulse generator (I) that gives an opportunity to sequentially send the character strings generated by G to the data line P5.
"C4 is the control line that triggers sending data to S3, and C4 is the data line S.
A control line C5 is input to the AND circuit ANDI to send the information sent to the data line S2 to the signal line R1, and a control line C5 is input to the AND circuit AND2 to send the information sent to the data line S2 to the signal line R2. C6 is a control line that instructs memory RM to receive the indicated amount of data from signal VAR2, and C7 is a control line that instructs controller CTL.
receives information from control cotton R1 into register REG.

よう指示するための制御線、R3はレジスタREGの内
′1“fをコントローラCTLが参照するための制御線
である。
A control line R3 for instructing is a control line for the controller CTL to refer to '1'f in the register REG.

次(こ動作を説明する。外部装置はデータ線F1により
装置へのSMに対してデータを書き込み、その後、制御
線F2により送信を要求する。
Next, this operation will be explained. The external device writes data to the SM of the device through the data line F1, and then requests transmission through the control line F2.

装置へのコントローラCT Lは制御線P3に信号を送
りパルスジェネレータPGに送信要求を示す文字列の発
生を指示するとともに、制御線C2にその文字列をデー
タ綿P5に送り込むための信号を送る。データ線P5に
送られたパターンはオフ回路ORを通り、データ綿S1
を介して装置Bに送られる。それとともにコントローラ
CT Lは制御:ijl! C4とC7に信号を送り、
データ線S2に送られて来る情fシをレジスタREGに
受信するよう(p (1+:°1する。
The controller CT L for the device sends a signal to the control line P3 to instruct the pulse generator PG to generate a character string indicating a transmission request, and also sends a signal to the control line C2 to send the character string to the data string P5. The pattern sent to the data line P5 passes through the off-circuit OR, and the data line S1
is sent to device B via. At the same time, the controller CT L controls: ijl! Send a signal to C4 and C7,
The register REG receives the information sent to the data line S2 (p (1+:°1).

コントローラCTLは制御線R3を介して送られてきた
情(じを参照し、それが送信要求に対してとのように応
答したかを判断する。もしレジスタRE G内の情報が
受信可能を示す文字列であるならば、制御線P3の信号
を止め、制御線P4に信号を送り送信開始の文字列を装
置Bへ送る。それが送り終わると制御線P4の信号を止
め、制御線C3に信号を送り、カウンタCNTの情報を
装置Bへ送る。それか終わると制御線C3を止め、制御
線CIに信号を送り、メモリSMの内容を装置Bヘカウ
ンタCN Tに示される量だけ送信ずろ。
The controller CTL refers to the information sent via the control line R3 and determines whether it has responded to the transmission request as such.If the information in the register REG indicates that it is ready to receive If it is a character string, stop the signal on the control line P3, send a signal to the control line P4, and send the character string to start transmission to device B. When the transmission is finished, stop the signal on the control line P4, and send a signal to the control line P4. A signal is sent, and the information on the counter CNT is sent to the device B. When this is completed, the control line C3 is stopped, a signal is sent to the control line CI, and the contents of the memory SM are transmitted to the device B by the amount indicated by the counter CNT.

送信が終了すると制御線Ctの信号の出力を停[トし、
制御線F3を介してメモリSMの情報の送信が終了した
ことを外部装置へ通知する。
When the transmission is completed, the output of the signal on the control line Ct is stopped,
The external device is notified via the control line F3 that the transmission of information from the memory SM has been completed.

応答としてレジスタREGに送られてきた文字列が受信
不可を示しているならば、制御線P3゜C2,C4,C
7の信号を停止し、一定時間後に再試行する。
If the character string sent to register REG as a response indicates that reception is not possible, control lines P3°C2, C4, C
Stop signal 7 and try again after a certain period of time.

装置Bからデータを受信するためには次のように動作さ
せる。
To receive data from device B, operate as follows.

コントローラCTLは制御線C4,C7に信号を送り、
装置Bから送られて来た情報をレジスタREGで受信す
るようにする。レジスタRE Gに送信要求を示す文字
列を受信したとき、コンl−L:1−ラCTLは制御線
PL及びC2に信号を送り、装置Bに対して受信可能で
あることを示す文字列を送る。
Controller CTL sends signals to control lines C4 and C7,
The information sent from device B is received by register REG. When register REG receives a character string indicating a transmission request, controller CTL sends a signal to control lines PL and C2, and sends a character string to device B indicating that it is ready for reception. send.

その後、情報の開始を示す文字列をレジスタREcに受
け、更に送信データの量を示す情報をレジスタRE G
に受けた後、コントローラCTLはその量だけのデータ
を受信するように制御線C6を介し、てメモリRMに指
示するとともに、制御綿C4,C7への信号を停止し、
制御綿C5に信号を送る、−とによりデータ綿S2へ送
信されてくるデータがアンド回路AND2を介してデー
タ線R2−・転送されるようにする。装置Bより通知さ
れた¥のデータを受けおわったことが制御線R4により
通知されたならば、コントローラCTLは外部装置に対
して制御線F3を介してデータの受信を知ら一1±゛る
とともに制御線C5,CGの信号を止める。
After that, a character string indicating the start of information is received in register REc, and information indicating the amount of data to be sent is received in register REG.
After receiving that amount of data, the controller CTL instructs the memory RM via the control line C6 to receive that amount of data, and also stops the signals to the control lines C4 and C7.
A signal is sent to the control line C5, -, so that the data transmitted to the data line S2 is transferred via the AND circuit AND2 to the data line R2-. When the controller CTL is notified via the control line R4 that the data of ¥ notified from the device B has been received, the controller CTL notifies the external device of the reception of the data via the control line F3. Stop the signals on control lines C5 and CG.

〔発明の効果〕〔Effect of the invention〕

二のように、本発明によれは、送信要求に対す・る(目
r−装置の応答により送信動作を制御するので、相手′
A置が受信不可状態のときに送信を開始することかない
。また、送信情t13の柊rを特殊な文字によって示す
必要がないので、任意のパターンを持つ情報を送1言す
ることか出来る。
2, according to the present invention, the transmission operation is controlled by the response of the target device to the transmission request.
It is not possible to start transmission when the A location is in a non-receivable state. Further, since it is not necessary to indicate the letter "R" in the transmission information t13 using special characters, it is possible to transmit information having any pattern.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例を示すフロック図である。 符号説明 Δ及びB:互いに通信を行う装置 SM  :装置△か装置Bに送信すべきデータを記憶す
るためのメモリ CNT :SMに記4gされているデータの量を示ずカ
ウンタ RM  :装置Bから送信されるデータを記憶するメモ
リ PG  :装置Aが装置Bに対して情ti受信か可能で
あるか否かをしめず文字列と、 装置へが装置Bに対して送信の要求 があることを示す文字列と、SM内 のデータを送る時にその開始を示す 文字列を発生するパターンジェネレ ータ OR:SMから送られるデータとPGから送られる文字
列とCNTから送られ るデータ量を示す情報のビット毎の 論理和を取って装置Bへ情報を送信 するオア回路 REG  :装置Bから送られる送信要求の文字列や、
RMに受信されるべきデータ の開始を示す文字列や、装置Bの受 信可能或いは不可を示す文字列や、 RMに受信されるべきデータの量を 示す情報を装置Bから受信するため のレジスタ CTL  :全体の情報の流れを制御するコントローラ ANDI:装置Bから送信される情報をCTLの信号と
の論理、積を取ってREGに 受信するためのアンド回路 A N I) 2 :装置Bから送信される情報をCT
 Lの信号との論理積を取ってRMに受 信するためのアンド回路 Sl  ;装置Aが装置Bにデータ、文字列或いはデー
タ量情報を送信するための データ線 S2  :装置Bが装置Aにデータ、文字列或いはデー
タ情報を送信するためのデ ータ線 Fl  :装置への外部装置がSMへデータを書き込む
ためのデータ線 F2  :外部装置が装置AにSMの内容を送信するよ
うに要求するための制?ff1l線F 3   ’ ?
:、置△かRMにデータがあるご七や5 ?v1の内容
か送信し終わったことを外部装置に通知するための制?
all :f2:F4  ;装置へが外部装置にRMの
内容を伝えるためのデータ線 C1:SMの内容を順次T4へ送り込む契機を与える制
御線 C2:PCが発生ずるパターンを順次にP5へ送り込む
契機を与える制御綿 C3:CNTの内容を順次にT3へ送り込む契機を与え
る制御線 C4:S2に送信されてきた情仰をR1へ送り込むため
にAND lへ人力され る制御線 (、、、、): S 2に送信されてきた情報をR2へ
送り込むためにA N D 2 ”人力されろ制御線 (1・  :指示された里の清FuをR2から受信する
ようRMに指示する制御線 07  :情報をR1から受(tSするようREGに指
示する制御線 ’T”l   :SMに書き込まれたデータの量をCN
 Tへ書き込むための制御線 T 2   : CN Tの情報をCT Lへ通知する
制御線 1−3   : CN Tの内容をORへ送るデータ線
i” 4   : S Mの内容をORへ送るデータ線
′I゛5  :8M内の情報を送信が終了したときそれ
をCTLへ通知するための制御 pi   :PGに対して受信可能を示す文字列を発生
ずることを指示する制御線 R2:PGに対して受信不可を示す文字列を発生ずるこ
とを指示する制御線 R3:PGに対して送信要求を示す文字列を発生ずるこ
とを指示する制御線 p 4   : I) Gに対して送信開始を示す文字
列を発生”4°ることを指示する制御綿 1)5   :PGの内容をORへ送るためのデータ綿 R1:ANDlの出力をREGへ送るためのデータ線 R2:AN[)2の出力をRMハ、送るためのデータ線 R3:RLろGの内容をC′VLが参照ずろための制御
卸線 R4:C6線により指示された量のデータをR2から受
信したことを通知する 制御線
The figure is a block diagram showing one embodiment of the present invention. Symbol explanation Δ and B: Devices that communicate with each other SM: Memory for storing data to be sent to device △ or device B CNT: Does not indicate the amount of data recorded in SM Counter RM: From device B Memory PG that stores the data to be sent: A character string that indicates whether device A can receive information from device B, and a character string that indicates whether device A can receive information from device B. A pattern generator that generates a character string indicating the start of data sent from the SM and a character string indicating the start when sending data in the SM OR: Data sent from the SM, a character string sent from the PG, and each bit of information indicating the amount of data sent from the CNT OR circuit REG that calculates the logical sum of and sends information to device B: Character string of transmission request sent from device B,
A register CTL for receiving from device B a character string indicating the start of data to be received by RM, a character string indicating whether device B can receive data, and information indicating the amount of data to be received by RM. : Controller that controls the overall flow of information ANDI: AND circuit A which takes the logic and product of the information sent from device B with the CTL signal and receives it to REG 2: The information sent from device B CT information
AND circuit SL for taking the AND with the L signal and receiving it to RM; Data line S2 for device A to send data, character string, or data amount information to device B: Device B sends data to device A. , a data line Fl for transmitting a character string or data information: a data line F2 for an external device to the device to write data to the SM; a data line F2 for an external device to request the device A to transmit the contents of the SM Regulation? ff1l line F3'?
:, Goshichiya 5 whose data is in Oki△ or RM? Is there a system to notify the external device that the content of v1 has been sent?
all :f2:F4 ;Data line C1 for the device to transmit the contents of RM to the external device: Control line C2 that provides an opportunity to sequentially send the contents of SM to T4: An opportunity to sequentially send the patterns generated by the PC to P5 Control wire C3: Control line that provides an opportunity to sequentially send the contents of CNT to T3 C4: Control line that is manually input to AND l to send the emotion sent to S2 to R1 (,,,,) : A N D 2 "manual control line (1) to send the information sent to S2 to R2. Control line 07 to instruct RM to receive the instructed Sato no Kiyo Fu from R2: Control line 'T''l instructs REG to receive information from R1 (tS): Controls the amount of data written to SM by CN
Control line T2: Control line for notifying the information of CNT to CTL 1-3: Data line i'' for sending the contents of CNT to OR 4: Data line for sending the contents of SM to OR 'I゛5: Control line for notifying CTL when the transmission of the information in 8M is completed. Control line for instructing PG to generate a character string indicating receivable. R2: For PG. Control line R3: Instructs the PG to generate a character string indicating that reception is not possible. Control line p4: Instructs the PG to generate a character string indicating a transmission request. I) Indicates the start of transmission to the G. Control line 1) 5: Data line for sending the contents of PG to OR R1: Data line R2 for sending the output of ANDl to REG: Output of AN[)2 RM C, data line R3: Control line for C'VL to refer to the contents of RL and G. R4: A control line that notifies that the amount of data instructed by the C6 line has been received from R2.

Claims (1)

【特許請求の範囲】[Claims] 1)任意のビットパターンを形成するビット列をデータ
として送信するためのデータ線と受信するためのデータ
線とを介して相互に接続され、互いに通信を行う二つの
装置において、送信すべきデータを持つ装置が、送信要
求を示す情報を、特定のビットパターンにより構成され
る文字列としてデータ線を介して送ることによりデータ
の送信要求を相手装置に伝え、相手装置からデータ線を
介して、要求の受け入れの可否を示す情報として、同じ
く特定のビットパターンにより構成される文字列を受け
た後に、可の場合には、データの開始を示す情報として
の文字列と、それに続くデータの長さを示す情報を送っ
た後に、データ線を介してデータ(任意のビットパター
ンを形成するビット列)の送信を開始し、相手装置は、
受信するデータの中に、特定の文字列を表わすビットパ
ターンが含まれていても、それを文字列として認識する
ことなく、データとして受信するようにしたことを特徴
とする2線式半二重通信方式。
1) Two devices that communicate with each other and have data to be transmitted are connected to each other via a data line for transmitting and a data line for receiving a bit string forming an arbitrary bit pattern as data. A device transmits a data transmission request to the other device by sending information indicating the transmission request as a character string consisting of a specific bit pattern via the data line, and the other device transmits the request via the data line. After receiving a character string made up of a specific bit pattern as information indicating acceptance or rejection, if it is accepted, a character string as information indicating the start of the data and the length of the following data. After sending the information, the other device starts sending data (a bit string forming an arbitrary bit pattern) via the data line, and the other device
A two-wire half-duplex system characterized in that even if the received data contains a bit pattern representing a specific character string, it is not recognized as a character string and is received as data. Communication method.
JP20712684A 1984-10-04 1984-10-04 2-wire type semi-duplex communication system Pending JPS6187444A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20712684A JPS6187444A (en) 1984-10-04 1984-10-04 2-wire type semi-duplex communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20712684A JPS6187444A (en) 1984-10-04 1984-10-04 2-wire type semi-duplex communication system

Publications (1)

Publication Number Publication Date
JPS6187444A true JPS6187444A (en) 1986-05-02

Family

ID=16534623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20712684A Pending JPS6187444A (en) 1984-10-04 1984-10-04 2-wire type semi-duplex communication system

Country Status (1)

Country Link
JP (1) JPS6187444A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345915A (en) * 1976-10-07 1978-04-25 Matsushita Electric Ind Co Ltd Information transmission/receiving unit
JPS53119603A (en) * 1977-03-29 1978-10-19 Hitachi Ltd Circuit control system
JPS5631253A (en) * 1979-08-23 1981-03-30 Hitachi Ltd Transmission control system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345915A (en) * 1976-10-07 1978-04-25 Matsushita Electric Ind Co Ltd Information transmission/receiving unit
JPS53119603A (en) * 1977-03-29 1978-10-19 Hitachi Ltd Circuit control system
JPS5631253A (en) * 1979-08-23 1981-03-30 Hitachi Ltd Transmission control system

Similar Documents

Publication Publication Date Title
JPH09128330A (en) Video display device
JPS609292B2 (en) Time interval length control method between data blocks
JPS6187444A (en) 2-wire type semi-duplex communication system
JPH0448018B2 (en)
JPS6029062A (en) Code conversion system
JPS59119428A (en) Data transferring system
JPS593673A (en) On-line system
JPS58500227A (en) Improved autonomous terminal data communication system
JPH03204794A (en) Ic card controlling method
JPS62234398A (en) Method of hot-line mating/unmating of plug-in unit
JPS5966730A (en) Input and output controller
JPH02164152A (en) Communication controller
JPS6378257A (en) Input-output controller
JPS62117037A (en) Remote controller for computer
JPH04175032A (en) Computer communication network
JPH01232455A (en) Protocol controller
JPH02134061A (en) Communication controller
JPH0865316A (en) Data transmission/reception equipment
JPH0981512A (en) Data exchange system of serial bus
JPH02162859A (en) Communication control equipment and information transmission system
JPS61216192A (en) Memory writing system
JPS6010947A (en) Communication control equipment
JPH04133541A (en) Node station for loop type lan
JPH03246796A (en) Pos transmission control system
JPH0231261A (en) Communication controller and information transmission system