JPS61872A - Data processor - Google Patents

Data processor

Info

Publication number
JPS61872A
JPS61872A JP59122494A JP12249484A JPS61872A JP S61872 A JPS61872 A JP S61872A JP 59122494 A JP59122494 A JP 59122494A JP 12249484 A JP12249484 A JP 12249484A JP S61872 A JPS61872 A JP S61872A
Authority
JP
Japan
Prior art keywords
data
circuit diagram
simulation
circuit
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59122494A
Other languages
Japanese (ja)
Inventor
Toshiaki Shimizu
清水 俊昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59122494A priority Critical patent/JPS61872A/en
Publication of JPS61872A publication Critical patent/JPS61872A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To decrease the manual operation to reduce the circuit designing time and also to improve both the quality and the yield of products, by having a series of jobs between the input of the data on production of circuit diagram and the end of the circuit design. CONSTITUTION:A circuit diagram is supplied from an input device 7 of a work station 6, and the input data for simulation is produced automatically from the input data. Then the data is sent to a host computer 2 for the execution of simulation. An evaluation device 1 evaluates a model parameter, and the obtained evaluation data is stored on the station 6 to be used for production of the input data. While it is decided whether or not the result obtained through the execution of the computer 2 satisfies automatically the required conditions in consideration of the process variance. The result of this decision is outputted to an output device 9 of the station 6. In such a way, the circuit designing time is shortened and the quality and the yield are improved for products.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、回路設計のためのデータ処理装置の改良に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an improvement in a data processing device for circuit design.

〔従来技術〕[Prior art]

従来この種のデータ処理装置の構成は、第1図に示すと
おりであった。図において、1は評価装置、2はホスト
コンピュータ、3,4.5はそれぞれホストコンピュー
タ2の入力装置、中央処理装置・記憶袋′―l出力装置
である。そして評価装置1とホストコンピュータ2は、
それぞれ独立して存在する。
Conventionally, the configuration of this type of data processing apparatus was as shown in FIG. In the figure, 1 is an evaluation device, 2 is a host computer, and 3, 4.5 are an input device and a central processing unit/storage bag'-l output device of the host computer 2, respectively. The evaluation device 1 and the host computer 2 are
Each exists independently.

従来のデータ処理装置においては、回路図から人手によ
ってシミュレーシロン用の入力データを作成し、それを
ホストコンピュータ2内に入力装置3から入力し、回路
シミュレーションの実行を行なう。実行結果は、ホスト
コンピュータ2の出力装W5に出力される。製造プロセ
ス等、プロセスの変動に対しては、評価装置1でこれを
評価し、シミュレーション用データのうちの閾値電流等
のパラメータを変えて回路シミュレーションの実行を行
なう。実行結果の判定においては、パラメータを変更し
て実行したそれぞれの実行結果データを人が見比べて、
要求仕様にはいるかどうかの判定を行なう。
In a conventional data processing apparatus, input data for simulation is created manually from a circuit diagram, and inputted into the host computer 2 from the input device 3 to execute a circuit simulation. The execution result is output to the output device W5 of the host computer 2. The evaluation device 1 evaluates variations in processes such as the manufacturing process, and executes a circuit simulation by changing parameters such as a threshold current in the simulation data. In determining the execution results, a person compares the execution result data of each execution after changing the parameters.
Determine whether it meets the required specifications.

従来のデータ処理装置は以上のように構成されており、
シミュレーション用の入力データを人が図面から読み取
って作らなければならず、プロセスの変動に対しても1
つの回路で何回かの実行が必要で、また実行結果の判断
もそれぞれの結果を見比べて行なうなど、あらゆる面で
人の介入が必要で、手間がかかるという欠点があった。
A conventional data processing device is configured as described above.
Input data for simulations must be created by humans reading drawings, and it is difficult to deal with process variations.
This method had the drawback of requiring human intervention in all aspects, such as requiring multiple executions using a single circuit and comparing the results of each execution, which was time-consuming.

〔発明の概要〕[Summary of the invention]

この発明は上記のような従来のものの欠点を除去するた
めになされたもので、回路図作成用データの入力から回
路設計完了までを一連の作業で行なえるようにすること
により、人の介入を少なくして、回路設計時間を短<1
.き、製品の品質向上に役立つデータ処理語・置を提供
することを目的としている。
This invention was made in order to eliminate the drawbacks of the conventional ones as described above, and it eliminates human intervention by making it possible to perform the process from inputting data for creating a circuit diagram to completing the circuit design in a series of operations. Reduce circuit design time <1
.. The aim is to provide data processing terms and settings that are useful for improving the quality of products.

〔発明の実施例〕[Embodiments of the invention]

本発明の詳細な説明に先立ち、まず本発明の\\: 構成を第2図の機゛(能ブロック図を用いて説明する。 Prior to a detailed explanation of the present invention, first of all, the present invention \\: The configuration will be explained using the functional block diagram shown in FIG.

本発明のデータ処理装置では、回路図編集作成手段20
が外部からの回路図作成用データに応じて回路図を編集
作成し、又評価手段21が上記編集作成された回路図に
対するプロセスの変動を評価し、データ作成手段22が
上記両手段20.21の出力から上記評価結果を考慮し
たシミュレーション用データを作成し、シミュレーショ
ン実行手段23が上記シミュレーション用データに応じ
て上記編集作成された回路図の回路シミュレーションを
実行し、判定手段24が上記実行結果が要求仕様に入る
か否かを判定するものであり、このように本発明は回路
図作成用データの入力から回路設計完了までを一連の作
業で行なえるようにしたものである。
In the data processing device of the present invention, the circuit diagram editing and creation means 20
edits and creates a circuit diagram in accordance with external circuit diagram creation data, and evaluation means 21 evaluates process variations for the edited and created circuit diagram, and data creation means 22 evaluates both of the above-mentioned means 20.21. The simulation execution means 23 executes a circuit simulation of the circuit diagram edited and created according to the simulation data, and the determination means 24 determines whether the execution result is This is to determine whether or not the required specifications are met.In this way, the present invention enables the process from inputting circuit diagram creation data to completion of circuit design to be performed in a series of operations.

次にこの発明の実施例を図について説明する。Next, embodiments of the invention will be described with reference to the drawings.

第3図は本発明の一実施例によるデータ処理装置を示す
。図において、1は編集作成された回路図におけるプロ
セロの変動を評価する評価装置、2はシミュレーション
用データに応じて回路シミュレーションを実行し、その
実行結果が要求仕様に入るか否かを判定するホストコン
ピュータ、3゜4.5はそれぞれホストコンピュータの
入力装置。
FIG. 3 shows a data processing device according to an embodiment of the present invention. In the figure, 1 is an evaluation device that evaluates the variation of processing in the edited circuit diagram, and 2 is a host that executes circuit simulation according to the simulation data and determines whether the execution result falls within the required specifications. 3 and 4.5 are the input devices of the host computer.

中央処理装置・記憶装置、出力装置である。6は外部か
らの回路図作成用データに応じて回路図を編集作成し、
該回路図および上記評価結果からプロセス変動を考慮し
たパラメータデータを含むシミュレーション用データを
作成するワークステーション、7. 8. 9はそれぞ
れワークステーション6の入力装置、中央処理装置・記
憶装置、出力装置である。ワークステーション6と評価
装置1およびホストコンピュータ2とはインターフェイ
スで結ばれている。
These are the central processing unit, storage device, and output device. 6 edits and creates a circuit diagram according to external circuit diagram creation data,
7. a workstation that creates simulation data including parameter data that takes process variations into account from the circuit diagram and the evaluation results; 7. 8. Reference numerals 9 denote an input device, a central processing unit/storage device, and an output device of the workstation 6, respectively. The workstation 6, evaluation device 1, and host computer 2 are connected through an interface.

なお以上のような構成において、上記評価装置1が第4
図の評価手段21となっており、又上記ワークステーシ
ョン6が第4図の回路図編集作成手段20及びデータ作
成手段22の機能を実現するものとなっており、又上記
ホストコンピュータ2が第4図のシミュレーション実行
手段23及び判定手段24の機能を実現するものとなっ
ている。
Note that in the above configuration, the evaluation device 1 is a fourth
The workstation 6 serves as the evaluation means 21 in the diagram, and the workstation 6 realizes the functions of the circuit diagram editing and creation means 20 and the data creation means 22 in FIG. 4, and the host computer 2 serves as the fourth It realizes the functions of the simulation execution means 23 and determination means 24 shown in the figure.

次に動作について説明する。Next, the operation will be explained.

第2図において、ワークスチーシロン6の入力装W7か
ら回路図を入力すると、その回路図入力データから自動
的にシミュレーション用の入力データが作成され、ホス
トコンピュータ2にそのデータが送られてシミュレーシ
ョンの実行が行なわれる。モデルパラメータについては
、評価装置1によって評価し、得られた評価データがワ
ークステーション6上にたくわえられ、入力データ作成
の際に使用される。ホストコンピュータ2によって実行
された結果は、プロセスの変動を考慮に入れた上で自動
的に要求仕様を満足するがどうかの判定が行なわれて、
その判定結果がワークステーション6の出力装置9に出
力される。
In FIG. 2, when a circuit diagram is input from the input device W7 of the Works Stitchlon 6, input data for simulation is automatically created from the circuit diagram input data, and the data is sent to the host computer 2 for simulation. Execution takes place. The model parameters are evaluated by the evaluation device 1, and the obtained evaluation data is stored on the workstation 6 and used when creating input data. The results executed by the host computer 2 are automatically determined whether they satisfy the required specifications, taking into account process variations.
The determination result is output to the output device 9 of the workstation 6.

ここで第4図のフローチャートを用いてワークステーシ
ョン6の動作についてより詳細に説明する。設計者がワ
ークステーション6に対してキー操作を行なうと(第4
図のlO参照)、ワークステーション6はまず上記キー
人力に応じて回路図を編集作成しく第4図の1)参照)
それを図形情報として記憶装置8に記憶しく第4図の1
2参照)、次にどのトランジスタ間が接続されているか
というような接続情報を、接続情報抽出プログラム(第
4図の13参照)の実行によって上記図形情報から抽出
してそれを記憶装置8に記憶する(第4図の14参照)
。一方、その際この記憶装置8には評価装置1からのプ
ロセスの変動に対するパラメータデータがモデルパラメ
ータとして記憶されており(第4図の15参照)、する
とワークステーション6は設計者のキー操作(第4図の
16参照)に応じ上記接続情報を用いてモデルパラメー
タを含むシミュレーション用データを作成しく第4図の
17参照)、それを記憶装置8に記憶することとなる(
第4図の18参照)。
Here, the operation of the workstation 6 will be explained in more detail using the flowchart shown in FIG. When the designer performs a key operation on the workstation 6 (the fourth
(See 1) in Figure 4), workstation 6 first edits and creates the circuit diagram according to the above-mentioned key manual (see 1) in Figure 4).
1 in Fig. 4 is stored in the storage device 8 as graphic information.
2), and then extracts connection information such as which transistors are connected from the graphic information by executing a connection information extraction program (see 13 in FIG. 4) and stores it in the storage device 8. (See 14 in Figure 4)
. On the other hand, at this time, the storage device 8 stores the parameter data regarding the process variation from the evaluation device 1 as model parameters (see 15 in FIG. (See 16 in Fig. 4), create simulation data including model parameters using the connection information (see 17 in Fig. 4), and store it in the storage device 8 (see 17 in Fig. 4).
(See 18 in Figure 4).

以上のような本実施例の装置では、次のような効果を得
ることができる。
The apparatus of this embodiment as described above can provide the following effects.

(i)ワークステーションでシミュレーション用データ
を自動作成するようにしたので、回路設計時間を大幅に
短縮できる。
(i) Since simulation data is automatically created on the workstation, circuit design time can be significantly reduced.

(ii )プロセスの変動を考慮に入れたシミュレーシ
ョン用データを自動作成するようにしたので、これによ
っても回路設計時間を短縮できる。
(ii) Since simulation data that takes process variations into account is automatically created, circuit design time can also be shortened.

(iii )シミュレーションの実行が要求仕様に入る
か否かを自動的に判定するようにしたので、これによっ
ても回路設計時間を短縮できる。
(iii) Since it is automatically determined whether the simulation execution meets the required specifications, circuit design time can also be shortened.

(iv )人間の介入を減少させるようにしたので、シ
ミュレーション用データの作成ミスや実行結果の判定ミ
ス等が発生するというようなことはほとんどなく、製品
の品質及び歩留を大幅に向上できる。
(iv) Since human intervention is reduced, there are almost no errors in creating simulation data or errors in determining execution results, and product quality and yield can be significantly improved.

(v)ワークステーションで回路図の編集作成及びシミ
ュレーション用データの作成を行ない、ホストコンピュ
ータでシミュレーションの実行と判定とを行なうように
したので、処理速度を速くできる。
(v) The workstation edits and creates circuit diagrams and creates simulation data, and the host computer performs simulation execution and determination, so processing speed can be increased.

なお、上記実施例ではシミュレーションの実行及び判定
をホストコンピュータで行なわせるものについて説明し
たが、これらはワークステーションで行なってもよい。
In the above embodiment, the host computer performs simulation execution and determination, but these may also be performed by a workstation.

またシミュレーション用データの作成は必ずしも対話形
式で行なう必要はない。
Furthermore, creation of simulation data does not necessarily have to be done in an interactive manner.

〔発明の効果〕〔Effect of the invention〕

以上のように・、この発明に係るデータ処理装置によれ
ば、回路図入力から回路設計完了まで一連の作業で行な
えるようにしたので、回路設計時間を大幅に短縮でき、
又製品の品質及び歩留を向上できる効果がある。
As described above, according to the data processing device according to the present invention, the process from inputting the circuit diagram to completing the circuit design can be performed in a series of operations, so that the circuit design time can be significantly shortened.
It also has the effect of improving product quality and yield.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のデータ処理装置のブロック図、第2図は
この発明の構成を示す機能ブロック図、第3図はこの発
明の一実施例によるデータ処理装置のブロック図、第4
図は上記装置の動作のフローチャートを示す図である。 図中、1は評価装置、2はホストコンピュータ、6はワ
ークスチーシロン、20は回路図編集作成手段、21は
評価手段、22はデータ作成手段、23はシミュレーシ
ッン実行手段、24は判定手段。
FIG. 1 is a block diagram of a conventional data processing device, FIG. 2 is a functional block diagram showing the configuration of the present invention, FIG. 3 is a block diagram of a data processing device according to an embodiment of the present invention, and FIG.
The figure is a diagram showing a flowchart of the operation of the above device. In the figure, 1 is an evaluation device, 2 is a host computer, 6 is a workstation, 20 is a circuit diagram editing and creation means, 21 is an evaluation means, 22 is a data creation means, 23 is a simulation execution means, and 24 is a judgment means. .

Claims (2)

【特許請求の範囲】[Claims] (1)回路図入力から回路設計までを一連の作業で行な
えるようにしたデータ処理装置であって、外部からの回
路図作成データに応じて回路図を編集作成する回路図編
集作成手段と、上記編集作成された回路図に対するプロ
セスの変動を評価する評価手段と、上記回路図編集作成
手段及び評価手段の両出力を受け上記評価結果を考慮し
たシミュレーション用データを作成するデータ作成手段
と、上記シミュレーション用データに応じて上記編集作
成された回路図の回路シミュレーションを実行するシミ
ュレーション実行手段と、上記実行の結果が要求仕様に
入るか否かを判定する判定手段とを備えたことを特徴と
するデータ処理装置。
(1) A data processing device capable of performing a series of operations from circuit diagram input to circuit design, and circuit diagram editing and creation means for editing and creating a circuit diagram in accordance with external circuit diagram creation data; an evaluation means for evaluating process variations for the circuit diagram edited and created; a data creation means for receiving the outputs of both the circuit diagram editing and creation means and the evaluation means and creating simulation data in consideration of the evaluation results; The present invention is characterized by comprising a simulation execution means for executing a circuit simulation of the circuit diagram edited and created according to the simulation data, and a determination means for determining whether the result of the execution falls within the required specifications. Data processing equipment.
(2)上記回路図編集作成手段及びデータ作成手段はそ
の機能がワークステーションで実現されるものであり、
上記シミュレーション実行手段及び判定手段はその機能
がホストコンピューターで実現されるものであることを
特徴とする特許請求の範囲第1項記載のデータ処理装置
(2) The functions of the circuit diagram editing and creation means and data creation means are realized on a workstation;
2. The data processing apparatus according to claim 1, wherein the functions of the simulation execution means and the determination means are realized by a host computer.
JP59122494A 1984-06-12 1984-06-12 Data processor Pending JPS61872A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59122494A JPS61872A (en) 1984-06-12 1984-06-12 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59122494A JPS61872A (en) 1984-06-12 1984-06-12 Data processor

Publications (1)

Publication Number Publication Date
JPS61872A true JPS61872A (en) 1986-01-06

Family

ID=14837232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59122494A Pending JPS61872A (en) 1984-06-12 1984-06-12 Data processor

Country Status (1)

Country Link
JP (1) JPS61872A (en)

Similar Documents

Publication Publication Date Title
US8000951B2 (en) Timing analysis method and apparatus for enhancing accuracy of timing analysis and improving work efficiency thereof
JPS61872A (en) Data processor
JP2001357095A (en) Semiconductor device design supporting device
US6704916B1 (en) Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing
JPH01310474A (en) Data processor
JPH06332972A (en) Expected value data input device and work station
JPH05216951A (en) Conversational analysis supporting device for logic circuit
JPH11213023A (en) Method and device for designing semiconductor integrated circuit
JP3164055B2 (en) Integrated circuit delay time calculation apparatus and storage medium storing delay time calculation program
JPH0612468A (en) Automatic circuit synthesizing method
CN115729116A (en) Automatic system and method for realizing tire impression simulation process
JPS63120370A (en) Data processor
JP2001202391A (en) Simulation method for logic circuit
JP2001060216A (en) Logic equivalence verifying device
JP2663491B2 (en) Automatic NC program division method
JP2756065B2 (en) Electric circuit design method and CAD apparatus for electric circuit design
JPH11272887A (en) Element redividing method for plastic deformation analytical model
JPH09237204A (en) System and method for debugging programable controller
JPH07239868A (en) Simulation device
CN117473935A (en) Circuit layout determining method and device for hard core circuit in programmable device
JPH05313870A (en) Preparation system for program structure diagram
JP2789856B2 (en) Design management techniques in circuit design
JP3247455B2 (en) Verification device for integrated circuit mask pattern
JPH05282395A (en) Bidirectional pin input/output switching method for hardware simulator
JPH02236674A (en) Data processing method