JP2789856B2 - Design management techniques in circuit design - Google Patents

Design management techniques in circuit design

Info

Publication number
JP2789856B2
JP2789856B2 JP3168627A JP16862791A JP2789856B2 JP 2789856 B2 JP2789856 B2 JP 2789856B2 JP 3168627 A JP3168627 A JP 3168627A JP 16862791 A JP16862791 A JP 16862791A JP 2789856 B2 JP2789856 B2 JP 2789856B2
Authority
JP
Japan
Prior art keywords
design
file
circuit
processing
management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3168627A
Other languages
Japanese (ja)
Other versions
JPH0520376A (en
Inventor
誠 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3168627A priority Critical patent/JP2789856B2/en
Publication of JPH0520376A publication Critical patent/JPH0520376A/en
Application granted granted Critical
Publication of JP2789856B2 publication Critical patent/JP2789856B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は回路設計における設計管
理手法、特に、CADシステムを用いた場合の回路設計
における設計管理手法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a design management method in circuit design, and more particularly to a design management method in circuit design using a CAD system.

【0002】[0002]

【従来の技術】回路の設計開発は、近年のプロセッサ、
LSI、メモリ等の大規模化、高集積化等が手伝って、
処理の流れが複雑になっている。このため、CAD(Co
mputerAided Desig)ツール管理や設計管理を行う設計
管理システムの能力を高めていく必要がある。
2. Description of the Related Art The design and development of circuits is based on recent processors,
Large scale and high integration of LSI, memory, etc.
The processing flow is complicated. For this reason, CAD (Co
mputerAided Desig) It is necessary to improve the capability of the design management system that performs tool management and design management.

【0003】従来、回路設計において、回路の設計進行
状況、次に実行すべき処理、ある処理に対するは入力フ
ァイルおよび出力ファイル、設計の一部を変更に伴う設
計の逆流は、設計フローチャート(設計工程の流れを示
した図)に基づき回路設計者自身が管理している。
Conventionally, in circuit design, the progress of circuit design, the process to be executed next, the input file and output file for a certain process, and the reverse flow of the design due to a change in a part of the design are represented by a design flowchart (design process). The circuit designer himself manages the information based on the flow diagram shown in FIG.

【0004】[0004]

【発明が解決しようとする課題】上述した従来の回路設
計における設計管理手法は、設計者は回路設計の流れが
複雑化しているにもかかわらず、処理の流れ(設計フロ
ーの構造)、設計の進行状況を常に把握していなければ
ならない。また、処理やデータのディレクトリの管理等
も設計者自身が行わなければならないという欠点があっ
た。
According to the above-described conventional design management method in circuit design, a designer can make a process flow (structure of a design flow) and a design flow despite the complicated circuit design flow. You must keep track of your progress. In addition, there is a drawback that the designer has to perform processing, management of a data directory, and the like.

【0005】[0005]

【課題を解決するための手段】本発明の回路設計におけ
る設計管理手法は、回路設計に必要な処理(設計ツール
の実行)及びその処理の流れとファイル管理情報を記述
した設計ひな型ファイルを生成し、前記設計ひな型ファ
イルにパラメータを与えて設計すべき回路毎に個別設計
管理データを生成し、前記個別設計管理データに含まれ
る現在までに実行した設計ツールの情報に基づき、前記
個別設計管理データの中から次に実行すべき回路設計に
必要な処理を決定し、設計変更があるときには前記個別
設計管理データの設計変更に伴う処理を再実行すること
を特徴とする
According to the present invention, there is provided a design management method for circuit design, comprising a process (design tool) required for circuit design.
Execution) and its processing flow and file management information
Generates a design template file
Design for each circuit to be designed by giving parameters to the file
Generate management data and include it in the individual design management data.
Based on the information of the design tools executed to date,
From the individual design management data to the next circuit design to be executed
Determine the necessary processing, and if there is a design change,
The feature is to re-execute the process accompanying the design change of the design management data

【0006】[0006]

【実施例】次に、本発明について図面を参照して詳細に
説明する。設計管理システムは本発明に則って動作する
ソフトウェアプログラムであり、設計に関する情報を一
手に管理し、設計作業を行っているあいだ主記憶に常駐
する。設計する際に必要な処理はすべてこの設計管理シ
ステムから呼び出される。
Next, the present invention will be described in detail with reference to the drawings. The design management system is a software program that operates in accordance with the present invention, manages design-related information in one hand, and resides in a main memory during design work. All the processes required for designing are called from this design management system.

【0007】図1は、本発明の一実施例を示すフローチ
ャートである。図1に示す回路設計における設計管理手
法は、設計を新規に始める場合、設計者はフローチャー
トエディタ11を使って設計フローチャートを描き、設計
ひな型ファイル12を作成する。フローチャートエディタ
を使って設計フローチャートを描く工程を図2に示す。
フローチャートエディタでは、設計フローチャートの構
成部品である処理、ファイル、および矢印が、マウスで
指定された位置に置け、設計者は任意のフローチャート
を作成する。
FIG. 1 is a flowchart showing one embodiment of the present invention. In the design management method in the circuit design shown in FIG. 1, when starting a new design, a designer draws a design flowchart using a flowchart editor 11 and creates a design model file 12. FIG. 2 shows a process of drawing a design flowchart using a flowchart editor.
In the flowchart editor, a process, a file, and an arrow, which are components of the design flowchart, can be placed at positions designated by the mouse, and the designer creates an arbitrary flowchart.

【0008】部品として矢印が選択されると、矢印の始
点および終点の入力を求める。始点および終点は、処理
またはファイルでなければならない。フローは、処理→
ファイル、ファイル→処理のどちらか(処理→処理、フ
ァイル→ファイルという流れはない)なので、入力され
た矢印がその法則に従っているかチェックし、適正でな
ければ再度入力を求める。適正であれば、矢印始点が処
理の場合には、矢印終点のファイルの名前とそのファイ
ルが矢印始点の処理の出力であるということを矢印始点
の処理のひな型ファイル用のデータとしてメモリに記憶
し、また、矢印始点がファイルの場合、矢印始点のファ
イルの名前とそのファイルが矢印終点の処理の入力であ
るということを矢印終点の処理のひな型ファイル用デー
タとしてメモリに記憶する。これにより、どの処理がど
のファイルを入出力するかを把握できる。
When an arrow is selected as a part, input of the start point and the end point of the arrow is requested. The start and end points must be processes or files. Flow is processing →
Since it is either file, file → process (there is no flow of process → process, file → file), it is checked whether the input arrow complies with the rule, and if it is not proper, the input is requested again. If appropriate, if the start of the arrow is a process, the name of the file at the end of the arrow and the fact that the file is the output of the process at the start of the arrow are stored in memory as data for a template file of the process at the start of the arrow. If the starting point of the arrow is a file, the name of the file at the starting point of the arrow and the fact that the file is an input for the processing of the ending point of the arrow are stored in the memory as template file data for the processing of the ending point of the arrow. As a result, it is possible to know which process inputs and outputs which file.

【0009】部品として処理かファイルが選択される
と、フローチャートエディタは処理もしくはファイルを
マウスで指定された位置に配置した後、設計ひな型ファ
イルの情報として必要なデータを入力するためのウィン
ドウを開き、設計者に入力を求める。処理ならばその処
理の実行形式の名前等、ファイルならばそのファイルの
あるパスやアクセス権(不当にファイルが読み書きでき
なくするもの)等を情報として入力することにより、処
理やファイルの管理を行う。
When a process or a file is selected as a part, the flowchart editor arranges the process or the file at a position designated by a mouse, and then opens a window for inputting necessary data as information of a design template file. Ask the designer for input. In the case of processing, the name of the execution form of the processing is input, and in the case of a file, the path of the file and the access right (what makes the file unreadable and writable) are input as information, thereby performing the processing and file management. .

【0010】設計者は、設計フローの入力を終えるとフ
ローを適切な単位に分割する。この分割された設計の単
位をタスクと呼ぶ。フローチャートエディタは入力され
た設計フローチャートをチェックし、誤りや必要なデー
タの欠損等がない場合には、メモリの中に登録してある
データを設計ひな型ファイルのフォーマットに従い順次
補助記憶装置に吐き出す。設計ひな型ファイルは、個別
設計管理データ生成時のひな型となるものであり、タス
クごとに作成する。
When the designer finishes inputting the design flow, the designer divides the flow into appropriate units. The divided design unit is called a task. The flow chart editor checks the input design flow chart, and if there is no error or missing necessary data, sequentially outputs the data registered in the memory to the auxiliary storage device in accordance with the format of the design template file. The design template file is a template for generating individual design management data, and is created for each task.

【0011】つぎに、個別設計管理データ14を任意の数
だけ自動生成する手段について説明する。実際の設計で
は、設計を適切な単位(タスク)に分割し、各々に個別
の設計管理データをもたせる。そのとき、フロー上で同
じ処理の流れを持つタスクが並列に存在することがあ
る。図3(a),(b)にその例を示す。チップ31は内
部でサブブロック32ごとに分けられており、その数はチ
ップの種類によって異なる(図の例では3つになってい
る)。設計フローで、サブブロックの論理合成のタスク
が並列に存在することになる。サブブロックの数だけ設
計フローを描くのは煩わしい。このため、設計ひな型フ
ァイルは内部に変数表現({$と}で囲まれた部分)を
持つ。この変数表現を持つ設計ひな型ファイルに対しパ
ラメータを与えてタスクの個別設計管理データを作成す
ると、内部の変数表現の部分にパラメータが割り当てら
れ、パラメータに登録してある数だけ個別設計管理デー
タが発生する仕組みになっている。図4にその例を示
す。パラメータ41を3つ与えて個別設計管理データ42を
生成している。パラメータはそれぞれ2つの文字列(変
数名と値)が組になったものである。個別設計管理デー
タを生成する場合、左側の文字列(変数名)が設計ひな
型ファイル43の変数表現44として見つかった場合、右側
の文字列(値)に置き換える。このように同一変数名の
パラメータを複数与えた場合は、1つのひな型でパラメ
ータ数分のタスクの個別設計管理データを生成する。
Next, a means for automatically generating an arbitrary number of individual design management data 14 will be described. In an actual design, the design is divided into appropriate units (tasks), and each has individual design management data. At that time, tasks having the same processing flow may exist in parallel on the flow. FIGS. 3A and 3B show examples. The chips 31 are internally divided for each sub-block 32, and the number differs depending on the type of chip (three in the example in the figure). In the design flow, the task of sub-block logic synthesis exists in parallel. Drawing a design flow by the number of sub-blocks is cumbersome. For this reason, the design template file has a variable expression (a part surrounded by {and}) inside. When parameters are assigned to a design template file with this variable expression to create individual design management data for a task, parameters are assigned to the internal variable expression part, and the number of individual design management data that is registered in the parameter is generated It is a mechanism to do. FIG. 4 shows an example. The individual design management data 42 is generated by giving three parameters 41. Each parameter is a set of two character strings (variable name and value). When the individual design management data is generated, if the character string on the left (variable name) is found as the variable expression 44 of the design model file 43, it is replaced with the character string (value) on the right. When a plurality of parameters having the same variable name are given in this way, individual design management data of tasks for the number of parameters is generated by one template.

【0012】次に、設計を継続して行う場合について述
べる。
Next, a case where the design is continuously performed will be described.

【0013】設計の進行状況管理で、本発明では、タス
クの中の処理がどこまで終了しているのかを示すステー
タスをタスクの個別設計管理データの中に持っている。
ステータスは、設計が進むにつれて大きい値になるよう
に設定することにより、進行状況を管理できる。
In the management of design progress, in the present invention, a status indicating how much processing in a task has been completed is included in the individual design management data of the task.
The status can be managed by setting the status to a larger value as the design progresses.

【0014】設計者が次に実行すべき処理を知る手段と
して、処理問い合わせ15がある。処理には、その処理を
始めることを許可するステータスの値が決められてい
る。設計管理システムは、各タスクの個別設計管理デー
タを調べ、設計進行状況を示すステータスの値より現在
どこまで設計が進んでいるのかを判断し、次に実行すべ
き処理を決定し、設計者に示す。
As a means for the designer to know the process to be executed next, there is a process inquiry 15. For the process, a status value that allows the process to start is determined. The design management system examines individual design management data of each task, determines how far the design is currently progressing from the status value indicating the progress of the design, determines the next process to be executed, and presents it to the designer. .

【0015】本発明は、処理の自動実行16の機能を持
つ。処理の自動実行は、設計者が指定したところまで自
動的に設計の処理を進める。設計者がツールの自動実行
を指定したとき、設計管理システムは、まず内部で処理
問い合わせを行ってどの処理を行うべきかを知り、その
処理を呼び出して実行し、処理が終了した時に個別設計
管理データの設計進行状況を示すステータスをその処理
が終わったことを示す値にする。この内部での処理問い
合わせ、処理実行、ステータス変更の繰り返しにより、
処理の自動実行を行う。これは、1)個別設計管理デー
タのステータスが設計者が指定した値になる、2)次に
実行すべき処理がなくなる、3)ある処理が異常終了す
る、の少なくともどれか1つの条件を満たすまで繰り返
す。このため、設計者は設計フローの流れに乗って自然
に回路設計を行える。
The present invention has a function of automatic execution 16 of processing. In the automatic execution of the processing, the processing of the design is automatically advanced to a place designated by the designer. When the designer specifies the automatic execution of the tool, the design management system first queries the process internally to find out what process to perform, calls that process and executes it, and when the process is completed, the individual design management system The status indicating the data design progress status is set to a value indicating that the processing is completed. By repeating the process inquiry, execution, and status change in this inside,
Performs automatic execution of processing. This satisfies at least one of the following conditions: 1) the status of the individual design management data becomes the value specified by the designer; 2) there is no more process to be executed next; and 3) a certain process ends abnormally. Repeat until For this reason, the designer can naturally design the circuit by following the flow of the design flow.

【0016】設計に変更がある場合、設計をさかのぼる
必要があるが、本発明は処理の再実行手段を有する。図
5(a)のような、処理A51、処理B52、処理C53から
なる設計フローがあるとする。図5(a)は、処理A、
処理Bが終了し、次に処理Cを行うべき状態とする。こ
の状態において、処理Aおよび処理Bの実行開始ステー
タスは、処理Cの実行開始ステータス値より小さいの
で、共に再実行が可能である。ここで、処理Aを実行
し、終了すると、図5(b)の状態になる。設計進行状
況を示すステータスは、処理Aが終了したことを示す値
になり、次に行うべき処理は、処理Bということにな
る。
If there is a change in the design, it is necessary to go back to the design, but the present invention has means for re-executing the processing. It is assumed that there is a design flow including a process A51, a process B52, and a process C53 as illustrated in FIG. FIG. 5A shows processing A,
After the processing B is completed, the processing C is to be performed next. In this state, the execution start status of the process A and the process B is smaller than the execution start status value of the process C, so that both can be re-executed. Here, the processing A is executed, and when the processing is completed, the state shown in FIG. The status indicating the design progress status has a value indicating that the process A has been completed, and the process to be performed next is the process B.

【0017】[0017]

【発明の効果】本発明の回路設計における設計管理手法
は、回路設計者が管理していた設計に関する部分の多く
がコンピュータ管理になり、回路設計者の負担が大幅に
低減され、設計効率の向上をもたらすという効果があ
る。
According to the design management method in circuit design of the present invention, most of the design-related parts managed by the circuit designer are now computer managed, the burden on the circuit designer is greatly reduced, and the design efficiency is improved. There is an effect that brings.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すフローチャートであ
る。
FIG. 1 is a flowchart showing one embodiment of the present invention.

【図2】図1に示すフローチャートエディタの作業を示
すフローチャートである。
FIG. 2 is a flowchart showing the operation of the flowchart editor shown in FIG. 1;

【図3】(a),(b)は複数のファイルが同じ処理を
施されるのを示斜視図およびフローチャートである。
FIGS. 3A and 3B are a perspective view and a flowchart showing that a plurality of files are subjected to the same processing.

【図4】1つの設計ひな型から任意の数(この場合は3
つ)の個別設計管理データを生成する例を示す模式図で
ある。
FIG. 4 shows an arbitrary number (3 in this case) from one design template.
FIG. 8 is a schematic diagram showing an example of generating individual design management data of FIG.

【図5】(a),(b)は処理の再実行手段を示す図で
ある。
FIGS. 5A and 5B are diagrams showing processing re-executing means;

【符号の説明】[Explanation of symbols]

31 チップ 32 サブブロック 31 chips 32 sub-blocks

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 回路設計に必要な処理(設計ツールの実
行)及びその処理の流れとファイル管理情報を記述した
設計ひな型ファイルを生成し、前記設計ひな型ファイル
にパラメータを与えて設計すべき回路毎に個別設計管理
データを生成し、前記個別設計管理データに含まれる現
在までに実行した設計ツールの情報に基づき、前記個別
設計管理データの中から次に実行すべき回路設計に必要
な処理を決定し、設計変更があるときには前記個別設計
管理データの設計変更に伴う処理を再実行することを特
徴とする回路設計における設計管理手法。
1. A process required for a circuit design (executing a design tool).
Line), its processing flow, and file management information
Generates a design template file and creates the design template file
Design management for each circuit to be designed by giving parameters to
Data is generated and the current
Based on the information of the design tool executed so far,
Necessary for circuit design to be executed next from design management data
Individual processing when there is a design change
A design management method in circuit design, characterized by re-executing processing accompanying a design change of management data .
【請求項2】 前記設計ひな型ファイルは、内部に変数
表現を持ち、この変数表現を持つ設計ひな型ファイルに
対し前記パラメータを与えて内部の変数表現の部分に前
記パラメータを割り当て、前記パラメータに登録してあ
る数だけ前記個別設計管理データを発生することを特徴
とする請求項1に記載された回路設計における設計管理
手法。
2. The design template file has a variable expression therein, assigns the parameter to the design template file having the variable expression, assigns the parameter to a portion of the internal variable expression, and registers the parameter in the parameter. 2. A design management method in circuit design according to claim 1, wherein a predetermined number of said individual design management data are generated.
JP3168627A 1991-07-10 1991-07-10 Design management techniques in circuit design Expired - Lifetime JP2789856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3168627A JP2789856B2 (en) 1991-07-10 1991-07-10 Design management techniques in circuit design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3168627A JP2789856B2 (en) 1991-07-10 1991-07-10 Design management techniques in circuit design

Publications (2)

Publication Number Publication Date
JPH0520376A JPH0520376A (en) 1993-01-29
JP2789856B2 true JP2789856B2 (en) 1998-08-27

Family

ID=15871562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3168627A Expired - Lifetime JP2789856B2 (en) 1991-07-10 1991-07-10 Design management techniques in circuit design

Country Status (1)

Country Link
JP (1) JP2789856B2 (en)

Also Published As

Publication number Publication date
JPH0520376A (en) 1993-01-29

Similar Documents

Publication Publication Date Title
JP2954894B2 (en) Integrated circuit design method, database device for integrated circuit design, and integrated circuit design support device
US6574788B1 (en) Method and system for automatically generating low level program commands as dependency graphs from high level physical design stages
US6889370B1 (en) Method and apparatus for selecting and aligning cells using a placement tool
CN112270148A (en) Gate-level netlist generation method and related device
JP2009238209A (en) Circuit verification apparatus, circuit verification program and method of circuit verification
JP4140917B2 (en) Verification work support system and method
JP4750665B2 (en) Timing analysis method and apparatus
Berstis The V compiler: automatic hardware design
JP2789856B2 (en) Design management techniques in circuit design
Wolf et al. Dumbo, a schematic-to-layout compiler
WO2017129943A1 (en) Methods and systems for physical placement control
JP5447547B2 (en) Macro delay analysis device, macro boundary path delay analysis method, macro boundary path delay analysis program
US5533179A (en) Apparatus and method of modifying hardware description language statements
JP4756002B2 (en) Semiconductor integrated circuit design support apparatus, design support method thereof, manufacturing method thereof, program, and recording medium
US6216260B1 (en) Method for automatic synthesis of a digital circuit employing an algorithm flowchart
JP2722358B2 (en) Program creation support system
Auerbach et al. Layout aid for the design of VLSI circuits
CN107729692B (en) Automatic physical verification method for semi-custom back-end design of integrated circuit
JP2839574B2 (en) Matching method for logic circuits containing indefinite values
US6405352B1 (en) Method and system for analyzing wire-only changes to a microprocessor design using delta model
JP2845154B2 (en) How to create a logic simulation model
JP2018041129A (en) High-level synthesis description conversion device and high-level synthesis description conversion program
Bilinski et al. Synchronous parallel controller synthesis from behavioural multiple-process VHDL description
JP2581806B2 (en) How to modify the path trace file
JPH0896018A (en) Cad tool management method and automatic circuit design system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980512