JPS6187197A - Active matrix panel - Google Patents

Active matrix panel

Info

Publication number
JPS6187197A
JPS6187197A JP19372784A JP19372784A JPS6187197A JP S6187197 A JPS6187197 A JP S6187197A JP 19372784 A JP19372784 A JP 19372784A JP 19372784 A JP19372784 A JP 19372784A JP S6187197 A JPS6187197 A JP S6187197A
Authority
JP
Japan
Prior art keywords
active matrix
data line
matrix panel
data
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19372784A
Other languages
Japanese (ja)
Inventor
修一 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP19372784A priority Critical patent/JPS6187197A/en
Publication of JPS6187197A publication Critical patent/JPS6187197A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、アクティブマトリックスパネルに関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to active matrix panels.

〔従来技術〕[Prior art]

従来のアクティブマトリックスパネルの走査方法は、第
1図に示すように、垂直方向のシフトレジスタ101に
よって画素の書き込み用トランジスタ108のゲート線
104を上側から下側へ順次走査して、その1つのゲー
ト線が選択されて騒る間に、水平方向のシフトレジスタ
102が左側から右側へ順次データ線105を走査して
、順次ビデオ信号106を画素に書き込んでいる。この
水平方向の走査は、垂直方向のゲート線の1つが選択さ
れている間に、左側から右側へ一走査するため、水平方
向のシフトレジスタ102の動作周波数は、垂直方向の
シフトレジスタ101の動作周波数と比較して、水平方
向の画素数に比例して、高くなる。従って、解像度を上
げるために画素数を増すと、特に、水平方向のシフトレ
ジスタ102の動作周波数が非常に高くなり、シフトレ
ジスタの製作が困難になる。特に、アクティブマトリッ
クスパネル上にドライバーを内臓する場合、シフトレジ
スタの動作周波数が高くなるにつれ、素子の性能が問題
になったり、シフトレジスタの占有面積が大きくなり、
歩留りが低下する。この歩留りの低下は、了クチイブマ
トリックスパネルにおいては、パネル自身が高価なため
に大きな問題と々る。
As shown in FIG. 1, the conventional scanning method for active matrix panels is to sequentially scan the gate lines 104 of the pixel writing transistors 108 from the top to the bottom using a vertical shift register 101. While the line is being selected, the horizontal shift register 102 sequentially scans the data line 105 from left to right, sequentially writing the video signal 106 to the pixels. This horizontal scanning is performed from left to right while one of the vertical gate lines is selected, so the operating frequency of the horizontal shift register 102 is the same as the operating frequency of the vertical shift register 101. Compared to the frequency, it becomes higher in proportion to the number of pixels in the horizontal direction. Therefore, when the number of pixels is increased to increase the resolution, the operating frequency of the shift register 102 in the horizontal direction becomes extremely high, making it difficult to manufacture the shift register. In particular, when incorporating a driver on an active matrix panel, as the operating frequency of the shift register increases, the performance of the element becomes a problem and the area occupied by the shift register increases.
Yield decreases. This decrease in yield is a big problem for printed matrix panels because the panels themselves are expensive.

ドライバーを外部に設ける場合でも、画素の1個あたり
の面積が小さくなる場合や画素数が増加する場合、デー
タ線やゲート線とシフトレジスタの接続を1端子づつ接
続するのは、非常に困難になる。
Even if the driver is provided externally, if the area per pixel decreases or the number of pixels increases, it becomes extremely difficult to connect the data line or gate line to the shift register one terminal at a time. Become.

このように、アクティブマトリックスパネルの画素面積
を小さくしたり、画素数を増加したりして解像度を上げ
、大画面のパネルにする場合に、上記のような大きな問
題点があった。
As described above, when the resolution of an active matrix panel is increased by reducing the pixel area or increasing the number of pixels to create a large screen panel, the above-mentioned major problems occur.

〔目的〕〔the purpose〕

本発明は、この様な問題点を解決するもので、その目的
とするところは、解像度の高いアクティブマトリックス
パネルを提供するとと忙ある。
The present invention is intended to solve these problems, and its purpose is to provide an active matrix panel with high resolution.

〔概要〕〔overview〕

本発明のアクティブマトリックスパネルは、適当な1ゲ
ート線により選択される5(tL=1.200.)本の
データ線をN(m=112.、、)本おきに選択したも
のを1組として、刻n本のデータ線を(Ni1)組に分
割し、刻1ゲート線選択期間中に刻(1i+1)組のデ
ータ線の中の1組を走査し%(N+1)回の刻1ゲート
線の選択により、刻n本のデータ線をすべて走査する手
段を設けたことを特徴とする。
In the active matrix panel of the present invention, 5 (tL=1.200.) data lines selected by one appropriate gate line are selected every other N (m=112.) as one set. , the n data lines are divided into (Ni1) groups, one of the (1i+1) data lines is scanned during the 1st gate line selection period, and the 1st gate line is scanned %(N+1) times. The present invention is characterized in that means is provided for scanning all the n data lines by selecting the following.

〔実施例〕〔Example〕

以下、本発明について、実施例に基づき詳細に説明する
Hereinafter, the present invention will be described in detail based on examples.

第2図は、本発明のアクティブマトリックスパネルを示
す、207Fi、データ線選択駆動回路であり、n(n
+1.2.、、)本のデータ線205をm(m=1.、
.2)本おきに選択する。その選択されたデータ線は、
シフトレジスタからのパルス信号により順次走査される
FIG. 2 shows the active matrix panel of the present invention, 207Fi, data line selection drive circuit, n(n
+1.2. ,, ) data lines 205 are m (m=1.,
.. 2) Select every other book. The selected data line is
It is sequentially scanned by pulse signals from the shift register.

第、3図にデータ線駆動回路の一実施例を示す。An embodiment of the data line driving circuit is shown in FIGS.

この実施例の場合、m=2で、1本おきにデータ線を選
択し、2組のデータ線に分割するデータ線駆動回路で構
成されている。801は、垂直方向の走査を行なうシフ
トレジスタであり、タイミング図を第4図に示す、また
、802は水平方向の走査を行なうシフトレジスタで、
タイミング図を第5図に示す。
In this embodiment, m=2, and the data line drive circuit selects every other data line and divides it into two sets of data lines. 801 is a shift register for scanning in the vertical direction, the timing diagram of which is shown in FIG. 4; 802 is a shift register for scanning in the horizontal direction;
A timing diagram is shown in FIG.

まず、垂直方向のシフトレジスタ801Fi、上側から
下側へ順次一つのゲー)i1804を選択し、画素部の
トランジスタ308のゲートにパルス信号402を送り
、横一列の画素部のトランジスタ808をすべて導通さ
せる。その1本のゲート線304が導通している時に、
水平方向のシフトレジスタ802によって、データ選択
駆動回路807を通して、データ線が1本おきに選択さ
れ、ビデオ信号504が画素部のトランジスタ808に
1本おきに書き込まれる。
First, the vertical shift register 801Fi selects one gate i1804 from the top to the bottom, sends a pulse signal 402 to the gate of the transistor 308 in the pixel section, and turns on all the transistors 808 in the pixel section in one horizontal row. . When that one gate line 304 is conductive,
A horizontal shift register 802 selects every other data line through a data selection drive circuit 807, and a video signal 504 is written to every other transistor 808 in the pixel portion.

データ線選択駆動回路807は、データ線選択信号線8
10に、データ線選択信号508を加えることによって
データ線を2組のうち1組を1本おきに選択する。
The data line selection drive circuit 807 drives the data line selection signal line 8
By adding a data line selection signal 508 to 10, every other set of data lines is selected from among the two sets.

つまり、データ線選択線810に正電圧506を加える
ことによって、1つおきに設けたNチャンふルスイッチ
ングトランジスタ308が導通、その間に設けたPチャ
ンネルスイッチングトランジスタ809が非導通で、N
チャンネルスイッチングトランジスタ808に接続する
データ線のみが選択され、ビデオ信号504が、データ
線に1本おきに書き込まれる。逆に、データ線選択信号
線810に正電圧が加えられない場合507.Nチャン
ネルスイッチングトランジスタ808が非導通、Pチャ
ンネルスイッチングトランジスタ809が導通し、Pチ
ャンネルスイッチングトランジスタ809に接続するデ
ータ線のみが選択され、ビデオ信号504が、データ線
に1本かきに書き込まれる。従って、垂直方向のゲート
線の走査が上から下へ1回路わる毎に、データ線選択駆
動回路807のNチャンネル、Pチャンネルトランジス
タを交互に選択することによって、1本おきのデータ線
の走査を行なう仁とができる。この2組のデータ線の走
査で、一つの画面を構成することができる。
That is, by applying a positive voltage 506 to the data line selection line 810, the N-channel full switching transistors 308 provided every other time are made conductive, the P-channel switching transistors 809 provided between them are made non-conductive, and the N-channel full switching transistors 308 provided between them are made non-conductive.
Only the data lines connected to channel switching transistor 808 are selected, and video signal 504 is written to every other data line. Conversely, if a positive voltage is not applied to the data line selection signal line 810, 507. N-channel switching transistor 808 is non-conductive, P-channel switching transistor 809 is conductive, only the data line connected to P-channel switching transistor 809 is selected, and video signal 504 is written to every data line. Therefore, by alternately selecting the N-channel and P-channel transistors of the data line selection drive circuit 807 every time the vertical gate line is scanned one circuit from top to bottom, every other data line can be scanned. You can have the righteousness to act. One screen can be constructed by scanning these two sets of data lines.

〔効果〕〔effect〕

以上、述べた様に本発明によれば、アクティブマトリッ
クスパネルのデータ線をN(N=1.206.)本おき
に選択したものを1組として、データ線を(N+1)組
に分割したので、解像度を(N+1)倍に高めることが
できた。これと合わせて、データ線選択駆動回路207
t−設けたから。
As described above, according to the present invention, the data lines are divided into (N+1) sets, with each data line selected every N (N=1.206.) of the active matrix panel. , the resolution could be increased by (N+1) times. In conjunction with this, the data line selection drive circuit 207
T-Because I set it up.

水平方向の動作周波数は%(”1)組のデータ線の中の
1組を動作させる周波数でよいから%n本のデータ線を
順次走査する動作周波数のl/(N+1)倍となり、シ
フトレジスタの動作余裕が大きくなる。また、シフトレ
ジスタの占有面積が小さくなり、歩留りを大幅に向上す
ることができる。
The operating frequency in the horizontal direction may be the frequency that operates one of the % ("1) sets of data lines, so it is l/(N+1) times the operating frequency that sequentially scans %n data lines, and the shift register In addition, the area occupied by the shift register is reduced, and the yield can be significantly improved.

従って、解像度の高いアクティブマ) IJラックスネ
ルの大面積化が容易である。
Therefore, it is easy to increase the area of the IJ Luxnel (active polymer) with high resolution.

一方、特にドライバーをアクティブマトリックスパネル
とは別に、外部に設けた場合、データ線選択駆動回路2
01を了クチイブマトリックス上に設けることにより、
外部のシフトレジスタとデータ線との接続本数を1./
(N−1−1)倍に減らすことかでき、実装が容易にな
り、歩留りを格段に向上することができる。
On the other hand, especially when the driver is provided externally apart from the active matrix panel, the data line selection drive circuit 2
By placing 01 on the output matrix,
The number of connections between the external shift register and data lines is 1. /
It can be reduced by a factor of (N-1-1), making implementation easier and yield significantly improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のアクティブマトリクスパネルの構成図
、第2図は、本発明のアクティブマトリックスパネルの
構成図、第8図は、データ線駆動回路の実施例を示す図
である。また、第4図は、垂直方向走査のタイミング図
、第6図は、水平方向走査のタイミング図である。 101.102,201,801,802−−シフトレ
ジスタ 108.208,804 ・ ・ゲート線105.20
5.805・・データ線 106.206,806・・ビデオ信号線207.80
7・・データ線選択駆動回路808・・Nチャンムルス
イツチングトランジスタ 309・・Pチャンネルスイッチングトランジスタ 310・・データ線選択信号線 401・・クロック信号 402拳・ゲート線選択パルス信号 501−・クロック信号 502・番データ線選択パルス信号 508・・データ線選択信号 504・・ビデオ信号 505・・画素部のデータ保持信号 以   上
FIG. 1 is a block diagram of a conventional active matrix panel, FIG. 2 is a block diagram of an active matrix panel of the present invention, and FIG. 8 is a diagram showing an embodiment of a data line driving circuit. Further, FIG. 4 is a timing diagram for vertical scanning, and FIG. 6 is a timing diagram for horizontal scanning. 101.102,201,801,802--Shift register 108.208,804 ・・Gate line 105.20
5.805...Data line 106.206,806...Video signal line 207.80
7.Data line selection drive circuit 808..N channel switching transistor 309..P channel switching transistor 310..Data line selection signal line 401..Clock signal 402.Gate line selection pulse signal 501..Clock signal 502nd data line selection pulse signal 508...Data line selection signal 504...Video signal 505...Pixel section data retention signal and above

Claims (2)

【特許請求の範囲】[Claims] (1)アクティブマトリックスパネルに於いて、適当な
1ゲート線により選択されるn(n=1、2、...)
本のデータ線をN(N=1、2、...)本おきに選択
したものを1組として、該1本のデータ線を(N+1)
組に分割し、該1ゲート線選択期間中に、該(N+1)
組のデータ線の中の1組を走査し、(N+1)回の該1
ゲート線の選択により、該n本のデータ線をすべて走査
する手段を設けたことを特徴とするアクティブマトリッ
クスパネル。
(1) In the active matrix panel, n (n=1, 2,...) selected by one appropriate gate line
One set consists of every N (N=1, 2,...) data lines selected from the book, and one data line is (N+1)
During the one gate line selection period, the (N+1)
Scan one set of the data lines and scan the data line (N+1) times.
An active matrix panel comprising means for scanning all of the n data lines by selecting a gate line.
(2)前記アクティブマトリックスパネルにおいて、刻
(N+1)組のデータ線の1組を選択するデータ線選択
駆動回路を設けたことを特徴とする特許請求の範囲第1
項記載のアクティブマトリックスパネル。
(2) In the active matrix panel, a data line selection drive circuit is provided for selecting one of the (N+1) sets of data lines.
Active matrix panel as described in section.
JP19372784A 1984-09-14 1984-09-14 Active matrix panel Pending JPS6187197A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19372784A JPS6187197A (en) 1984-09-14 1984-09-14 Active matrix panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19372784A JPS6187197A (en) 1984-09-14 1984-09-14 Active matrix panel

Publications (1)

Publication Number Publication Date
JPS6187197A true JPS6187197A (en) 1986-05-02

Family

ID=16312794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19372784A Pending JPS6187197A (en) 1984-09-14 1984-09-14 Active matrix panel

Country Status (1)

Country Link
JP (1) JPS6187197A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6337394A (en) * 1986-08-01 1988-02-18 株式会社日立製作所 Matrix display device
JPS6452280A (en) * 1987-05-06 1989-02-28 Nippon Electric Ic Microcomput Memory circuit
US6873174B2 (en) 2000-01-06 2005-03-29 Kabushiki Kaisha Toshiba Electronic inspection of an array

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57201295A (en) * 1981-06-04 1982-12-09 Sony Corp Two-dimensional address device
JPS57202593A (en) * 1981-06-05 1982-12-11 Sony Corp Two-dimensional address device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57201295A (en) * 1981-06-04 1982-12-09 Sony Corp Two-dimensional address device
JPS57202593A (en) * 1981-06-05 1982-12-11 Sony Corp Two-dimensional address device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6337394A (en) * 1986-08-01 1988-02-18 株式会社日立製作所 Matrix display device
JPS6452280A (en) * 1987-05-06 1989-02-28 Nippon Electric Ic Microcomput Memory circuit
US6873174B2 (en) 2000-01-06 2005-03-29 Kabushiki Kaisha Toshiba Electronic inspection of an array

Similar Documents

Publication Publication Date Title
CN107507599B (en) Shift register unit and driving method thereof, gate drive circuit and display device
US6683591B2 (en) Method for driving liquid crystal display device
US5579027A (en) Method of driving image display apparatus
JP2581796B2 (en) Display device and liquid crystal display device
EP0362974B1 (en) Driving circuit for a matrix type display device
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
US6630920B1 (en) Pel drive circuit, combination pel-drive-circuit/pel-integrated device, and liquid crystal display device
US20010015714A1 (en) Active matrix display and image forming system
CN101533627B (en) Liquid crystal display device
KR20010051005A (en) High definition liquid crystal display
US5777591A (en) Matrix display apparatus employing dual switching means and data signal line driving means
CN111179811A (en) Shifting register unit, grid driving circuit and display panel
US4785297A (en) Driver circuit for matrix type display device
US4917468A (en) Drive circuit for use in single-sided or opposite-sided type liquid crystal display unit
JPS6337394A (en) Matrix display device
JPS6326897B2 (en)
JP2675060B2 (en) Active matrix display device, scanning circuit thereof, and driving circuit of scanning circuit
EP0213630A2 (en) Liquid crystal device and method of driving same
JPS6187197A (en) Active matrix panel
CN109272950A (en) Scan drive circuit and its driving method, display device
JPH0824359B2 (en) Active matrix image display device
JPH065478B2 (en) Active matrix circuit
JPH03280676A (en) Drive circuit for liquid crystal display device
JPH11296142A (en) Liquid crystal display device
CN111710278B (en) Display device and driving method thereof