JPS6186834A - Transfer device for picture data - Google Patents
Transfer device for picture dataInfo
- Publication number
- JPS6186834A JPS6186834A JP20697884A JP20697884A JPS6186834A JP S6186834 A JPS6186834 A JP S6186834A JP 20697884 A JP20697884 A JP 20697884A JP 20697884 A JP20697884 A JP 20697884A JP S6186834 A JPS6186834 A JP S6186834A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image
- address
- data
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- 235000011511 Diospyros Nutrition 0.000 description 1
- 244000236655 Diospyros kaki Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Abstract
Description
【発明の詳細な説明】 (技術分野) 本発明は画像データ転送装置に関するものである。[Detailed description of the invention] (Technical field) The present invention relates to an image data transfer device.
(従来技術)
例えば、画像メモリに記憶した画像をディスプレイに拡
大あるいは縮小して表示する場合には、ディスプレイ用
のフレームメモリと画像メモリとの間で画像データの転
送を行なう必要があり、このような画像データ転送装置
として、従来第2[4に示す構成のものがある。この画
像データ転送装置は、画像メモリ1およびディスプレイ
2のフレームメモリ8とは別のアドレスにあるメモリ4
を有し、画像メモIJ 1に記憶されている画像を拡大
あるいは縮小してフレームメモリ8に書込む場合には、
先ず画像メモリ1およびメモリ4に対して直接メモリア
クセスコントローラ(DMAO)5から連続的にアドレ
スを発生させて画像メモリ1に記憶されている画像デニ
タをメモリ鳴にDMA転送して書込み、次にプロセッサ
6によりフL/ −ムメモリ8に対して不連続なフレー
ムメモリアドレスを発生すると共に、縮小の場合にはメ
モリ4から順次出力される画像データの間引きを行なっ
て、メモリ4からの画像データをフレームメモリ8に転
送することにより、画像の拡大あるいは縮小を行なって
いる。また、フレームメモリδ内の画像を拡大島縮小し
て1あるいはフレームメモリ3内の画像の一部を画像メ
モリに転送する場合には、同様にフレームメモリ8内の
画像データをプロセッサ6により不連続にアクセスして
メモリ4に書込み、その後DMA05によりメモリ4内
の画像データを画像メモリ1に転送するようにしている
。(Prior art) For example, when an image stored in an image memory is enlarged or reduced and displayed on a display, it is necessary to transfer image data between the display frame memory and the image memory. As an image data transfer device, there is a conventional image data transfer device having the configuration shown in No. 2 [4]. This image data transfer device includes a memory 4 located at a different address from the image memory 1 and the frame memory 8 of the display 2.
, and when enlarging or reducing the image stored in the image memo IJ 1 and writing it to the frame memory 8,
First, addresses are continuously generated from the direct memory access controller (DMAO) 5 to the image memory 1 and memory 4, and the image data stored in the image memory 1 is transferred and written to the memory by DMA, and then the processor 6 generates discontinuous frame memory addresses for the frame memory 8, and in the case of reduction, thins out the image data sequentially output from the memory 4, and converts the image data from the memory 4 into frames. By transferring the image to the memory 8, the image is enlarged or reduced. In addition, when enlarging or reducing the image in the frame memory δ and transferring 1 or a part of the image in the frame memory 3 to the image memory, the image data in the frame memory 8 is similarly processed by the processor 6 in a discontinuous manner. The image data is accessed and written to the memory 4, and then the image data in the memory 4 is transferred to the image memory 1 using DMA05.
しかし、かかる従来の画像データ転送装置においては、
フレームメモリ3とは別にメモリ4を必要とするため、
構成が複雑かつ高価−になると共に、・このメモリ4を
介して画像メモリ1とフレームメモリ8との間での画像
データの転送を行なうため、転送時間が長くかかる不具
合がある。However, in such conventional image data transfer devices,
Since memory 4 is required in addition to frame memory 3,
The structure becomes complicated and expensive, and since the image data is transferred between the image memory 1 and the frame memory 8 via the memory 4, there are problems in that the transfer time is long.
(発明の目的)
本発明の目的は上述した不具合を解決し、簡単かつ安価
にでき、しかも所要の画像データを短時間で転送し得る
よう適切に構成した画像データ転送装置を提供しようと
するものである。(Object of the Invention) An object of the present invention is to solve the above-mentioned problems and to provide an image data transfer device that is simple and inexpensive, and that is appropriately configured to transfer required image data in a short time. It is.
(発明の概要)
本発明の画像データ転送装置は、第1の画像記憶手段と
第2の画像記憶手段との間に設けられ、前記第2の画像
記憶手段に対して不連続なアドレスを発生して、この不
連続なアドレスの制御の下で前記第1の画像記憶手段か
らの画像データを直接前記第2の画像記憶手段の所定の
記憶位置に記憶させると共に、前記第2の画像記憶手段
から画像データを読出して直接前記第1の画像記憶手段
へ転送する転送制御手段を具えることを特徴とするもの
である。(Summary of the Invention) An image data transfer device of the present invention is provided between a first image storage means and a second image storage means, and generates discontinuous addresses for the second image storage means. Then, under the control of the discontinuous addresses, the image data from the first image storage means is directly stored in a predetermined storage position of the second image storage means, and the second image storage means The apparatus is characterized in that it includes a transfer control means for reading out image data from the image storage apparatus and directly transferring the image data to the first image storage means.
(実施例)
第1図は本発明の画像データ転送装置の一例の回路構成
を示すものである。本例では、画像データを記録、再生
する画像データ記録装置の画像メモリ11を、インター
フェース12.18および間引き回路14を介してディ
スプレイ15のフレームメモリ16に接続し、フレーム
メモリ16を不連続なアドレスを発生する機能を有する
DMA017によって制御して、画像メモリ11とフレ
ームメモリ16との間での画像データの転送を間引き回
路14を通して直接行なうものである。なお、第1図に
おいて符号18.19はデータラインを、20はI/F
コントロールラインを、21はメモリコントロールライ
ンを、22はアドレスラインをそれぞれ示す。(Embodiment) FIG. 1 shows a circuit configuration of an example of an image data transfer device of the present invention. In this example, an image memory 11 of an image data recording device for recording and reproducing image data is connected to a frame memory 16 of a display 15 via an interface 12.18 and a thinning circuit 14, and the frame memory 16 is connected to a discontinuous address. The image data is directly transferred between the image memory 11 and the frame memory 16 through the thinning circuit 14 under the control of the DMA 017 which has a function of generating the image data. In addition, in FIG. 1, numerals 18 and 19 indicate data lines, and 20 indicates I/F.
21 represents a memory control line, and 22 represents an address line.
ここで、第8図に示すように、画像メモリ11の横の画
素数をX1縦の画素数をYとし、フレームメモリ16の
横の画素数をXS縦の画素数をyとして、横の画素数が
y′、縦の画素数がy′の画像24を転送するにあたり
、a −x −x’、b −Y −y’(a、bは1以
上の整数または整数の逆数)なる関係が成立するとすれ
ば、間引き回路14において画像データを間引く規則と
DMA017からのアドレスの発生規則とを適当に設定
することにより、任意のX + Y t X* ’j
s X’ y y’ s a 、 b テ(7)画像デ
ータの転送が可能となる。−例として、a−b−%、X
−x’、Y−yとして画像メモリ11から7レームメモ
リ16に画像データを転送する場合には、間ぢ1き回路
14において画像メモリ11から順次出力されるデータ
を1つおきに間引いてフレームメモリ16に書込み、間
引き回路14がX個のデータを受取ったら次のX個のデ
ータは全て間引いてフレームメモリ16に書込まないよ
うにすると共に、DMA017からのアドレス発生はア
ドレスを1ずつ増していってX/ Iil数えたときの
み(x −x’ )をアドレスに加えるようにすればよ
い。これにより、画像メモリ11内の画像データを縦、
横%に縮小してフレームメモリ16に書込むことができ
る。Here, as shown in FIG. 8, the number of horizontal pixels of the image memory 11 is X1, the number of vertical pixels is Y, the number of horizontal pixels of the frame memory 16 is XS, the number of vertical pixels is y, and the number of horizontal pixels is When transferring the image 24 whose number is y' and the number of vertical pixels is y', the relationship is a - x - x', b - Y - y' (a and b are integers of 1 or more or reciprocals of integers). If this holds true, by appropriately setting the rules for thinning image data in the thinning circuit 14 and the rules for generating addresses from DMA017, any X + Y t X* 'j
(7) Image data can be transferred. - For example, a-b-%, X
When transferring image data from the image memory 11 to the 7-frame memory 16 as -x', Y-y, the first frame circuit 14 thins out the data sequentially output from the image memory 11 every other frame. When data is written to the memory 16 and the thinning circuit 14 receives X pieces of data, the next X pieces of data are all thinned out so as not to be written to the frame memory 16, and the address generation from DMA017 increments the address by 1. It is only necessary to add (x - x') to the address only when X/Iil is counted. This allows the image data in the image memory 11 to be
It can be written into the frame memory 16 after being reduced in horizontal %.
第4図は第1図に示した間引き回路14および・DMA
017をマイクロプログラム制御で実現した回路構成を
示すものである。マイクロプログラムメモリ31には種
々のプログラムが格納されており、その上位アドレスに
図示しないキーボード等からCPUを介してモードセレ
クト信号が入力されることにより、対応するプログラム
が選択される。このプログラムはモードセレクト信号の
ビット数をmとすると2 個選択できる。プロダラムは
、例えば第5図に示すように、最上位ビットから最下位
ビットに向けてコントローラ用インストラクションフー
ド82、コントローラ用データ33、アダー/カウンタ
用データ84、アクルッジ信号(ACK)a5、アドレ
ス用クロック38、カウンタ用クロック37、力1ンン
タロード信号38、フレームメモリ16(第1図参照)
の書込みおよび読出しを制御するメモリライト信号a9
およびメモリリード信号40の順でビット割当られ、そ
のコントローラ用インストラクションコード信号に基い
てマイクロプログラムコントローラ41からマイクロプ
ログラムメモリ31にア・ドレスが与えられることによ
りプログラムの流れが制御lされるようになっている。FIG. 4 shows the decimation circuit 14 and DMA shown in FIG.
This figure shows a circuit configuration in which 017 is realized by microprogram control. Various programs are stored in the microprogram memory 31, and a corresponding program is selected by inputting a mode select signal to an upper address of the program from a keyboard (not shown) or the like via the CPU. In this program, if the number of bits of the mode select signal is m, two can be selected. For example, as shown in FIG. 5, from the most significant bit to the least significant bit, the program module includes a controller instruction hood 82, controller data 33, adder/counter data 84, an acknowledgment signal (ACK) a5, and an address clock. 38, counter clock 37, input load signal 38, frame memory 16 (see Figure 1)
Memory write signal a9 that controls writing and reading of
and memory read signal 40, and the flow of the program is controlled by giving an address from the microprogram controller 41 to the microprogram memory 31 based on the instruction code signal for the controller. ing.
なお、マイクロプログラムコントローラ41には、CP
Uからプログラム実行のクロックおよび条件ジャンプに
おける条件入力を示すリクエスト信号(REQ)が入力
され、該コントローラ41内で使用されるカウンタ等の
データおよびジャンプ先アドレスは選択されたプログラ
ムのコントローラ用データ信号から与えられる。Note that the microprogram controller 41 includes a CP
A program execution clock and a request signal (REQ) indicating a condition input in a conditional jump are input from U, and data such as a counter used in the controller 41 and a jump destination address are obtained from the controller data signal of the selected program. Given.
マイクロプログラムメモリ81の出力はD7リツブ70
ツブ42にラッチされ、プログラム実行のクロックと同
期して、コントローラ用インストラクションコード信号
およびコントローラ用データ信号はマイクロプログラム
コントローラ41に、アダー/カウンタ用データ信号は
加算器48およびダウンカウンタ44に、AOKは図示
しないCPUに、アドレス用クロックはA N Dゲー
ト45に、カウンタ用クロックおよびカウンタロード信
号はダウンカウンタ44に、メモリライト信号およびメ
モリリード信号はバッファ46にそれ、それ与えられる
。The output of the microprogram memory 81 is the D7 rib 70.
Latched in the knob 42, in synchronization with the program execution clock, the instruction code signal for the controller and the data signal for the controller are sent to the microprogram controller 41, the data signal for the adder/counter is sent to the adder 48 and the down counter 44, and the AOK is sent to the microprogram controller 41. To the CPU (not shown), an address clock is applied to an A N D gate 45, a counter clock and a counter load signal are applied to a down counter 44, and a memory write signal and a memory read signal are applied to a buffer 46.
ダウンカウンタ44は画像の画素数をカウントするもの
で、カウンタロード信号によってアダー/カウンタ用デ
ータ信号をロードしてこれをカウンタ用クロックによっ
てカウントダウンし、その内容が零になった時点、すな
わち所定の画像データの転送終了に同期してD7リツプ
70ツブ47にRC信号を出力して、バッファ46およ
びフレームメモリ16のアドレスを出力するバッファ4
8をディスイネーブルとし、これによりメモリライト信
号、メモリリード信号およびアドレス信号をハイインピ
ーダンスとして不りm像テータの転送を行なわないよう
にする。The down counter 44 counts the number of pixels of an image, and loads an adder/counter data signal using a counter load signal and counts down the adder/counter data signal using a counter clock. The buffer 4 outputs an RC signal to the D7 lip 70 knob 47 in synchronization with the end of data transfer, and outputs the addresses of the buffer 46 and frame memory 16.
8 is disabled, thereby setting the memory write signal, memory read signal, and address signal to high impedance to prevent m-image data from being transferred.
一方、CPUからのスタートアドレスデータは同様にC
PUからのセットスタートアドレスによってバッファ4
9を通してD7リツブ70ツブ50に書込まれ、これに
よりDMAアドレスの先頭アドレスがセットされる。こ
のD7リツプフロツブ50の出力はフレームメモリ16
のアドレスとしてバッフアイ8を介して出力されると共
に、加算器48においてアダー/カウンタ用データ信号
に加算され、バッファ51を経てD7リツブ70ツブ5
0の入力に帰還されてANDゲート45を介してのアド
レス用クロックによりセットされる。On the other hand, the start address data from the CPU is similarly
Buffer 4 is set by the set start address from PU.
9 to the D7 rib 70 rib 50, thereby setting the first address of the DMA address. The output of this D7 lip flop 50 is the frame memory 16.
It is output as the address of D7 through the buffer eye 8, and is added to the adder/counter data signal in the adder 48, and then sent to the D7 rib 70 through the buffer 51.
0 input and is set by the address clock via AND gate 45.
すなわち、アダー/カウンタ用データ信号に加算させた
いデータをD7リツブ70ツブ50から出力させて、ア
ドレス用クロックによりフレームメ皐り16のアドレス
をアダー/カウンタ用データ信号分だけ加算する。なお
、バッファ51はDフリップフロップ50に先頭アドレ
スを書込む酷にデータが衝突しないようにするためのも
のである。That is, the data to be added to the adder/counter data signal is output from the D7 rib 70 and the address clock is used to add the address of the frame register 16 by the amount of the adder/counter data signal. Note that the buffer 51 is provided to prevent severe data collision when writing the start address to the D flip-flop 50.
本例では、REQおよびAGKによって画像メモリ11
に対するデータの入出力を行なうもので、画像メモリ1
1からフレームメモリ16へ画像データを転送する場合
の画像メモリ11からのデータ出力動作の70−チャー
トを第6図Aに、またフレームメモリ16から画像メモ
リ11へ画像データを転送する場合の画像メモリ11で
のデータ入力動作の70−チャートを第6図Bにそれぞ
れ示す。In this example, the image memory 11 is
It inputs and outputs data to and from image memory 1.
70-chart of the data output operation from the image memory 11 when transferring image data from the frame memory 16 to the frame memory 16 is shown in FIG. 70-charts of the data input operations at 11 are shown in FIG. 6B, respectively.
、以下、マイクロプログラム例について説明する。, An example of a microprogram will be described below.
第7図は画像メモリ11に記憶されている画像をフレー
ムメモリ16に縮小して書込む場合のマイクロプログラ
ムの70−チャートを示すものである。この場合には、
先ずダウンカウンタ44にフレームメモリ16に縮小し
て書込む画像の画素数(xl・y′)をセットする。こ
のカウンタセット動作は第8図に示すフローチャートに
従って行なう。次に、フレームメモリ16に書込む画像
の横の画素数iの計数値を初期値に設定すると共に、初
期のアドレスNを出力してフレームメモリ16の対応す
るアドレスにデータを書込む。このメモリライト動作は
第9図に示すフローチャートに従って行なう。メモリラ
イト後、横の画素数iをインクリメントすると共に、か
ら読み画素hjの計数値を初期値に設定して第10図に
示すフローチャートに従ってACKを返しながらから読
みをj −(1/a −1)回行なう。ただし、aは画
像の横の縮小率を示す。その後、アドレスNをl/a
増加させなからi−y′となるまで上記の動作を繰返す
。FIG. 7 shows a 70-chart of a microprogram for reducing and writing an image stored in the image memory 11 into the frame memory 16. In this case,
First, the number of pixels (xl·y') of the image to be reduced and written into the frame memory 16 is set in the down counter 44. This counter setting operation is performed according to the flowchart shown in FIG. Next, the count value of the horizontal pixel number i of the image to be written in the frame memory 16 is set to an initial value, and the initial address N is outputted to write data to the corresponding address in the frame memory 16. This memory write operation is performed according to the flowchart shown in FIG. After writing the memory, the horizontal pixel number i is incremented, and the count value of the first pixel hj is set to the initial value, and the first reading is j − (1/a −1) while returning ACK according to the flowchart shown in FIG. ) times. However, a indicates the horizontal reduction ratio of the image. Then change the address N to l/a
The above operation is repeated until i-y' is reached.
、これにより、画像メモリ11の1行の画素数Xの画像
データがa−%のときは1画素おきに間引きされて、ま
たa−%のときは順次の8個の画素のうち2番目S8番
目の画素が間引きされてフレームメモリ16の所定の行
にaX−x’個の画素のデータが書込まれる。次に、7
レームメモリ16の次の行への書込みを行なうために、
アドレスNに(x −x’ )を加えて、第11図に示
すフローチャートに従ってアドレスカウント動作を行な
ってから、から読み画素数にの計数値を初期値に設定し
てから読みを第10図に示すフローチャートに従ってに
−X・(1/b −1)回(bは画像の縦方向の縮小率
)行なう。ただし、Xはフレームメモリ16の1行の画
素数を表わす。これにより、b−%のときは画像メモリ
11の第2行目の画像データが全て間引きされ、またb
−尚のときは第2行目および第8行目の画像データが全
て間引きされることになる。, As a result, when the image data of the number of pixels X in one row of the image memory 11 is a-%, it is thinned out every other pixel, and when it is a-%, the second of the eight sequential pixels S8 The th pixel is thinned out, and data of aX-x' pixels is written in a predetermined row of the frame memory 16. Next, 7
In order to write to the next line of frame memory 16,
Add (x - x') to address N, perform the address counting operation according to the flowchart shown in Figure 11, then set the count value for the number of reading pixels to the initial value, and then read as shown in Figure 10. The process is carried out -X·(1/b -1) times (b is the reduction ratio in the vertical direction of the image) according to the flowchart shown. However, X represents the number of pixels in one row of the frame memory 16. As a result, when b-%, all the image data in the second row of the image memory 11 is thinned out, and when b
- In this case, all the image data in the second and eighth rows will be thinned out.
以上の動作を繰返し行なうことにより、画像メモリ11
に記憶されている画像の横a倍、縦す倍・された画像が
画像メモリ11からフレームメモリ16に直接転送され
て書込まれることになる。By repeating the above operations, the image memory 11
The image stored in the image memory 11 is directly transferred from the image memory 11 to the frame memory 16 and written therein, with the image multiplied by a in width and multiplied in height.
第12図は上記のマイクロプログラム制御において、a
−b−只のときのタイムチャートを示すもので、これに
より第18図に示すように画像メモリ11.に記憶され
ている画像55が間引きにより縦、横%に縮小された画
像56として7レームメモリ16に書込まれる。FIG. 12 shows that in the above microprogram control, a
-b- shows a time chart when the image memory 11. The image 55 stored in the 7-frame memory 16 is written into the 7-frame memory 16 as an image 56 reduced in vertical and horizontal % by thinning.
第14図は画像メモリ11に記憶されている画像を7レ
ームメモI716に拡大して書込む場合のマイクロプロ
グラムの70→ヤードを示すものである。この場合には
、先ず第8図に示したカウンタセット動作により、フレ
ームメモリ16に拡大して書込む画像の画素数(x’
−y’ )をダウンカウンタ44にセットする。次に、
フレームメモリ16に書込む画像の一行の画素数1の計
数値、画像の横の拡大倍iaによる同一データの横方向
での書込画素数Jおよび画像の縦の拡大倍率すによる同
一データの縦方向での書込み画素数にのそれぞれの計数
値を初期値に設定すると共に、初期の、アドレスNを出
力して第15図に示すメモリライ)AOKなしの70−
チャートに従ってフレームメモリ16にデータを書込む
。この動作をに−bになるまでアドレスNをXだけ増加
させながら行なう。ただし、ACKは返さない。これに
より、画像メモリ11の1画素のデータが7レームメモ
リ16の縦方向の順次のb個の画素に書込まれる。FIG. 14 shows the microprogram 70→yard when an image stored in the image memory 11 is enlarged and written to a 7-frame memo I716. In this case, first, by the counter setting operation shown in FIG. 8, the number of pixels (x'
-y') is set in the down counter 44. next,
The counted value of the number of pixels in one line of the image to be written to the frame memory 16, the number of pixels written in the horizontal direction of the same data according to the horizontal enlargement magnification ia of the image, and the height of the same data according to the vertical enlargement magnification of the image In addition to setting each count value for the number of writing pixels in the direction to the initial value, the initial address N is output and the memory line (70- without AOK) shown in FIG. 15 is set.
Data is written into the frame memory 16 according to the chart. This operation is performed while increasing the address N by X until it becomes -b. However, no ACK is returned. As a result, the data of one pixel in the image memory 11 is written into sequential b pixels of the 7-frame memory 16 in the vertical direction.
次に、アドレスNを(bx−1)だけ減少させて最初に
書込んだ画素の次の横の画素をアクセスし、第11図に
示したアドレスカウント動作に従ってアドレスカウント
して同一データの横方向の画素数jおよび画像の一行の
画素数iをインクリメントする。Next, the address N is decreased by (bx-1) to access the pixel next to the first written pixel, and the address is counted according to the address counting operation shown in FIG. Increment the number of pixels j and the number i of pixels in one line of the image.
以上の動作を同一データの縦方向の画素数kをリセット
しなからj−aになるまで繰返した後、第16図に示す
70−チャートに従ってA CK IJターンを行なう
。これにより、画像メモリ11の1画素のデータがフレ
ームメモリ16の隣接するaxb個の画素に書込まれる
。以上の動作を行の終わりまで行なった後、アドレスN
に
、(x−x’ ) +x(b−1)を加え、第11図に
示・したアドレスカウント。を行なってb行後の行の書
込みを同様にして行なう。After repeating the above operation until the number k of pixels in the vertical direction of the same data reaches ja without resetting it, an ACK IJ turn is performed according to the 70-chart shown in FIG. As a result, data for one pixel in the image memory 11 is written to axb adjacent pixels in the frame memory 16. After performing the above operations until the end of the line, address N
Add (x-x') +x(b-1) to the address count shown in FIG. Then, write the row after row b in the same way.
以上の動作を繰返し行なうことにより、画像メモリ11
に記憶されている画像の横8倍、縦す倍された画像が画
像メモリ11からフレームメモリ16に直接転送されて
書込まれることになる。By repeating the above operations, the image memory 11
The image stored in the image memory 11 is directly transferred from the image memory 11 to the frame memory 16 and written therein, with the image multiplied by 8 times horizontally and vertically.
第17図は上記のマイクロプログラム制御においてa=
b−19のときのタイムチャートを示すもので、これに
より第18図に示すようにフレームト・メモリ16には
画像メモリ11に記憶されている画像57を縦、横2倍
に拡大した画像58が書込まれる。なお、第18図に拡
大して示す縦、横隣接する4画素は、画像メモリ11の
1画素のデータを書込む際のアクセスの順番を示すもの
である。Figure 17 shows that in the above microprogram control a=
b-19, and as shown in FIG. 18, the framed memory 16 stores an image 58 which is twice the vertical and horizontal magnification of the image 57 stored in the image memory 11. is written. Note that four vertically and horizontally adjacent pixels shown enlarged in FIG. 18 indicate the order of access when writing data for one pixel in the image memory 11.
、第19図はフレームメモリ16に書込まれている画像
を画像メモリ11に縮小転送する場合のマイクロプログ
ラムのフローチャートを示すものである。この場合には
、先ず第20図に示すカウンタセット動作により、画像
メモリ11に縮小して書込む画像の画素数(x−y)を
ダウンカウンタ44にセットする。次に、画像メモリ1
1に書込む画像の横の画素微生の計数値を初期値に設定
すると共に、初期のアドレスNを出力してフレームメモ
リ16の対応するアドレスのデータを読出し1、AOK
を返す。このメモリリード動作を柿の画素数iがi=X
となるまで、アドレスNにaを増加させながら行なう。, FIG. 19 shows a flowchart of a microprogram when an image written in the frame memory 16 is reduced and transferred to the image memory 11. In this case, first, the number of pixels (xy) of the image to be reduced and written to the image memory 11 is set in the down counter 44 by the counter setting operation shown in FIG. Next, image memory 1
Set the count value of the pixel microbeam next to the image to be written in 1 to the initial value, and output the initial address N to read the data at the corresponding address in the frame memory 16. 1, AOK
return it. This memory read operation is performed when the number of pixels i of persimmon is i=X
This is done while increasing address N by a until .
ただし、aは画像の横の縮小率の逆数を表わす。これに
より、フレームメモリ16の1行の画像デー★がaごと
に間引いて読出される。なお、このメモリリード動作は
第21図に示すフローチャートに従って行なう。その後
、アドレスNに(x−x’)+x(b−1)を加えて次
の行なアクセスする。ただし、bは画像の縦の縮小率の
逆数を表わす。これにより、b=2したが、って縮小率
が%のときはフレームメモリ16の第2行目の画像デー
タが全て間引きされ、またb=3(縮小率3A)のとき
は第2行目および第8行目の画像データが全て間引かれ
ることになる。However, a represents the reciprocal of the horizontal reduction ratio of the image. As a result, one row of image data ★ in the frame memory 16 is thinned out every a and read out. Note that this memory read operation is performed according to the flowchart shown in FIG. Thereafter, (x-x')+x(b-1) is added to address N and the next row is accessed. However, b represents the reciprocal of the vertical reduction rate of the image. As a result, b=2, so when the reduction rate is %, all the image data in the second line of the frame memory 16 is thinned out, and when b=3 (reduction rate 3A), the image data in the second line All of the image data in the 8th row will be thinned out.
以上の動作を繰返し行なうことにより、フレームメモリ
16に記憶されている画像の横1/a倍。By repeating the above operations, the horizontal size of the image stored in the frame memory 16 is 1/a times larger.
俣1/b倍された画像がフレームメモリ16から画像メ
モリ11に直接転送されることになる。The image multiplied by 1/b is directly transferred from the frame memory 16 to the image memory 11.
第22図は上記のマイクロプログラム制御において、a
=b=2のときのタイムチャートを示すもので、これに
より第23図に示すように7レームメモIJ 16に記
1@されている画像59が間引きにより縦、@局に縮小
された画像60として画像メモリ11に書込まれる。FIG. 22 shows that in the above microprogram control, a
This shows a time chart when =b=2, and as shown in Fig. 23, the image 59 marked 1@ in the 7 frame memo IJ 16 is reduced vertically to the @ station as an image 60 by thinning. The image is written into the image memory 11.
本実施例のマイクロプログラム制御においては、メモリ
ライト、から読み、メモリリードは第9図、第10図、
第15図、第21図から明らかなように1. RE Q
が9Lルベルになるまで待った後行なわれる。なお、第
7図、第14図、第19図においてi、j、にといった
変数を使用しているが、・これらはプログラムの流れを
記述するために使用したもので、実際のプログラムでは
必ずしもffu 用するとは限らない。In the microprogram control of this embodiment, memory write is read from, and memory read is performed as shown in FIGS. 9 and 10.
As is clear from FIGS. 15 and 21, 1. REQ
This is done after waiting until the level reaches 9L level. In addition, although variables such as i, j, and so on are used in Figures 7, 14, and 19, these are used to describe the flow of the program, and in the actual program, they are not necessarily ffu. It does not necessarily mean that it will be used.
本実施例においては、データの間引きおよびアドレス発
生をマイクロプログラム制御で行なうようにしたから、
同一のハードウェア構成で、マイクロプログラムメモリ
31内に複数のプログラムを用意することにより、拡大
、縮小操作を伴なう種々の画像データの転送を行なうこ
とができる。In this embodiment, data thinning and address generation are performed under microprogram control.
By preparing a plurality of programs in the microprogram memory 31 with the same hardware configuration, it is possible to transfer various image data accompanied by enlargement and reduction operations.
また、画像メモリ11およびフレームメモリ16内の縦
、横の画素数を変更する場合でも、ノ\−ドウエアの変
更を行なうことなく、単にプログラムの変更のみで対応
できる。Furthermore, even when changing the number of vertical and horizontal pixels in the image memory 11 and frame memory 16, this can be done simply by changing the program without changing the hardware.
(発明の効果)
以上述べたように、不発明によれば、第1の画像記憶手
段と第2の画像記憶手段との間での拡大、縮小操作を伴
なう画像の転送、一部分の画像の転送を、DMA転送中
にデータの間引きおよび不連続なアドレス発生を行なう
ことにより、別のメモリを用いることなく直接性なうこ
とができる。し、たがって、構成が簡単かつ安価にでき
ると共に、所要の画像データの転送を短時間で行なうこ
とができる。(Effects of the Invention) As described above, according to the invention, image transfer involving enlargement and reduction operations between the first image storage means and the second image storage means, and partial image can be directly transferred without using a separate memory by thinning out data and generating discontinuous addresses during DMA transfer. Therefore, the configuration is simple and inexpensive, and required image data can be transferred in a short time.
第1図は本発明の画像データ転送装置の一例の構成を示
すブロック図、
第2図は従来の画像データ転送装置の構成を示すブロッ
ク図、
第8図は第1図に示す画像メモリとフレームメモリとの
間での画像の転送関係を説明するための図、
第4図は本発明の画像データ転送装置の他の例の要部の
構成を示すブロック図、
第5図は第4図に示すマイクロプログラムメモリのビッ
ト割当てを示す図、
第6図AおよびBは第4図において画像メモリにおける
データの出力および入力動作を示すフローチャート、
第7図は第4図において画像メモリからフレームメモリ
に縮小転送する場合のマイクロプロゲラ、ムのフローチ
ャート、
第8図、第9図、第10図および第11図は第7図に示
すマイクロプログラムのサブルーチンの70−チャート
、
第12図は第7図においてa=b=%のときの信号のタ
イムチャート、
第18図はその転送結果を示す図、
第14図は第4図において画像メモリからフレームメモ
リに拡大転送する場合のマイクロプログラムのフローチ
ャート、
第15図および第16図はそのサブルーチンの70−チ
ャート、
第17図は第14図においてa=b=2のときの信号の
タイムチャート、
第18閾はその転送結果を示す図、
第19図は第4図においてフレームメモリから画像メモ
リに縮小転送する場合のマイクロプログラムの70−チ
ャート、
第20図および第21図はそのサブルーチンの70−チ
ャート、
第22図は第19図においてa=b=2のときの信号の
タイムチャート、
第23図はその転送結果を示す図である。
11・・・画像メモリ 12.18・・・インタ
ーフェース14・・・間引き回路 15・・・ディ
スプレイ16・・・フレームメモリ 17・・・DM
A(331・・・マイクロプログラムメモリ
41・・・マイクロプログラムコントローラ42.47
.50・・・Dフリップフロップ43・・・加算器
44・・・ダウンカウンタ
45・・・ANDゲート
46.48,49.51・・・バッファ第3図
第5図
“ 第6図
A B
第12図
第13図
第20図
第21図
第22図
第23図
手 続 補 正 書
昭和60年6月10日
特許庁長官 志 賀 学 殿1、事件
の表示
昭和59年特許願第206978号
2、発明の名称
画像データ転送装置
3補正をする者
事件との関係 特許出願人
(037) オリンパス光学工業株式会社4、代理人
氏名 (5925)弁理士 杉 村 暁 秀住所 同
所
氏名 (7205)弁理士 杉 村 興 作5・補fJ
)対i 明イtnito r発明の詳細な説明」。欄
1、明細書第8頁第8行の「CPUから」を削除し、同
頁第17行のrCPUJを「インターフェース回路」に
訂正する。
2、同第11頁第11行の「アドレスN」を「アドレス
」に訂正し、
同頁第14行の「メモリライト後、横の画素数1」を「
メモリライト後、アドレスを1 / a増加させ、横の
画素数1」に訂正し、
同頁第19〜20行の「アドレスNを1 / a増加さ
せながら」を削除する。
3、同第12頁第7行、第14頁第1行、@4行。
第8行、第20行、第16頁第9行、第12行およびM
2S行の「アドレスNJを「アドレス」に訂正する。FIG. 1 is a block diagram showing the configuration of an example of the image data transfer device of the present invention, FIG. 2 is a block diagram showing the configuration of a conventional image data transfer device, and FIG. 8 is the image memory and frame shown in FIG. 1. FIG. 4 is a block diagram showing the configuration of main parts of another example of the image data transfer device of the present invention; FIG. 6A and B are flowcharts showing the data output and input operations in the image memory in FIG. 4; FIG. 7 is a diagram showing the bit allocation of the microprogram memory in FIG. A flowchart of the micro program program in the case of transfer. FIGS. 8, 9, 10, and 11 are 70-charts of the subroutine of the microprogram shown in FIG. 7. FIG. A time chart of the signal when a=b=%, FIG. 18 is a diagram showing the transfer result, FIG. 14 is a flowchart of the microprogram when enlarging and transferring from the image memory to the frame memory in FIG. 4, and FIG. 15 16 is a 70-chart of the subroutine, FIG. 17 is a time chart of the signal when a=b=2 in FIG. 14, the 18th threshold is a diagram showing the transfer result, and FIG. 19 is the Figure 4 shows the 70-chart of the microprogram when reducing and transferring from the frame memory to the image memory, Figures 20 and 21 show the 70-chart of the subroutine, and Figure 22 shows the 70-chart of the microprogram for a = b = 2 in Figure 19. FIG. 23 is a diagram showing the transfer results. 11... Image memory 12.18... Interface 14... Thinning circuit 15... Display 16... Frame memory 17... DM
A (331...Microprogram memory 41...Microprogram controller 42.47
.. 50...D flip-flop 43...Adder 44...Down counter 45...AND gate 46.48, 49.51...Buffer Figure 3 Figure 5" Figure 6 A B 12 Figure 13 Figure 20 Figure 21 Figure 22 Figure 23 Procedure Amendment Written June 10, 1985 Manabu Shiga, Commissioner of the Patent Office 1, Indication of Case Patent Application No. 206978, 1988 2, Name of the invention Image data transfer device 3 Relationship to the person making the amendment Patent applicant (037) Olympus Optical Industry Co., Ltd. 4 Name of agent (5925) Patent attorney Akihide Sugimura Address Same office Name (7205) Patent attorney Written by Oki Sugimura 5/Supplementary fJ
) v.i. Detailed Description of the Invention. Column 1, "from the CPU" on page 8, line 8 of the specification is deleted, and rCPUJ on line 17 of the same page is corrected to "interface circuit." 2. Correct "Address N" in line 11 of page 11 to "address" and change "Number of horizontal pixels 1 after memory write" in line 14 of the same page to "
After writing the memory, the address is increased by 1/a and the number of horizontal pixels is corrected to 1, and the line 19-20 of the same page is deleted, ``While the address N is increased by 1/a.'' 3, page 12, line 7, page 14, line 1, @ line 4. Line 8, line 20, page 16, line 9, line 12 and M
Correct "Address NJ" in line 2S to "Address".
Claims (1)
設けられ、前記第2の画像記憶手段に対して不連続なア
ドレスを発生して、この不連続なアドレスの制御の下で
前記第1の画像記憶手段からの画像データを直接前記第
2の画像記憶手段の所定の記憶位置に記憶させると共に
、前記第2の画像記憶手段から画像データを読出して直
接前記第1の画像記憶手段へ転送する転送制御手段を具
えることを特徴とする画像データ転送装置。 2、前記転送制御手段は前記第1の画像記憶手段から順
次出力される画像データを所定の規則に従って間引く間
引き手段と、前記第2の画像記憶手段に対して所定の規
則に従って不連続なアドレスを発生するアドレス発生手
段とを有することを特徴とする特許請求の範囲第1項記
載の画像データ転送装置。 3、前記間引き手段およびアドレス発生手段をマイクロ
プログラムによって制御するよう構成したことを特徴と
する特許請求の範囲第2項記載の画像データ転送装置。[Scope of Claims] 1. Provided between a first image storage means and a second image storage means, generating discontinuous addresses for the second image storage means, and generating discontinuous addresses for the second image storage means, directly storing the image data from the first image storage means in a predetermined storage location of the second image storage means under the control of a specific address, and reading the image data from the second image storage means. An image data transfer device comprising transfer control means for directly transferring data to the first image storage means. 2. The transfer control means includes a thinning means for thinning out the image data sequentially output from the first image storage means according to a predetermined rule, and a thinning means for thinning out the image data sequentially output from the first image storage means, and a discontinuous address for the second image storage means according to a predetermined rule. 2. The image data transfer apparatus according to claim 1, further comprising address generation means for generating an address. 3. The image data transfer apparatus according to claim 2, wherein the thinning means and the address generating means are configured to be controlled by a microprogram.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20697884A JPS6186834A (en) | 1984-10-04 | 1984-10-04 | Transfer device for picture data |
DE19853535041 DE3535041A1 (en) | 1984-10-04 | 1985-10-01 | Device for transmitting video data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20697884A JPS6186834A (en) | 1984-10-04 | 1984-10-04 | Transfer device for picture data |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6186834A true JPS6186834A (en) | 1986-05-02 |
Family
ID=16532144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20697884A Pending JPS6186834A (en) | 1984-10-04 | 1984-10-04 | Transfer device for picture data |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS6186834A (en) |
DE (1) | DE3535041A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5165073A (en) * | 1990-05-04 | 1992-11-17 | Honeywell, Inc. | Facsimile apparatus for producing variable size and resolution images on a reproduction medium |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2009568B (en) * | 1977-11-28 | 1982-03-24 | Nippon Telegraph & Telephone | Picture signal coding apparatus |
US4394693A (en) * | 1979-03-23 | 1983-07-19 | International Business Machines Corporation | System and method for generating enlarged or reduced images |
JPS58204668A (en) * | 1982-05-24 | 1983-11-29 | Dainippon Screen Mfg Co Ltd | Method for scanning and recording picture |
-
1984
- 1984-10-04 JP JP20697884A patent/JPS6186834A/en active Pending
-
1985
- 1985-10-01 DE DE19853535041 patent/DE3535041A1/en active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3535041A1 (en) | 1986-04-17 |
DE3535041C2 (en) | 1989-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6186834A (en) | Transfer device for picture data | |
EP0563855A2 (en) | Picture storage apparatus and graphic engine apparatus | |
JPS6016634B2 (en) | Graphic generation method in display devices | |
JP2899838B2 (en) | Storage device | |
JP3036441B2 (en) | One-chip memory device | |
KR0123276B1 (en) | Scrolling apparatus and the method | |
JP2808105B2 (en) | Font drawing device | |
KR950006177Y1 (en) | Video memory access control circuit | |
JPH0438389Y2 (en) | ||
JP2719589B2 (en) | One-chip semiconductor storage device | |
JPH0520450A (en) | Picture processor | |
JPH0734225B2 (en) | Image processing device | |
JP3016372B2 (en) | Image processing device | |
JP2829051B2 (en) | Character display method | |
JPS61279888A (en) | Character generator | |
EP0375339A2 (en) | Image processing apparatus and a system using the same | |
JPH0632041B2 (en) | Depth information buffer control device | |
JPH0528399B2 (en) | ||
JPH06301772A (en) | Lsi for picture processing | |
JPH09147549A (en) | Storage device with programmable logic circuit | |
JPS63298673A (en) | Image memory element | |
JPH06215560A (en) | Memory integrated circuit for video display | |
JPS62243043A (en) | Memory driving circuit | |
JPS61229140A (en) | Memory controller | |
JPH0193868A (en) | Data processor |