JPS6184923A - 並列発振回路の故障検知方法 - Google Patents
並列発振回路の故障検知方法Info
- Publication number
- JPS6184923A JPS6184923A JP59207502A JP20750284A JPS6184923A JP S6184923 A JPS6184923 A JP S6184923A JP 59207502 A JP59207502 A JP 59207502A JP 20750284 A JP20750284 A JP 20750284A JP S6184923 A JPS6184923 A JP S6184923A
- Authority
- JP
- Japan
- Prior art keywords
- self
- circuit
- frequency
- counter
- reference frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はンフトエ→−(一時故障)及びハードエ→−
(永久故障)に対し、高信頼性を有するクロックの発振
回路に関するものである。
(永久故障)に対し、高信頼性を有するクロックの発振
回路に関するものである。
近年例えば、計算機分野では長期運用及び高信頼性への
要求が高ま秒、ンフトエラー及びハードエラーに対して
、処理を確実に継続することが必要とさhてきている。
要求が高ま秒、ンフトエラー及びハードエラーに対して
、処理を確実に継続することが必要とさhてきている。
この高信頼性の要求を満足する一手法として多重システ
ム横Mがある。これは、同一処理を複数の旧W機に並列
に行わせ、その結果を多数決方式によって相互に比較し
、工→−の結果を除去する方法である。通常この方式で
は最低3台の計算機が構成さり、このうち2台の計算結
果が一致した場合これを最終結果として出力し、残り1
台の結果を除去する。これにより高信頼性を確保するこ
とができる。
ム横Mがある。これは、同一処理を複数の旧W機に並列
に行わせ、その結果を多数決方式によって相互に比較し
、工→−の結果を除去する方法である。通常この方式で
は最低3台の計算機が構成さり、このうち2台の計算結
果が一致した場合これを最終結果として出力し、残り1
台の結果を除去する。これにより高信頼性を確保するこ
とができる。
この並列処理の方法としては、各計算機の処理を非同期
に独立して行わせ、最終出力の所で同期をとる方法と、
クロック完全同期で全計算機の処理を行う方法に大別で
きる6 後者の完全同期方法は、非同期方法に比較し。
に独立して行わせ、最終出力の所で同期をとる方法と、
クロック完全同期で全計算機の処理を行う方法に大別で
きる6 後者の完全同期方法は、非同期方法に比較し。
メモリ、CPU及び入出力装置のような各モジュール単
位で多重化できる利点を有しており信頼性上も優れてい
る。しかし通常多重システムを構成する場合、各システ
ムの処理の同期をとる発振回路も信頼性向上の観点から
複数台配置されることが多く、これら複数の発振回路の
同期方法及び故障検出方法が大きな課題となっていた。
位で多重化できる利点を有しており信頼性上も優れてい
る。しかし通常多重システムを構成する場合、各システ
ムの処理の同期をとる発振回路も信頼性向上の観点から
複数台配置されることが多く、これら複数の発振回路の
同期方法及び故障検出方法が大きな課題となっていた。
この発明は、flぼ同一規格ではあるが2周波数及び位
相が異なる複数の発振回路から、一つの規格化さhた同
期クロック信号を発生できる並列発振回路の故障検出方
法に関するもので故障を自動的に検出し、クロックを継
続的に並列7ステムに供給することが出来る方法を提供
するものである。
相が異なる複数の発振回路から、一つの規格化さhた同
期クロック信号を発生できる並列発振回路の故障検出方
法に関するもので故障を自動的に検出し、クロックを継
続的に並列7ステムに供給することが出来る方法を提供
するものである。
従来同一規格ではあるが、僅かに周波数及び位相が異な
る状態で、フリーランしている複数の発振回路の相互故
障検知方法に関する例はない。
る状態で、フリーランしている複数の発振回路の相互故
障検知方法に関する例はない。
よって第1図に並列発掘回路の構成例を示す。
第1図において(1a)(1b) (Ic)は各々独立
にフリーランしている発振回路、 (2a) (2b
) (2c)は発振回路(Ia) (1b)(1c)の
発振状態のチェック回路、 (3a)(3b) (3
C)はフリーラン状態の基準周波数、 (4a)(4
b) (4c)は基準周波数(3n)(3b)(5c)
を基忙各々を個々に分周し。
にフリーランしている発振回路、 (2a) (2b
) (2c)は発振回路(Ia) (1b)(1c)の
発振状態のチェック回路、 (3a)(3b) (3
C)はフリーラン状態の基準周波数、 (4a)(4
b) (4c)は基準周波数(3n)(3b)(5c)
を基忙各々を個々に分周し。
周波数及び位相を規格化子る波形レギュレータ。
(5a) (5b) (5c)は各波形レギュレータ(
4a)(41)) (4c)から出力される再生クロッ
ク、 (6a)(6b)(6C)は再生クロック(5a
) (5b) (5c)を用いて周波数及び位相の誤差
を取り除き、最終的に出力周波数を決定する多数決論理
回路、 (7a)(7b)(7C)は多数決論理の結果
を波形レギュレータ(4a)(4b)(4C)へフィー
トハラクシ、再生クロック(5a)(5b) (5C)
のタイミングの同期をとるためのリセット信号、 (
8a)(8b) (8c)は同一の周波数及び同一の位
相として出力される同期クロック信号である。
4a)(41)) (4c)から出力される再生クロッ
ク、 (6a)(6b)(6C)は再生クロック(5a
) (5b) (5c)を用いて周波数及び位相の誤差
を取り除き、最終的に出力周波数を決定する多数決論理
回路、 (7a)(7b)(7C)は多数決論理の結果
を波形レギュレータ(4a)(4b)(4C)へフィー
トハラクシ、再生クロック(5a)(5b) (5C)
のタイミングの同期をとるためのリセット信号、 (
8a)(8b) (8c)は同一の周波数及び同一の位
相として出力される同期クロック信号である。
次に動作について説明する。
発振回路(1a) (lb) (1c)から出力された
僅かではあるが9周波数及び位相が異なる基準周波数(
3a)(3b)(3c)は、波形レギュレータ(4a)
(4b) (4c)に入力される。波形レギュレータ(
4a) (4b)(4c)では、各々へ入力される基準
周波数(5a) (3b) (3c)の波形の立ち上り
で。
僅かではあるが9周波数及び位相が異なる基準周波数(
3a)(3b)(3c)は、波形レギュレータ(4a)
(4b) (4c)に入力される。波形レギュレータ(
4a) (4b)(4c)では、各々へ入力される基準
周波数(5a) (3b) (3c)の波形の立ち上り
で。
内部にもつフリップフロップをトリガし、波形が入力さ
れたことを保持する。この波形は1位相が異なる再生ク
ロック(5a)(5N (5c)として出力され、多数
決論理回路(6a)(6b)(6C)へ出力される。多
数決論理回路(6a)(6b)(6c)では多数決論理
を行い、2つ以上の波形が同一レベルを示した時点でそ
のレベルを同期クロック信号(8a)(8b) (8
c)として出力する。波形レギュツー4(4a](40
1(4C)のフリップ707プをトリガした波形の次の
基準周波数(5a)(3b)(!+c)の立ち上り時点
で各々のフリップフロップはクリアさJする。この信号
は、再生クロック(5a)(5b)(5C)として多数
決論理回路(6a/) (6b) (6c)へ出力−g
hる、多数決論理回路(6a)(6b)(6C)では、
再生クロック(5a) (5b) (5C)のうち。
れたことを保持する。この波形は1位相が異なる再生ク
ロック(5a)(5N (5c)として出力され、多数
決論理回路(6a)(6b)(6C)へ出力される。多
数決論理回路(6a)(6b)(6c)では多数決論理
を行い、2つ以上の波形が同一レベルを示した時点でそ
のレベルを同期クロック信号(8a)(8b) (8
c)として出力する。波形レギュツー4(4a](40
1(4C)のフリップ707プをトリガした波形の次の
基準周波数(5a)(3b)(!+c)の立ち上り時点
で各々のフリップフロップはクリアさJする。この信号
は、再生クロック(5a)(5b)(5C)として多数
決論理回路(6a/) (6b) (6c)へ出力−g
hる、多数決論理回路(6a)(6b)(6C)では、
再生クロック(5a) (5b) (5C)のうち。
2つ以上が同一レベルに変化した時点をとらえてり七ッ
ト信’5 (7a) (7b) (7c)を波形レギュ
レータ(4a)(4b) (4c)へ出力し、同期クロ
ック信号(8a](8b) (8c)の1周期を発生さ
せたことを通知する。この繰り返しによって連続した同
期クロック信号(8a) (8b)(8c)を発生させ
る方法である。第1図の場合、多数決論理回路(6a)
(6b)(6C’)によって発振回路(1a)(1b)
(1C)の伺れか1つが故障した場合においても自動的
に故障が除去できることになるが、各発振回路(1a)
(H+1 (1c)K個別にチェック回路(2a)(2
b)(2C)を付加した例もある。このチェック回路(
2n)(2b) (2c)は、 リトリガブル単安定回
路からもζ成さhでおり、単安定波形時間は基準周波数
(3a1 (3b) (3c)の1周期以上忙設定され
る。
ト信’5 (7a) (7b) (7c)を波形レギュ
レータ(4a)(4b) (4c)へ出力し、同期クロ
ック信号(8a](8b) (8c)の1周期を発生さ
せたことを通知する。この繰り返しによって連続した同
期クロック信号(8a) (8b)(8c)を発生させ
る方法である。第1図の場合、多数決論理回路(6a)
(6b)(6C’)によって発振回路(1a)(1b)
(1C)の伺れか1つが故障した場合においても自動的
に故障が除去できることになるが、各発振回路(1a)
(H+1 (1c)K個別にチェック回路(2a)(2
b)(2C)を付加した例もある。このチェック回路(
2n)(2b) (2c)は、 リトリガブル単安定回
路からもζ成さhでおり、単安定波形時間は基準周波数
(3a1 (3b) (3c)の1周期以上忙設定され
る。
通常基準周波数(la)(3b) (5c)の立ち上り
エツジをリトリガブル単安定のトリガとし、正常に周e
数が発生フh、ている時は単安定波形がリセツ(トする
前に再トリガされることになる。このためリドリカプル
単安定の出力は、一定レベル(波形出力状態)が保持さ
れることになる。もし1発振回路(1a)(1b)(1
C)が停止するか発振周波数が低ぐなつr時、リトリガ
ブル単安定の波形時間よゆもトリガ周期が長くなってし
まいリトリガブル単安定の出力は、一定値を保てず、波
形オフかあるいは繰り返し波形が出力−!!ねることに
なる。
エツジをリトリガブル単安定のトリガとし、正常に周e
数が発生フh、ている時は単安定波形がリセツ(トする
前に再トリガされることになる。このためリドリカプル
単安定の出力は、一定レベル(波形出力状態)が保持さ
れることになる。もし1発振回路(1a)(1b)(1
C)が停止するか発振周波数が低ぐなつr時、リトリガ
ブル単安定の波形時間よゆもトリガ周期が長くなってし
まいリトリガブル単安定の出力は、一定値を保てず、波
形オフかあるいは繰り返し波形が出力−!!ねることに
なる。
こhによって故障を検知することができる方法である。
従来の同期式並列処理回路における発振回路(1a)(
1b) (1c)のチェック回路(2a)(2b)(2
C)は以上のように+)hリトブル単安定回路で構成さ
hていたのて、単安定波形時間を精度よく設定すること
が難シ、<、このため規定周波数からの基準周波数(3
a) (3b)(3c)の変動が大きく力c4いと故障
が検知できないこと、さらに基準周波数が高い方に変化
り、7セ時、リトリガブル革安定回路のトリガ周期が短
くなるだけで故障の検知が出来力くなる等の火力があっ
た。
1b) (1c)のチェック回路(2a)(2b)(2
C)は以上のように+)hリトブル単安定回路で構成さ
hていたのて、単安定波形時間を精度よく設定すること
が難シ、<、このため規定周波数からの基準周波数(3
a) (3b)(3c)の変動が大きく力c4いと故障
が検知できないこと、さらに基準周波数が高い方に変化
り、7セ時、リトリガブル革安定回路のトリガ周期が短
くなるだけで故障の検知が出来力くなる等の火力があっ
た。
この発明け、これらの欠点を解消するためになきhtも
ので、他の基準周波数(5a) (3h)C5c)と相
互に比較することによって、変動を精度よぐ検知できる
と共に周波数の高低に対しても変動を検知できる方法を
提供するものである。
ので、他の基準周波数(5a) (3h)C5c)と相
互に比較することによって、変動を精度よぐ検知できる
と共に周波数の高低に対しても変動を検知できる方法を
提供するものである。
以下第2図にこの発明の一実施例について説明する。第
2図において(9a) (9b) (9C)は基準周波
数(3a)(3b)(3c)の故障検知回路、 (10
a)(10b)(10c)は故障検知回路(9a)(9
b)(9C)へ入力する基準周波数(3a) (3b)
(5c) の選択を行うセレクタ、 8mL−A、
5KL−B、及び5EL−047[セレクタ(10
a)(10b)(10c)の選択信号。
2図において(9a) (9b) (9C)は基準周波
数(3a)(3b)(3c)の故障検知回路、 (10
a)(10b)(10c)は故障検知回路(9a)(9
b)(9C)へ入力する基準周波数(3a) (3b)
(5c) の選択を行うセレクタ、 8mL−A、
5KL−B、及び5EL−047[セレクタ(10
a)(10b)(10c)の選択信号。
(11a)は基準周波数(3a)及びセレクタ(10a
)で選択ばれた基準周波数(3b)あるいけ(3C)の
誤差を相互に比較する相互識別回路、 (12a)は
基準周波数(5a)を計数するセルフ系カウンタ、 (
15a)は基準周波数(3セ)あるいけ(乙C)を計数
するクロス系カウンタ、(14a)はセルフ系カウンタ
(12a)及びクロス系カウンタ(15a)の計数値を
比較するコンパレータ、 (15a)は基準周波数(
3a)及びセレクタ(10a )で選択−ghた基準周
波数(3b)あるいけ(3C)の周波数変動を個別に判
定する自己識別回路、 (16a)は基準周波数(6
a)に対しウィンドを発生するセルフ系ウィンドジェネ
レータ。
)で選択ばれた基準周波数(3b)あるいけ(3C)の
誤差を相互に比較する相互識別回路、 (12a)は
基準周波数(5a)を計数するセルフ系カウンタ、 (
15a)は基準周波数(3セ)あるいけ(乙C)を計数
するクロス系カウンタ、(14a)はセルフ系カウンタ
(12a)及びクロス系カウンタ(15a)の計数値を
比較するコンパレータ、 (15a)は基準周波数(
3a)及びセレクタ(10a )で選択−ghた基準周
波数(3b)あるいけ(3C)の周波数変動を個別に判
定する自己識別回路、 (16a)は基準周波数(6
a)に対しウィンドを発生するセルフ系ウィンドジェネ
レータ。
(17a)は基準周波数(3b)もl〈け(6C)に対
しウィンドを発生するクロス系ウィンドジェネレータ、
lThA1〜EA3.EBI〜EBB、KC1〜EC3
は故障検知回路(9a)(9b)(9c)から出力さh
る工→−識別データである。
しウィンドを発生するクロス系ウィンドジェネレータ、
lThA1〜EA3.EBI〜EBB、KC1〜EC3
は故障検知回路(9a)(9b)(9c)から出力さh
る工→−識別データである。
なお、故障検知回路(9b)及び(9C)の回路構成は
、故障検知回路(9a)と同一である。第2図ではこh
を省略している。
、故障検知回路(9a)と同一である。第2図ではこh
を省略している。
また1発振回路(1a)(Ib) (1c)の全てが動
作中は、セl/クタ(101け基準周波数(3b)を。
作中は、セl/クタ(101け基準周波数(3b)を。
セレクタ(10b)け基準周波数(3C)を、セレクタ
(jOc)は基〜(周波数(3a)を選択するように選
択信仁F3TIjT、−A、 8FiL−B及びS K
L −Cを設定する。
(jOc)は基〜(周波数(3a)を選択するように選
択信仁F3TIjT、−A、 8FiL−B及びS K
L −Cを設定する。
こDによって1例えば、基準周波数(3a)は故障検知
回路(9a)及び(9C)の2ケ所で周波数変動の識別
が行われることKなる。
回路(9a)及び(9C)の2ケ所で周波数変動の識別
が行われることKなる。
故障検知(ij路(9a)を詳細化した一例を8g3図
VC示す。
VC示す。
第3図において(19a)〜(27a)は2周波数等の
計数機能を有する16進カウンタ、 (28a)〜(
50a)はエラー識別データEA1〜EA3 をラッ
チするDタイプラッチ回路、 (11a)(32a3
はリトリガブル単安定回路、 (33a)(34a)
は蛍安定回路。
計数機能を有する16進カウンタ、 (28a)〜(
50a)はエラー識別データEA1〜EA3 をラッ
チするDタイプラッチ回路、 (11a)(32a3
はリトリガブル単安定回路、 (33a)(34a)
は蛍安定回路。
11は各回路のυセント信号、S1〜S7け匍制御イa
号である2 次に故障検知回路(9a)を例として動作の説明を行う
。
号である2 次に故障検知回路(9a)を例として動作の説明を行う
。
故障検知回路(9a)は基草周e数(6a)と他の基準
周波数(3b)も【ぐl−j (50)とを比較するこ
とによって、高精度で周波数変動を検知できる相互識別
回路(Ila)と、もし、他の基準周波数(5b)及び
(3C)が共忙故障11場合でも、低精度ではあるが、
自身で周波数変動を検知できる自己識別回路(15θ)
から夢成さhる。
周波数(3b)も【ぐl−j (50)とを比較するこ
とによって、高精度で周波数変動を検知できる相互識別
回路(Ila)と、もし、他の基準周波数(5b)及び
(3C)が共忙故障11場合でも、低精度ではあるが、
自身で周波数変動を検知できる自己識別回路(15θ)
から夢成さhる。
先に相互識別回路(j 1a)の動作例について説明す
るつ第4図は動作のタイミングを示したものである。
るつ第4図は動作のタイミングを示したものである。
第3図、第4図でセルフ系カウンタ(j2a)は。
16進カウンタ(19a)(201L)からe、1−g
l、基準周波数(3a)を251 カウント単位で繰
抄返し計数する。制御信号S1は251.5カウント〜
0カウントの半クロックでローレベルとなり、セルフ系
カウンタ(12a)及びクロス系カウンタ(13a)を
リセットする役割を有している。
l、基準周波数(3a)を251 カウント単位で繰
抄返し計数する。制御信号S1は251.5カウント〜
0カウントの半クロックでローレベルとなり、セルフ系
カウンタ(12a)及びクロス系カウンタ(13a)を
リセットする役割を有している。
クロス系カウンタ(15a)は、16進カウンタ(21
a)(22a) Kよって最大255カウントまで計数
できるように々つており、−248〜255カウントの
間で制御信号S5をローレベルにするように設定さhて
いる。
a)(22a) Kよって最大255カウントまで計数
できるように々つており、−248〜255カウントの
間で制御信号S5をローレベルにするように設定さhて
いる。
相h−+ijl別11別路11路a)けりaス糸カウン
タ(15a)の248〜255カウントの範囲内で制御
信号S1が発生するか否かによって基逝周波数(3a)
と(3b)も1〈け(3c)の誤差を検出する方法であ
る。
タ(15a)の248〜255カウントの範囲内で制御
信号S1が発生するか否かによって基逝周波数(3a)
と(3b)も1〈け(3c)の誤差を検出する方法であ
る。
すなわち、基準周波数(3a)と(3b)もしくは(3
C)の誤差が許容範囲内(制御信号S5がローレベル“
期間中に制御信号S1が半クロツク期間ローレベルとな
る)であると、…1制御信号S5がローレベルとなって
、故障回数を計数する16進カウンタ(23+t)けり
セットすわる もし、基準周波数(3a)の周波数が許
容範囲を超えて高くなったりあるいけ基準周波数(5b
)もしくは(3C)の周波数が低くたったりすると、ク
ロス系カウンタ(13a)の計a値が248以下(制御
信号S3けハイレベル)で制御信号S1がローレベルと
なり、制御信号S4によって16進カウンタ(25a)
が1インクリメントされることになる。また逆に基準周
波数(5a)の周波数が低くなったり、あるいけ、基準
周波数(3b)も[〈け(3C)の周波数が高くなつ斤
すすると、制御信号S1がローレベルになる前にクロス
系カウンタ(la)の計数値が255以上となるため、
ル制御信号S2がハイレベルとなシフ6進カウンタ(2
5alを1インクリメントすることになる。このように
検知でれた故障は、16進カウンタ(25alK加算さ
り、もし15回連続して発生すると、Dタイプラッチ回
路(28a)K故障状態がラッチさhエラー識別データ
EA1として処罰に通知されるようになっている。第3
図の例の場合、検知精度は約士14 %の周波数変動を
検知可能である。
C)の誤差が許容範囲内(制御信号S5がローレベル“
期間中に制御信号S1が半クロツク期間ローレベルとな
る)であると、…1制御信号S5がローレベルとなって
、故障回数を計数する16進カウンタ(23+t)けり
セットすわる もし、基準周波数(3a)の周波数が許
容範囲を超えて高くなったりあるいけ基準周波数(5b
)もしくは(3C)の周波数が低くたったりすると、ク
ロス系カウンタ(13a)の計a値が248以下(制御
信号S3けハイレベル)で制御信号S1がローレベルと
なり、制御信号S4によって16進カウンタ(25a)
が1インクリメントされることになる。また逆に基準周
波数(5a)の周波数が低くなったり、あるいけ、基準
周波数(3b)も[〈け(3C)の周波数が高くなつ斤
すすると、制御信号S1がローレベルになる前にクロス
系カウンタ(la)の計数値が255以上となるため、
ル制御信号S2がハイレベルとなシフ6進カウンタ(2
5alを1インクリメントすることになる。このように
検知でれた故障は、16進カウンタ(25alK加算さ
り、もし15回連続して発生すると、Dタイプラッチ回
路(28a)K故障状態がラッチさhエラー識別データ
EA1として処罰に通知されるようになっている。第3
図の例の場合、検知精度は約士14 %の周波数変動を
検知可能である。
次に自己識別回路(15a)の動作例について説明する
。セルフ系ウィンドジェネレータ(16a)及ヒクロス
系ウィンドジェネレータ(17a)は、計測する対象が
異るだけで、動作は同一であるのでセルフ系ウィンドジ
ェネレータ(16a)についてのみ説slスる。第5図
は動作のタイミングを示シタモノである。第5図におい
てtO〜t15けり) IJガブル単安定回路(,1a
)のトリガ点である。
。セルフ系ウィンドジェネレータ(16a)及ヒクロス
系ウィンドジェネレータ(17a)は、計測する対象が
異るだけで、動作は同一であるのでセルフ系ウィンドジ
ェネレータ(16a)についてのみ説slスる。第5図
は動作のタイミングを示シタモノである。第5図におい
てtO〜t15けり) IJガブル単安定回路(,1a
)のトリガ点である。
セルフ系ウィンドジェネレータ(16a)は、基準周波
数(3a)が高い方に変動した時に捕捉する単安定回路
(35a 1及び16進カウンタ(25a)と、低い方
に変すjl+ L斤時に捕捉するリトリガブル車安定回
路(31a)に分割さねている。16進カウンタ(24
a)は、基準周波数(3a)の分局に、Dタイプラッチ
回路(29a)は故障状態をラッチする役割を果たす。
数(3a)が高い方に変動した時に捕捉する単安定回路
(35a 1及び16進カウンタ(25a)と、低い方
に変すjl+ L斤時に捕捉するリトリガブル車安定回
路(31a)に分割さねている。16進カウンタ(24
a)は、基準周波数(3a)の分局に、Dタイプラッチ
回路(29a)は故障状態をラッチする役割を果たす。
説明のために例として基準筒波数(5a)を30MH2
分周後の16ピツトカウンタ(24a)の出力を187
5MHz (533ns周期)、 リトリガブ、、 l
li、安定回路(31a)の出力波形を600ne。
分周後の16ピツトカウンタ(24a)の出力を187
5MHz (533ns周期)、 リトリガブ、、 l
li、安定回路(31a)の出力波形を600ne。
岸安定回路(55a)の出力波形を乙BμG として設
定しfCC会合ついて説明する。
定しfCC会合ついて説明する。
基準周波数(3a)が30 MHz で発振中は16
進カウンタ(24a)の出力け533ne周期のパルス
が発生E、トリガ点tO〜t+5 によってリトリガブ
ル逍安定回路(31a)の出力は、ハイレベルに保持−
!rhる。単安定回路(55a)は、7.8μs の波
形をIll力しこの期間16進カウンタ(25a)は、
165tt:カウンタ(24a)の533nsパルスを
計数するが。
進カウンタ(24a)の出力け533ne周期のパルス
が発生E、トリガ点tO〜t+5 によってリトリガブ
ル逍安定回路(31a)の出力は、ハイレベルに保持−
!rhる。単安定回路(55a)は、7.8μs の波
形をIll力しこの期間16進カウンタ(25a)は、
165tt:カウンタ(24a)の533nsパルスを
計数するが。
16カウント(約8.5μ日)以前に単安定回路(33
plのW力波形がローレベルとなるので、16進六ウン
タ(25g)の出力はローレベルを保持する。
plのW力波形がローレベルとなるので、16進六ウン
タ(25g)の出力はローレベルを保持する。
もし、基準周波数(3a)が、26MHz程度(周波t
5変化−13チ)になると、16進カウンタ(24a)
のW力周期は約615nθとなり、リ トリガブル単安
定(31a)の設定値600nsより大きくなって1.
’!’)fcめ、リトリガブル単安定回路(31a)の
出力をハイレベルに保持できず、ローレベルの移行が生
じて]まう。こ引により制御信号S6が立ち上りエツジ
を生じ、D4イブラッチ回路(29a)によって工→−
識別ダータEA2が出力−fIる。
5変化−13チ)になると、16進カウンタ(24a)
のW力周期は約615nθとなり、リ トリガブル単安
定(31a)の設定値600nsより大きくなって1.
’!’)fcめ、リトリガブル単安定回路(31a)の
出力をハイレベルに保持できず、ローレベルの移行が生
じて]まう。こ引により制御信号S6が立ち上りエツジ
を生じ、D4イブラッチ回路(29a)によって工→−
識別ダータEA2が出力−fIる。
も1.基準周波数(3a)が34MH2程度(周波数変
化+13チ)になると16進カウンタ(24a)の出力
周期は約470nsとなり、単安定回路(53a)の波
形期間18μsの中に約11カウント含まわて]まうこ
とになり、16進カウンタ(25a)の出力である制御
信号S7がハイレベルに変化し、Dタイプ冊ツ千ロ路C
29a1によって工→−識別データI’mA2がW力さ
れることになる。
化+13チ)になると16進カウンタ(24a)の出力
周期は約470nsとなり、単安定回路(53a)の波
形期間18μsの中に約11カウント含まわて]まうこ
とになり、16進カウンタ(25a)の出力である制御
信号S7がハイレベルに変化し、Dタイプ冊ツ千ロ路C
29a1によって工→−識別データI’mA2がW力さ
れることになる。
このように、故障検知回路(9a)は相互識別回路(1
1n)と自己識別回路(15a)でfi/−ax −y
hることによって、他の基融周波数(3b)もしぐは
(5C)との間で高精度に周波数変動を検知できると共
に。
1n)と自己識別回路(15a)でfi/−ax −y
hることによって、他の基融周波数(3b)もしぐは
(5C)との間で高精度に周波数変動を検知できると共
に。
イ)シ、他の基準周波数(5b)もl(は(3c)が故
障シ、fc後でも、精度的には低くなるが(通′吊止安
定周期は、t!(抗及びコンデンサを用いて決定でれる
ため坦境条件等によってJ、’、J期変’dU+≠生じ
るため)。
障シ、fc後でも、精度的には低くなるが(通′吊止安
定周期は、t!(抗及びコンデンサを用いて決定でれる
ため坦境条件等によってJ、’、J期変’dU+≠生じ
るため)。
自身で周肢毅変動を検知できる特徴を有すると共に第2
図で示したように、各基準周波数(5a)(5b)(3
C)は、必ず2ケ所(911えば基準周波数(3a)は
、故障検知回路(9a)と(9C))で故障識別が行わ
ねているため、工う一識別データEA1〜1!’iA3
.FBj〜KB3及びFJC!1〜KC3の午−夕組合
せで、何りの基準周波数(5a)、 (5b)もl〈
け(3C)が故障したかの識別が可能である特徴をイ1
している。例えば、基準周波数(3a)が故障Ii時は
、工→−識別データEA1及びE(11が、基準周波数
(5b)が故障した時は、エラー識別デーJKB1及び
EC1が、基準周波数(3C)が故障した時は、エラー
識別データKC1及びEAlがそhぞh工→−状態を出
力することで故障しki!周波数(5a)、 (3b
)あるいけ(3C)を容易に判断することができる。
図で示したように、各基準周波数(5a)(5b)(3
C)は、必ず2ケ所(911えば基準周波数(3a)は
、故障検知回路(9a)と(9C))で故障識別が行わ
ねているため、工う一識別データEA1〜1!’iA3
.FBj〜KB3及びFJC!1〜KC3の午−夕組合
せで、何りの基準周波数(5a)、 (5b)もl〈
け(3C)が故障したかの識別が可能である特徴をイ1
している。例えば、基準周波数(3a)が故障Ii時は
、工→−識別データEA1及びE(11が、基準周波数
(5b)が故障した時は、エラー識別デーJKB1及び
EC1が、基準周波数(3C)が故障した時は、エラー
識別データKC1及びEAlがそhぞh工→−状態を出
力することで故障しki!周波数(5a)、 (3b
)あるいけ(3C)を容易に判断することができる。
なお2以上は同期式並列処理回路への適用の例について
説明14が、この発明は、こhに限らず非同期式並列処
理回路の複数発振回路における相互千ニックlpl路と
しても使用することができる。
説明14が、この発明は、こhに限らず非同期式並列処
理回路の複数発振回路における相互千ニックlpl路と
しても使用することができる。
また発振回路の構成として3台の例を示したが3台v1
上のfF成の場合にも多数決論理回路の入力数を変更す
るだけで容易に使用することができる。
上のfF成の場合にも多数決論理回路の入力数を変更す
るだけで容易に使用することができる。
以上のようにこの発明によれば、複数の基準周波数を相
互に比較することによって故障を判定できる相互識別回
路と、自身の基準周波数を一定期間のウィンドをかけて
計数することによって故障を判定できる自己識別回路を
並列!IM回路に配置19ことによって、故障を自動的
にかつ精度良く識別できる利泊−にる。
互に比較することによって故障を判定できる相互識別回
路と、自身の基準周波数を一定期間のウィンドをかけて
計数することによって故障を判定できる自己識別回路を
並列!IM回路に配置19ことによって、故障を自動的
にかつ精度良く識別できる利泊−にる。
第1し1は、従来の並列弁撮回路の(1i、成例を示す
図、第2図及び第3図はこの発明の一実施例を説明する
ための図であり2図中、 (Ia)(1’b)(1c
)は発振1【!1路、 (3a)(3b)(3clは
基準周波数、 (9a)C9b)(9c)は故障検知
回路、 (11a)は相互識別回路、 (12a)
はセルフ系カウンタ、 (13a)l−1クロス系カ
リンク、 (14a)はコンパレータ、 (15a
)は自己識別回路、 (16a)はセルフ系ウィンド
ジェネレータ、 (17a)Fiクロス系ウィンドジ
ェネレータでt・る。 図中同一あるいけ相当部分には同一符号を付して示しで
ある。
図、第2図及び第3図はこの発明の一実施例を説明する
ための図であり2図中、 (Ia)(1’b)(1c
)は発振1【!1路、 (3a)(3b)(3clは
基準周波数、 (9a)C9b)(9c)は故障検知
回路、 (11a)は相互識別回路、 (12a)
はセルフ系カウンタ、 (13a)l−1クロス系カ
リンク、 (14a)はコンパレータ、 (15a
)は自己識別回路、 (16a)はセルフ系ウィンド
ジェネレータ、 (17a)Fiクロス系ウィンドジ
ェネレータでt・る。 図中同一あるいけ相当部分には同一符号を付して示しで
ある。
Claims (1)
- 同一処理を複数の回路において並列的に処理し各回路の
出力を多数決方式等によつて比較判断し、一部のシステ
ムの故障を自動的に除去することができる同期式並列処
理回路において、複数の回路の同期をとるための同期信
号発生部に同一規格ではあるが、相互にフリーラン状態
の発振回路を複数回路構成し、各発振回路に自身の周波
数を計数するセルフ系カウンタと他の周波数を計数する
クロス系カウンタ及び両者の計数値を一定周期毎に比較
するコンパレータで構成する相互識別回路と、一定ウイ
ンドを発生し自身の周波数のみをチェックするセルフ系
ウインドジェネレータと、他の周波数のみをチェックす
るクロス系ウインドジェネレータとで構成する自己識別
回路を故障検知回路として配置し、セルフ系カウンタ及
びクロス系カウンタの相互の計数値の誤差をコンパレー
タで比較することによつて周波数の変動を判定でき、か
つ、セルフ系ウインドジェネレータ及びクロス系ウイン
ドジェネレータで一定期間のウインドを個別に発生し、
この期間内に何周期の波形が通過したかによつて周波数
の変動を判定できることを特徴とする並列発振回路の故
障検知方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59207502A JPS6184923A (ja) | 1984-10-03 | 1984-10-03 | 並列発振回路の故障検知方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59207502A JPS6184923A (ja) | 1984-10-03 | 1984-10-03 | 並列発振回路の故障検知方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6184923A true JPS6184923A (ja) | 1986-04-30 |
Family
ID=16540775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59207502A Pending JPS6184923A (ja) | 1984-10-03 | 1984-10-03 | 並列発振回路の故障検知方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6184923A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01288934A (ja) * | 1988-05-16 | 1989-11-21 | Sumitomo Electric Ind Ltd | ダブルマイコンシステムの暴走防止回路 |
-
1984
- 1984-10-03 JP JP59207502A patent/JPS6184923A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01288934A (ja) * | 1988-05-16 | 1989-11-21 | Sumitomo Electric Ind Ltd | ダブルマイコンシステムの暴走防止回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4538273A (en) | Dual input watchdog timer | |
CN100454196C (zh) | 验证安全装置的方法和由相同方法验证的安全装置 | |
US5404363A (en) | Two-fail-operational fault-tolerant multiple clock system | |
US4099668A (en) | Monitoring circuit | |
EP0986785B1 (en) | Majority voting circuit and method therefor | |
Kessels | Two designs of a fault-tolerant clocking system | |
EP4080367A1 (en) | Testing of lockstep architecture in system-on-chips | |
CN113282134B (zh) | 热备份三模冗余计算机时间同步实现装置及方法 | |
Usas | A totally self-checking checker design for the detection of errors in periodic signals | |
US20060109059A1 (en) | System and method for maintaining an accurate frequency on a voltage controlled oscillator | |
JPS6184923A (ja) | 並列発振回路の故障検知方法 | |
US6895525B1 (en) | Method and system for detecting phase-locked loop (PLL) clock synthesis faults | |
Ferrari et al. | Improving robustness of the synchronization quality of IEEE1588 nodes | |
TW419588B (en) | Method and system to search for critical path | |
Azidehak et al. | Resilient two dimensional redundancy based fault-tolerant controller array for modular multi-level converters | |
RU2058679C1 (ru) | Устройство для контроля и резервирования информационной системы | |
SU1173415A1 (ru) | Устройство дл статистического контрол логических блоков | |
US20220121512A1 (en) | System and method for controlling faults in system-on-chip | |
Metz et al. | No. 4 ESS: Network clock synchronization | |
SU1188740A2 (ru) | Устройство дл контрол логических узлов | |
SU815684A1 (ru) | Устройство дл автоматического оп-РЕдЕлЕНи дОпуСКОВ пАРАМЕТРОВэлЕМЕНТОВ РАдиОэлЕКТРОННыХ CXEM | |
SU307403A1 (ru) | Устройство выдачи текущегоинтервала | |
JPH0469720A (ja) | クロック異常検出装置 | |
JPH05219097A (ja) | タイミング信号監視回路 | |
JPS604328A (ja) | 集積回路 |