JPS6184836A - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JPS6184836A
JPS6184836A JP20762684A JP20762684A JPS6184836A JP S6184836 A JPS6184836 A JP S6184836A JP 20762684 A JP20762684 A JP 20762684A JP 20762684 A JP20762684 A JP 20762684A JP S6184836 A JPS6184836 A JP S6184836A
Authority
JP
Japan
Prior art keywords
plasma
thin film
raw material
substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20762684A
Other languages
English (en)
Inventor
Hideki Hasegawa
長谷川 英機
Hideo Ono
英男 大野
Mitsuo Shimotsuma
光夫 下妻
Takayuki Sawada
沢田 孝幸
Hiroaki Tagashira
田頭 博昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP20762684A priority Critical patent/JPS6184836A/ja
Publication of JPS6184836A publication Critical patent/JPS6184836A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は′r4膜形成方法に係り、待に、プラズマを
利用したプラズ?CVD(Chemical Vapo
rDeposition)に関する。
(0亡釆I支(釘) 半導体素子の製造プロセスに、プラズマが利用されるよ
うになって、プロセスのドライ化、低温化が可能となっ
た。このプラズマプロセスの一つに、f+!、温プラズ
マ中で気休状物質を反応させ、基板上に新しい固体の薄
膜を析出させるプラズマCVDがあり、例えば、集積回
銘の素子間隔離絶縁用や最終的表面不活性層に、酸化シ
リコン膜や窒化シリコン膜を形成するなど多くの薄膜形
成に応用されている。
ところで、現在、これらのr4膜は、反応ガスを50k
Hz−13,56MHzの高周波によって励起し、20
0〜300℃に加熱した基板に堆積させるようにしてい
る。
(従来の技術の間Ifi息) ところが、励起用の高周波のどの周波数がプラズマ反応
のために効果的であるが、分がっていないのが現状であ
る。仮に分ったとしても、工業バンド帯という法的な規
制の問題がある。通常は、周波数1−3kHz+25k
Hz、150kHz、200kHz+ 400 kHz
あるいは13.56MHzとイッた工業バンド帯が用い
られる。高周波の低域側では、高周波電力の制御、たと
えばオートチューニング方式(高周波の整合状態を一定
状態に保持する方法)における整合が容易であるととら
に謙1;洩Xし波対策等の而で有利であるが、プラズマ
発生が不安定であることから、一般には高域、1.+j
に13.56MHzの高周波電力が使用されている。し
かし、このような高周波になると、パワー供給回路を分
布定数回路として設計する必要があり、電源系が極めて
複雑な構成となる問題がある。まrこ、プラズマを効率
よく利用するためにその発生を局在化するマグネトロン
方式によるプラズマ閉じ込めも考慮せねばならない難点
もある。
第二には、基板の加熱の問題がある。プラズマCVDを
用いれば、従前の常圧CVDと比べ確かに反応時の基板
温度を下げることができ、膜の熱的損傷が減少する。必
要な接着強度を得るため、およびプラズマを補助的にし
ろ加熱しないと原料〃スの分解が促進されないことがら
、プラズマCVDにおいてら基板の加熱は必須である。
しかし、熱的ストレスが成膜に悪影響を残存させること
は否めず、問題となっている。
上記の各種問題は、解決の試みがなされようとはしてい
るが、全体としての最適化からは程達く、個別に、いわ
ば対処療法的にしか行い得ないのが現状である。この背
景には、原料が入内でのプラズマのメカニズムに関する
基礎的な把握が立ち遅れていることに原因がある。
(間m点を解決するための手段) そこで、本発明者らは、プラズマ発生の基礎過程に検討
を加え、特に、プラズマプロセスで重要なパラメータと
なるプラズマ内の電子エネルギ分布の把握を試みた。
原料ガスを活性励起するために、定性的には、その〃ス
特有のしきい値以上のエネルギを与えねばならないこと
は定性的に理解され、またプラス゛マエネルギの上昇は
、電界によるプラズマ内の電子加速と強い関連がある。
このような観照に立ち、原料〃スに一定電界を印加した
場合の電子エネルギ分布のコンビュータンミニレーン3
ンを行った。
その結果、第2図に一例を示すように、従来の13.5
6MHzよりはるかに低周波でのプラズマ励起のほうが
、高エネルギ電子の量が多いプラズマが得られることが
類推された。
この発明は、この知見、すなわち原料〃スの最適な励起
を可能ならしめるプラズマ内電子エネルギ分布を利用す
ることに着目し、現笑に8膜形成を行い、結果として、
従来の常圧プラズマCVDと同等もしくはそれ以上の特
性をもった薄膜を得るに至った。
(発明の概要) 本発明は、所定圧の真空中に導入しrこ原料ブスに、低
周波の電気エネルギを供給して、第2図tこ例示するよ
うな高エネルギ電子の分布が多いプラズマを生成し、基
板上に前記原料Iスに対応した薄膜を堆積させることを
基本的なりf徴としている。
ここに、低周波の電気エネルギとは、特に好ましい範囲
として周波数が6kHz以下の低周波電力をいい、周波
数がOである定電圧(通常は一定の電界を形成)を含む
好ましくは、電気エネルギは平9〒平板電極を介して電
界をもりで与えられる。
(実施例) 以1゛、尖施1シリにより本発明をJ(1に的に説明す
る。
夫1.(li例は、原料ゲスにンラ/(Sillt)と
窒素(N2)を使用し、基板にシリコン窒化膜(S i
+N t)を111i積させるものである。基板は非加
熱、すなわち常温(室温)で、プラズマ発生用の電源は
50Hzの商用電源である。
第1図(Alに示すように、装置溝成は、従来のプラズ
マCV Dとほぼ同仙であり、反応チェンバ(口に原料
〃ス導入系(2ンと排気系(3)を設け、反応チェンバ
(1)内に平行平板電極(4a)、(4b)を設置した
ものである。平行平板電極(4m)、(4b)には、電
圧の昇圧を行う豊能を付加した50Hzの商用電源(5
)が接続される。基板(6)は、下部電極(・sb)上
に搭載される。
反応チェンバ(1)はステンレス鋼製で高さ60cx、
直径40ciの円筒形である。平行平板電極(4a)、
(4b)は、直径15czのステンレス製である。そし
て、低周波50Hzによるプラズマ生成を、この電極間
にだけ局在させるように、バ//エンの法則に従って、
p−d(p:気圧、d:ギヤノブIt)の条1゛lが設
定されている。また、電極間を電界集中の少ない?M造
とするのが好ましく、本例では、電界集中の起らないハ
リノンプロファイルが使用されている。
反応チェンバ(1)は、4001/ seaの拡散ポン
プと250り/ m i口のロータリポンプにより真空
引きすることができ、到達真空度は約10−’Torr
である。リーク率は1O−5Torr/minであり、
1Torr条件において30分経過で約3X10−2%
の不純物混入が考えられる。シリコン窒化膜の堆積条件
は、真空度1 、2 Torr、入力電力が約1.4W
、ギヤ7プfg2.Ocxで、N2とSiH4の流量が
それぞれ50〜4’OO3CCMと4〜508CCMで
ある。
N2とSiH,のガス純度は、それぞれ99.999%
と99.95%である。
上記のプロセスで得られたシリコン窒化膜の特性を以下
に挙げる。
光学屈折率・・・・・・・・・・・・・・・2.0絶縁
耐圧 ・・・・・・・・・・・・・・1 、2 X 1
0 ’V/ex比抵抗ρ ・・・・・・・・・・・・・
・・4X]O’SΩC1比譲電率  ・・・・・・・・
・・・・ 8第;(し1に、I、記低周波プラズマCV
Dにより作成したシリコン窒化膜の屈折率を1.I71
合〃ス(Nl+5i)1.)中の5IH4の分圧率k(
= (S 1H1)/((SiHl)+(N+]))で
プロ/トシたものを示す。この屈折率は、He−Neレ
ーザを光源とするエリプソメータにより測定された。9
CVDによって作られる化学量論的組成をもつS i 
z N +の屈折率は、2.0〜2.1であることが知
られている(f野卓雄、19a2+r半4体プラズマプ
ロセス技術」p239+産業図書)。Si、N=に近い
組成を、もつシリコン窒化膜を作るためには、屈折率を
2.0近辺にする必要がある。
第3図から明らかなように、k<5%の範囲の混合〃ス
プラズマで作られた膜がこれに適合する。
k>5%の領域では、kの上昇で屈折率が増加士る傾向
がある。比較のため、従来例(R、Gereth an
dScherber、1972. J 、Electr
och1!+n、 Soc、 、 119 。
1248−1254)による500kHzプラズマの7
17コン窒化膜(堆積基板温度2()0〜300°Cで
41’ったもの)の屈折率を合わせてブaノドした。こ
の従来例では、k<0.5%の範囲でJ+を祈・iX2
、()を示現しており、堆積率の点で416すると、本
実施例の低周波プラズマの方が有利である。
なお、同図中に、ノンラン(S i+HG) + N+
のl昆合ガスプラズマによる値もプロットしであるが、
S IHh + N rプラズマに比べ、同一のkで屈
折率が高い。これは、プラズマによる61□H5の分解
で高次の活性種の発生が多く、堆積した膜中にSi  
H結合等が含まれるためと考えられる。
fjS4図に、堆積率のkに対する変化の一例を示す。
N2(357SCCM)+SiH,(k%)において、
k=5%で約50A/minの堆&を率である。これは
、商周波プラズマによる一般的なプUセスで作成される
膜とほぼ同様である。kく10%においてkの増加【こ
伴ない堆積率も直線的に上昇している。
第5図に、kに対する比抵抗ρの変化を示す。kの増加
で比抵抗ρが思慮に減少することが見られ、k’= 2
 、0%で6.lX101SΩ随、に=4.0%で4X
IO”ΩCRの値を示している。然CVDによるSi+
IV+、の比抵抗は、10”−〜101′ΩC1′C′
あることかり、本実施例のものは、非゛常に高い抵抗を
もっていることが分る。
第6図に、膜の絶縁破壊電界強度対にの特性を示す。図
から明らかなように、破壊強度は、しきい値をらつこと
がわかる。にく5%で非常に高い値1.2X10’V/
czを示している。先に挙げた従来例における値も、あ
るに以下で高い値を示しており、この実施例における結
果と傾向を同じくしている。しかしながら、従来例のし
きい値は、kが0.01%以下であるので、本実施例と
は約2桁の違いがある。
第7I2Iには、先に挙げた従来例の実験データである
、基板温度に対する絶縁破壊電界強度の変化を示してい
る。基板温度の上昇で破壊電界値が増し、500kHz
のプラズマでは、明らかに、基板温度を上げる必要のあ
ることが分る。このグラフ中に合わせで、本実施例のデ
ータをプロットするとΔ印となり、低温(非加熱)でも
高い破壊電界値が得られている。
以上の結果を総合すると、本実施例におけるような基板
J1加熱の室温プロセスtこおい−Cも、υを米の熱C
VDや基!fi温度約300℃の歯周l皮プラズマCV
DII’得られるンリフン窒化膜と同等もしくはそれ以
上に良質な薄膜が形成できた。
なお、生成されるプラズマと作成された/リコン窒化膜
との関係を検討するため、N 2 + S IH+(5
0:50)の混合ガスによるプラズマ発光分析を行った
(発光スペクトルの測定はモノクロメータと、2000
〜8000Aの広帯域感度をもつ光電子増倍管を使用し
た)が、2000〜3000AにSil@起原子からの
発光が見られ、また3000−4000AにN2I@起
分子がらの2 nd positivebandの発光
が観測された。N2の正イオンからの1 sL neg
ative bandの発光と、SiH4から解離した
SiH励起分子からの発光が、4000A近辺に現われ
た。この他、N原子からの発光(H工、Hβ。
H,)が4000〜8000人の領域で観測されている
。しかし、N励起原子からの発光は認められず、Nl:
関する情報は全く得られなかった。S+(2UUO+2
550人)とN、(3371,3159A)の発光強度
のkにス・jする振舞いを調べると、Siの発光強度は
、k=20%で極大値をもち、N2はkに対して指数関
数的な減少を見せることが分っている。この81の特性
は、混合ガス(N 2 +S i H+ )の電離係数
α/pがkに対しあるkにおいて俺大値をもつ同一な傾
向となることから考えると、kが0〜100%の変化で
プラズマ中の電子エネルギ分布が大さく変化するために
生じるものと解せられる。
ボルツマン方程式解析により、この電子エネルギ分布を
シミュレートした結果を第8図に示す。
明らかに、分布が大きく変化しており、N2プラズマの
方が高エネルギ電子が多い。また、5iH1は、大きな
解離断面積(60eVで約1.2X10−”c12)の
ため、電子のエネルギが得られず高エネルギ電子が少な
いものと解せられる。
第8図によれば、N2に少量のSiH,を混合すること
によって、N2高エネルギプラズマ中で、S i +−
1、を効率よく分解することが推測でさ、良質なンリコ
/窒化11りの製作がでさるk < 5 ′36のプラ
ズマ条1牛がこれ1こ相当するものと4乏られる。
シリコン窒化膜形成には、Si  N結合を作る必要が
あり、プラズマ中にN原子の存在がffl!であると考
えられ、N原子のN2分子からの解離を考えた場合、解
離断面積や発光スペクトル測定から、N2励起分子に比
べ非常に少ないものと思われる。また、k<5%の領域
は、NJII起号子が多く、Si励起原子も少ない状態
であ:)、良質な膜形成に関与するものとして、N+R
J起分子とSi、SiH等を考え、これらの間の衝突に
おいてSi  N結合が作られるものと考えられる。
更に、低周波プラズマを考元た場合、イオ/が動く充分
な時間があるため、その役割も大きく、堆積膜へのN2
゛イオンの衝突によって膜中のN不足を解消し、基板と
膜との密着ら増すlJのと考几られる。
現に、上記実施例で得られた膜と基板との接着強度は非
常に没れていることが分かっている。これは、プラズマ
が低周波によって生成されるため、ィオ/・ボン・ハー
ド効果がイS°効に作用していることによる。そして、
この効果は、G k H7,以下で有効である。もっと
も、イオン・ボン・バード効果は60kHzまで示現す
るが、顕著に有効である範囲として、0〜6kHzとし
ている。
なお、第1図に示した手打平板電極(4a)l(4b)
の開に、イオンの移動を制御する中間電極を設け、イオ
ン・ボン・バード効率を制御するようにするのが好まし
い。
犬に、本発明の薄膜形成方法を用いた応用例を説明する
(応用例) 室温・低周波プラズマCVD法によるSI、N。
膜のInP−M I S−F ET ヘノ応用である。
良好なMIS界面を得るためには、IIa縁膜形成に伴
う半導体表面のdisorclerを最小限にとどめる
ことが重要である。この点、絶縁膜が室温で密着性よく
形成できる上記手法は、半導体の損傷が少ないので、S
iプロ七スのみならず、化合物半導水プロセスにも有効
である。MIS−FETへの応用の立場かり、絶1吹膜
の良ごiをl’lll断Vるu4として、チャネル移動
度とドレイン電流のドリフトをとりあげる。
S i s N 4膜の堆(n条件と、この嗅の電気的
性質を一&1.表2に示す。
MIS−FETは、デート絶縁膜としてSl、N4膜を
用いたものと、5i=N+/naLive oxide
 2重膜を月1いたらのを11.製し、その性質をJ、
、Iべた。
第′)図に、デート絶縁膜としてS i+Nt/nat
iveoxide21rXpを用いたMIS−FETの
6膜造を示す。チャネル長、チャネル幅は、それぞれ5
−35μm、250μmとしている。
第10図の製作プロセスの図解に従ってM I S・F
ETの製作プロセスの概要を説明すると、(a)加速電
圧10tJkeV、ドース量I X 10 ”cm−’
の条件で、鉄ドープ半絶縁性InPJJ版にSiイオン
を注入する。その後、S i O2を保護膜として、H
2$囲気中において725°C,20分間熱処理を行い
、表面をn′層化する。
(b)Au  Geを真空蒸着し、Hzn囲気中で39
5°C,6分間熱処理を行い、ソース・ドレインオーミ
ック電極を形成する。続けて、デート部分のn’Rをエ
ツチング1a(H+SOt:HzO+:H+0=3:1
:1)で除去する。
(c)デート絶縁膜として、S:J++を室温・低周波
50Hzの条件で3000A堆積する。ここで、S i
+N +/native oxide 2重膜とするに
は、Si3N、を11f(貞・しる萌に、陽1歳酸化に
Lす2 +1−10OAのnative oxide層
を形成してす;く。
(d)AIデート電極を形成する。
こうして得られたFETのチャネル移動度をカーブトレ
ーサ(100Hz)を用い、そのIO−■Ds特性を調
べた。結果を第11図に示す。チャネル艮、チャネル幅
は、それぞれ27.5μm、250μmである。
第4図は、FETの飽和ドレイン電流’ossの172
乗をデート電圧■Gに対してプ四ノドしrこらのである
一般に5−”Gの傾きとチャネル移動度L:チャネル艮 W:チャネル幅 CI=単位面積当りの絶縁膜容量。
これより、チャネル移動度はC−■測定により求めたC
1=2.・¥3 X I O−”F/m’を用イ゛C、
デ−ト絶1411QがSi+N+/naLive ox
ide2j14膜のらの(’ 15 It C1c&’
/ VZIS l:lN dlりを用いたもので700
cx’/\lsと求まる。
陽極酸化AI!+O+/native oxide2重
膜を用いたInP−MIS ・FETでは、as−gr
ownで得られるチャネル移動度が200〜400cm
’/Vsであるので、本応用例のS ipN J51の
方がはるかに優れている。
FETの電流ドリフトについては、ID トリアド1、
Y性を第13図に示す、熱処理により、nativeo
xide/ijlを形成したものでは、ドリフトの大幅
な減少が見られ、11%の減少の後、定常値に達した。
これは、プラズマ陽極酸化Alto >/native
oxide2gX膜構造で得られた値より秀れている。
尚、本発明に係る、上述の実施例においては、SiH,
+N2の混合ブスで5iffN、膜を形成するもののみ
を説明したが、N2に替えてN H+とじてもよく、ま
た、シランを単に分解して基板上に非晶質a−6iを形
成させたり、AIの化合物にN2(もしくはN H,)
を作用させてアルミニウムナイトライドの薄膜を形成さ
せたり、1ノl(+、5i11..N+0〃スに基つい
CL”δG(す/J’ラス)膜を形成rるなと、これら
いずれのプラズマCV Dでも本f−法を同様に適用す
ることを妨げるものではない。
また、上記実施例では、基板を非加熱としtこが、加熱
することを妨げるものでなく、加熱することにより膜質
、接着強度をより一層向上させることがでさる可能性が
ある。
なおまた、第1図(A)では竪型の反応容器で行う例を
説明したが、第1図(B)に示すように逆型でも可能で
ある。後者の場合、一時に多量の基板を処理できる利点
がある。
(発明の効果) 本発明によれば、基本的に、直流または低周波電力を供
給するのみで高エネルギ電子の分布が多いプラズマを生
成でき、そのエネルギ電子に基づいて〃スか解を効率化
させてゆくものであり、イオン・ボン・バード効果とも
相まって、基板を非加熱とでき、プロセスのよQ −7
3の低温化が達成できる。
そして、この省エネルギ効果に加疋、丸木のよ)なノ古
仮加熱ヒータが不要となるととらに、高周波電源および
高周波励起に不可欠なマツチング回路等が不要となり、
装置(y成を簡素化できるとともに取扱いも容易となる
【図面の簡単な説明】
第1図(A)、(B)は本発明の詳細な説明するための
プラズマC,VD装置俣式図、第2図はシミエレーシシ
ンにより得た電子エネルギ分布関数を示す図、第3図、
第4図、第5図、第6図、第7図は実施例によって得た
シリコン窒化膜の各種の特性を従来例と合せて示した図
、第8図はプラズマの分析のために求めた電子エネルギ
分布関数を示す図、第9図JIO図は本発明の応用例に
係るFETの補遺の説明図、第11図、第12図、第1
3図はその特性を説明するための図である。 4a、4b・・・平行平板電極、5・・・商用電源、6
・・・基板。 特許出願人 大日本スクリーン製造株式会社代 環8人
 弁理±  11「  川 幾 冶第1図 (B) 暮坂ム友 (’C) 第10図

Claims (8)

    【特許請求の範囲】
  1. (1)真空中に導入した原料ガスに、低周波の電気エネ
    ルギを供給して、高エネルギ電子の分布が多いプラズマ
    を生成し、基板上に前記原料ガスに対応した薄膜を堆積
    させることを特徴とする薄膜形成方法。
  2. (2)低周波の電気エネルギは、その周波数が6kHz
    以下である、特許請求の範囲第(1)項記載の薄膜形成
    方法。
  3. (3)低周波の電気エネルギは、一定電界をもって供給
    される特許請求の範囲第(1)項記載の薄膜形成方法。
  4. (4)電気エネルギは、平行平板電極により電界をもっ
    て与えられ、プラズマの生成領域を電極間に局在させる
    ように電極間隔をパツシエンの法則に従ったものとした
    、特許請求の範囲第(1)項ないし第(3)項のいずれ
    かに記載の薄膜形成方法。
  5. (5)電極間を電界集中の少ない構造とした、特許請求
    の範囲第(4)項記載の薄膜形成方法。
  6. (6)電極間構造にハリソンプロファイルを用いた、特
    許請求の範囲第(5)項記載の薄膜形成方法。
  7. (7)電極間に中間電極を設け、イオンボンバード効率
    を制御するようにした、特許請求の範囲第(4)項ない
    し第(6)項のいずれかに記載の薄膜形成方法。
  8. (8)原料ガスがSiH_4とN_2である、特許請求
    の範囲第(1)項ないし第(7)項のいずれかに記載の
    薄膜形成方法。
JP20762684A 1984-10-02 1984-10-02 薄膜形成方法 Pending JPS6184836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20762684A JPS6184836A (ja) 1984-10-02 1984-10-02 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20762684A JPS6184836A (ja) 1984-10-02 1984-10-02 薄膜形成方法

Publications (1)

Publication Number Publication Date
JPS6184836A true JPS6184836A (ja) 1986-04-30

Family

ID=16542909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20762684A Pending JPS6184836A (ja) 1984-10-02 1984-10-02 薄膜形成方法

Country Status (1)

Country Link
JP (1) JPS6184836A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5040116A (ja) * 1973-08-15 1975-04-12
JPS5190500A (ja) * 1975-02-05 1976-08-07

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5040116A (ja) * 1973-08-15 1975-04-12
JPS5190500A (ja) * 1975-02-05 1976-08-07

Similar Documents

Publication Publication Date Title
JP3514186B2 (ja) 薄膜形成方法及び装置
KR0143873B1 (ko) 절연막 및 반도체장치 및 반도체 장치 제조방법
US4992299A (en) Deposition of silicon nitride films from azidosilane sources
US4818560A (en) Method for preparation of multi-layer structure film
KR20020062559A (ko) Cvd 장치의 클리닝 방법
JP4555410B2 (ja) 半導体上に酸化膜を形成する装置及び方法
US20120153442A1 (en) Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
Zhang et al. Characteristics of high quality tantalum oxide films deposited by photoinduced chemical vapor deposition
Toyoshima et al. Ar (3 P 2) induced chemical vapor deposition of hydrogenated amorphous silicon
JPH10163195A (ja) 成膜前処理方法及び半導体装置の製造方法
JPS6184836A (ja) 薄膜形成方法
KR900007050B1 (ko) 반도체 장치의 제조방법
EP3428959B1 (en) Method for producing silicon nitride film, and silicon nitride film
Robertson et al. Photoenhanced Deposition of Silicon Oxide Thin Films Using an Internal Nitrogen Discharge Lamp
JPH08279505A (ja) 絶縁膜の形成方法
Mito et al. Induction heated plasma assisted chemical vapor deposition of SiN
JPH03203329A (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
Zhang et al. Relationship between film quality and deposition rate for a-Si: H by ECR plasma CVD
JPH06333842A (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法
Aite et al. The relationship between intrinsic stress of silicon nitride films and ion generation in a 50 kHz RF discharge
JPH03229871A (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
JPS61216318A (ja) 光cvd装置
JPS61143585A (ja) 薄膜形成方法
Creatore et al. Expanding thermal plasma deposition of silicon dioxide-like films for microelectronic devices
Sugai et al. Ion and radical contributions to hydrogenated amorphous silicon film formation in a dc toroidal discharge