JPS61823A - 負荷電流制御方式 - Google Patents
負荷電流制御方式Info
- Publication number
- JPS61823A JPS61823A JP12004384A JP12004384A JPS61823A JP S61823 A JPS61823 A JP S61823A JP 12004384 A JP12004384 A JP 12004384A JP 12004384 A JP12004384 A JP 12004384A JP S61823 A JPS61823 A JP S61823A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- load
- output
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、サイリスタ変換器の如き電力変換器によって
交流を直流に変換して負荷に供給する際の、該負荷電流
の制御方式に関するものである。
交流を直流に変換して負荷に供給する際の、該負荷電流
の制御方式に関するものである。
第２図は、かかる負荷電流制御方式の従来例を示す回路
図である。同図において、１はサイリスク変換器、２は
リプル抑制用のＬＣフィルタ、３は負荷（例えば電磁石
の如きＬ−Ｒ負荷）、４は負荷電流検出器、５は電流調
節器（ＰＩ調節器）、６は電圧調節器（ＰＩ調節器）、
７はサイリスタ点弧パルス発生器、８は設定値急変時の
オーバシュート抑制用フィルタ、９は設定側フィルタ、
１５は負荷電圧（コンデンサＣの両端間電圧）検出器、
である。
図である。同図において、１はサイリスク変換器、２は
リプル抑制用のＬＣフィルタ、３は負荷（例えば電磁石
の如きＬ−Ｒ負荷）、４は負荷電流検出器、５は電流調
節器（ＰＩ調節器）、６は電圧調節器（ＰＩ調節器）、
７はサイリスタ点弧パルス発生器、８は設定値急変時の
オーバシュート抑制用フィルタ、９は設定側フィルタ、
１５は負荷電圧（コンデンサＣの両端間電圧）検出器、
である。
第２図において見られるように、交流電源ＶＳを直流電
圧ｖＫ変換するサイリスタ変換器１の出力側にＬＣフィ
ルタ２を接続して変換器１の発生するリプル電圧を抑制
し、これにより負荷３に供給される負荷電流ｉのリプル
を抑制するようにしている。また、検出器１５によって
検出した負荷電圧Ｖを負荷電圧設定値ｖ０と比較し、そ
の差である誤差電圧を入力された電圧調節器６は、該誤
差電圧が零となる方向で調節出力を出力し、これにより
サイリスタ点弧パルス発生器７がサイリスク変換器１の
点弧角を制御し、その出力電圧（負荷電圧）■を、電源
ｖ５の変動などの外乱にかかわらず、一定になるように
制御している。
圧ｖＫ変換するサイリスタ変換器１の出力側にＬＣフィ
ルタ２を接続して変換器１の発生するリプル電圧を抑制
し、これにより負荷３に供給される負荷電流ｉのリプル
を抑制するようにしている。また、検出器１５によって
検出した負荷電圧Ｖを負荷電圧設定値ｖ０と比較し、そ
の差である誤差電圧を入力された電圧調節器６は、該誤
差電圧が零となる方向で調節出力を出力し、これにより
サイリスタ点弧パルス発生器７がサイリスク変換器１の
点弧角を制御し、その出力電圧（負荷電圧）■を、電源
ｖ５の変動などの外乱にかかわらず、一定になるように
制御している。
また電流調節器５は、検出器４によって検出された負荷
電流ｉの実際値と、その設定（［ｉピ（フィルタ８を介
した出力）との差である誤差電流を入力され、該誤差電
流が零となる方向で調節出力を出力し、これはフィルタ
９を介し、電圧設定値ｖＩとなる。このようにして、負
荷電流ｉも設定値Ｉ“に等しくなるよう制御されている
。
電流ｉの実際値と、その設定（［ｉピ（フィルタ８を介
した出力）との差である誤差電流を入力され、該誤差電
流が零となる方向で調節出力を出力し、これはフィルタ
９を介し、電圧設定値ｖＩとなる。このようにして、負
荷電流ｉも設定値Ｉ“に等しくなるよう制御されている
。
第２Ａ図は、第２図における電圧マイナーループ（フィ
ルタ９→電圧−節器６→サイリスタ点弧パルス発生器７
→サイリスタ変換器１→ＬＣフィルタ２）のブロック線
図である。同図において、ブロック９に示す伝達関数は
、フィルタ９が１次遅れ要素であるととから定まる伝達
関数（但し、Ｔは時定数、Ｓはラプラス演算子）、ブロ
ック６に示す伝達関数は、電圧調節器６をＰＩ調節器と
したときの伝達関数（但し、Ｋｐは比例利得、ＴＩは積
分時間）、ブロック１に示す伝達関数は、サイリスタ点
弧パルス発生器７とサイリスタ変換器１と合せて１次遅
れ要素とみなしたときの伝達関数（但し、σＴはその全
体の時定数）、をそれぞれ示す。
ルタ９→電圧−節器６→サイリスタ点弧パルス発生器７
→サイリスタ変換器１→ＬＣフィルタ２）のブロック線
図である。同図において、ブロック９に示す伝達関数は
、フィルタ９が１次遅れ要素であるととから定まる伝達
関数（但し、Ｔは時定数、Ｓはラプラス演算子）、ブロ
ック６に示す伝達関数は、電圧調節器６をＰＩ調節器と
したときの伝達関数（但し、Ｋｐは比例利得、ＴＩは積
分時間）、ブロック１に示す伝達関数は、サイリスタ点
弧パルス発生器７とサイリスタ変換器１と合せて１次遅
れ要素とみなしたときの伝達関数（但し、σＴはその全
体の時定数）、をそれぞれ示す。
ブロック２はＬＣフィルタ２に相当するものであり、ブ
ロック２２に示す伝達関数は、リアクタＬの伝達関数を
、ブロック２３に示す伝達関数はコンデンサＣの伝達関
数を、それぞれ示している。
ロック２２に示す伝達関数は、リアクタＬの伝達関数を
、ブロック２３に示す伝達関数はコンデンサＣの伝達関
数を、それぞれ示している。
コンデンサＣ（容量もＣとする）の内部直列抵抗をｒと
すると、コンデンサの電圧Ｖと電流１ｃの間には次の関
係式が成立する。
すると、コンデンサの電圧Ｖと電流１ｃの間には次の関
係式が成立する。
但し τ−ｒＣ
ブロック２３に示すコンデンサＣの伝達関数は上記の関
係式に基いて求められたものである。
係式に基いて求められたものである。
またΔＶはサイリスタ変換器１０発生するリプル電圧で
ある。
ある。
第２Ｂ図は第２図における電流制御ループ（フィルタ８
→電流調節器５→電圧マイナーループ→負荷３）のブロ
ック線図である。同図において、ブロック８に示す伝達
関数は、フィルタ８が１次遅れ要素であるところから定
まる伝達関数、ブロック５に示す伝達関数は電圧調節器
５をＰＩ調節器としたとぎの伝達関数、ブロックＭに示
す伝達関数は、第２Ａ図に示す電圧マイナーループＭ（
ｖ８→Ｖ）を一つの１次遅れ要素（但し、その全体的な
時定数をσとする）とみなしたときの伝達関数、ブロッ
ク３に示す伝達関数は負荷３を１次遅れ要素とみなした
ときの伝達関数を、それぞれ示している。
→電流調節器５→電圧マイナーループ→負荷３）のブロ
ック線図である。同図において、ブロック８に示す伝達
関数は、フィルタ８が１次遅れ要素であるところから定
まる伝達関数、ブロック５に示す伝達関数は電圧調節器
５をＰＩ調節器としたとぎの伝達関数、ブロックＭに示
す伝達関数は、第２Ａ図に示す電圧マイナーループＭ（
ｖ８→Ｖ）を一つの１次遅れ要素（但し、その全体的な
時定数をσとする）とみなしたときの伝達関数、ブロッ
ク３に示す伝達関数は負荷３を１次遅れ要素とみなした
ときの伝達関数を、それぞれ示している。
さて、以上説明した如き従来の負荷電流制御方式におい
ては、負荷電流にリプルが多く含まれていると、負荷３
としての電磁石により作り出される磁場がゆれてしまい
、電磁石の用途によっては不都合を招来する。そこで、
負荷電流（電圧）に含まれるリプルを所定の値以下に抑
制するために、従来は、ＬＣフィルタ２として、大容量
のり、 Ｃを用いるか、或いは多段のＬＣフィルタ回路
を用いる必要があり、そのためコスト、設置スペース、
製作面等で難点があった。
ては、負荷電流にリプルが多く含まれていると、負荷３
としての電磁石により作り出される磁場がゆれてしまい
、電磁石の用途によっては不都合を招来する。そこで、
負荷電流（電圧）に含まれるリプルを所定の値以下に抑
制するために、従来は、ＬＣフィルタ２として、大容量
のり、 Ｃを用いるか、或いは多段のＬＣフィルタ回路
を用いる必要があり、そのためコスト、設置スペース、
製作面等で難点があった。
また電流設定値を変更した場合、負荷電流がオーバシュ
ートすることなく、速やかに設定値に追従するようにす
るためには、電圧マイナールーズをもつ従来の負荷電流
制御方式では、限界がちつて充分な制御性能を得ること
が出来なかった。
ートすることなく、速やかに設定値に追従するようにす
るためには、電圧マイナールーズをもつ従来の負荷電流
制御方式では、限界がちつて充分な制御性能を得ること
が出来なかった。
本発明は、上述の如き従来技術の欠点を克服するために
なされたものであり、従って本発明の目的は、負荷電流
（電圧）に含まれるリプルを所定値以下に抑制するのに
、大容量のり、Ｃを用いる必要がなく、また電流設定値
の変更時においても、負荷電流が良く設定値に追従し、
充分な制御性能が得られるようにした負荷電流制御方式
を提供することＫある。
なされたものであり、従って本発明の目的は、負荷電流
（電圧）に含まれるリプルを所定値以下に抑制するのに
、大容量のり、Ｃを用いる必要がなく、また電流設定値
の変更時においても、負荷電流が良く設定値に追従し、
充分な制御性能が得られるようにした負荷電流制御方式
を提供することＫある。
本発明の要点は、電力変換器からリプル抑制用ＬＣフィ
ルタを介して給電される負荷の負荷電流実際値、と設定
値を比較し、その差である誤差電流を入力され、該誤差
電流が零となるように第１の調節出力を出力する電流調
節器と、該第１の調節出力を負荷電圧設定値とし、前記
負荷にがかる負荷電圧実際値と該負荷電圧設定値とを比
較し、その差である誤差電圧を入力され、該誤差電圧が
零となるように第２の調節出力を出力する電圧調節器と
、該第２の調節出力により前記電力変換器を制御して負
荷電流を一定ならしめる制御手段と、かう成る負荷電流
制御方式において、前記フィルタを構成するコンデンサ
を流れるコンデンサ電流を検出して増幅する第１の増幅
器と、前記負荷電圧の実際値を検出して増幅する第２の
増幅器と、前記負荷電流の実際値を積出して増幅する第
３の増幅器とを備え、前記第１および第２の各増幅器出
力を負帰還となる極性方向で前記第２の調節出力に加算
すると共に、前記第３の増幅器出力を負帰還となる極性
方向で前記第１の調節出力に加算するようにした点にあ
る。
ルタを介して給電される負荷の負荷電流実際値、と設定
値を比較し、その差である誤差電流を入力され、該誤差
電流が零となるように第１の調節出力を出力する電流調
節器と、該第１の調節出力を負荷電圧設定値とし、前記
負荷にがかる負荷電圧実際値と該負荷電圧設定値とを比
較し、その差である誤差電圧を入力され、該誤差電圧が
零となるように第２の調節出力を出力する電圧調節器と
、該第２の調節出力により前記電力変換器を制御して負
荷電流を一定ならしめる制御手段と、かう成る負荷電流
制御方式において、前記フィルタを構成するコンデンサ
を流れるコンデンサ電流を検出して増幅する第１の増幅
器と、前記負荷電圧の実際値を検出して増幅する第２の
増幅器と、前記負荷電流の実際値を積出して増幅する第
３の増幅器とを備え、前記第１および第２の各増幅器出
力を負帰還となる極性方向で前記第２の調節出力に加算
すると共に、前記第３の増幅器出力を負帰還となる極性
方向で前記第１の調節出力に加算するようにした点にあ
る。
次に図を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示す回路図でおる。
同図において、第２図におけるのと同じもの、対応した
ものには同じ符号を付しである。そのほか、１０はコン
デンサＣを流れるコンデンサ電流の検出器、１１，１３
はそれぞれゲインＫＰの比例要素（係数器または増幅器
）、１２はゲインにの比例要素（係数器または増幅器）
、５人は電流調節器（工調節器）、６人は電圧調節器（
■調節器）、である。
ものには同じ符号を付しである。そのほか、１０はコン
デンサＣを流れるコンデンサ電流の検出器、１１，１３
はそれぞれゲインＫＰの比例要素（係数器または増幅器
）、１２はゲインにの比例要素（係数器または増幅器）
、５人は電流調節器（工調節器）、６人は電圧調節器（
■調節器）、である。
ｗＩＪ１図を第２図と比較すれば明らかなように、本発
明の実施例が従来例と相違する点は、比例要素１１〜１
３を設けた点、電流調節器５Ａと電圧調節器６Ａをそれ
ぞれＰＩ調節器からＩ調節器に変えた点である。
明の実施例が従来例と相違する点は、比例要素１１〜１
３を設けた点、電流調節器５Ａと電圧調節器６Ａをそれ
ぞれＰＩ調節器からＩ調節器に変えた点である。
第１Ａ図は第１図における電圧マイナーループ（電圧調
節器６Ａ→サイリスタ点弧パルス発生器７→電力変換器
１→ＬＣフィルタ２→比例要素１２．１３）のブロック
線図である。
節器６Ａ→サイリスタ点弧パルス発生器７→電力変換器
１→ＬＣフィルタ２→比例要素１２．１３）のブロック
線図である。
第１Ａ図を第２Ａ図と対比すれば一層明らかになるよう
に、第１Ａ図では、ブロック６Ａに示す伝達関数から電
圧調節器６Ａは工調節器であること、また比例要素１２
によりコンデンサ電流ｉ。
に、第１Ａ図では、ブロック６Ａに示す伝達関数から電
圧調節器６Ａは工調節器であること、また比例要素１２
によりコンデンサ電流ｉ。
を検出してフィードバックをかけていること、また比例
要素１３により出力電圧（負荷電圧）■を検出してフィ
ードバックをかけていること、が認められるであろう。
要素１３により出力電圧（負荷電圧）■を検出してフィ
ードバックをかけていること、が認められるであろう。
第１Ｂ図は第１図における電流制御ループのブロック線
図である。第１Ｂ図を第２Ｂ図と対比すれば一層明らか
なように、電流調節器５ＡはＩ調節器であること、比例
要素１１により負荷電流層を検出してフィードバックを
かけていること、が認められるであろう。
図である。第１Ｂ図を第２Ｂ図と対比すれば一層明らか
なように、電流調節器５ＡはＩ調節器であること、比例
要素１１により負荷電流層を検出してフィードバックを
かけていること、が認められるであろう。
第１Ａ図において、電流設定１ｉｉｋｉｃ”から出力電
圧Ｖに至るまでのブロック線図を書き直して第１Ｃ図の
如く表現することができる。
圧Ｖに至るまでのブロック線図を書き直して第１Ｃ図の
如く表現することができる。
さて、第１Ａ図、第１Ｂ図、第１Ｃ図に」ｄいて、ＬＣ
フィルタ２の特性をＦ （Ｓ）としてとしたとき、リプ
ル電圧ΔＶに対する出力電圧Ｖの関係は、 ただし となる。
フィルタ２の特性をＦ （Ｓ）としてとしたとき、リプ
ル電圧ΔＶに対する出力電圧Ｖの関係は、 ただし となる。
上式で示されるように、コンデンサ電流１゜のフィード
バックをとることによりフィルタ特性はＦ（Ｓ）の特性
は、第３図（ａ）に示すボード線図（横軸はリプル周波
数、縦軸はゲインＧを示す）の特性は結局、第３図（ｃ
）に示す如くなり、ゲインＫを大きくとれはリプル電圧
のより大きな減衰特性を得られることになり、大容量の
ＬＣを用いる必要がなく、また多段のＬＣフィルタとせ
ずに一段ＬＣフ・ｆルタてあっても必要なリプル減衰度
が得られる。
バックをとることによりフィルタ特性はＦ（Ｓ）の特性
は、第３図（ａ）に示すボード線図（横軸はリプル周波
数、縦軸はゲインＧを示す）の特性は結局、第３図（ｃ
）に示す如くなり、ゲインＫを大きくとれはリプル電圧
のより大きな減衰特性を得られることになり、大容量の
ＬＣを用いる必要がなく、また多段のＬＣフィルタとせ
ずに一段ＬＣフ・ｆルタてあっても必要なリプル減衰度
が得られる。
次に、コンデンサ電流の指令値ｉ♂に対する出力電圧Ｖ
の特性を、τ−０として、近似的にと表わすと、第１Ａ
図よりＶ”がらＶまでのブロック線図の特性は ｖ” １＋Ｓ（１＋Ｋｐ）Ｔ１＋Ｓ”（σ１＋σＴ）
Ｔ、ｒ＋ｓ”σｘσＴＴ１となり、進み項がないので第
２Ａ図に示した従来ループのような設定側のフィルタ９
を必要としなくなる。
の特性を、τ−０として、近似的にと表わすと、第１Ａ
図よりＶ”がらＶまでのブロック線図の特性は ｖ” １＋Ｓ（１＋Ｋｐ）Ｔ１＋Ｓ”（σ１＋σＴ）
Ｔ、ｒ＋ｓ”σｘσＴＴ１となり、進み項がないので第
２Ａ図に示した従来ループのような設定側のフィルタ９
を必要としなくなる。
第１Ａ図の電圧マイナールーズの閉ループ特性を次のよ
うに近似し、 ｖ” １＋８σ 流 部器とし、要素１１において電流ｉに比例ゲインＫＰを
かけたものを作成してこの調節器出力に加算する仁とに
より、電圧ループの場合と同様、第２Ｂ図に示した従来
ループのように、設定値急変時のオーバーシュート抑制
用フィルタ８、をＨ人することなしに、従来ループと同
等の応答特性を得ることができる。
うに近似し、 ｖ” １＋８σ 流 部器とし、要素１１において電流ｉに比例ゲインＫＰを
かけたものを作成してこの調節器出力に加算する仁とに
より、電圧ループの場合と同様、第２Ｂ図に示した従来
ループのように、設定値急変時のオーバーシュート抑制
用フィルタ８、をＨ人することなしに、従来ループと同
等の応答特性を得ることができる。
尚第２Ｂ図、第１Ｂ図における３は、負荷の電圧・電流
特性をゲインに２時定数Ｔの１次遅れ特性をもつものと
して想定しているわけである。
特性をゲインに２時定数Ｔの１次遅れ特性をもつものと
して想定しているわけである。
本発明によれば、サイリスタ変換器による直流電流制御
におりて、リプル抑制のためにＬＣフィルタを使用する
場合、コンデンサ電流を検出してフィードバックするこ
とにより、大容量のＬＣを用いることなく、まｆｃＬＣ
フィルタを多段とすることなく必要なリプル減衰度が得
られ、また、電圧・電流調節器をＩＷ４節器としてその
出力に電圧・電流実際値にフィードバックゲインをかけ
たものをフィードバックするようにしたことにより、設
定値変更があったとき、変更された設定値への追従性の
よい制御が行えるという利点がある。
におりて、リプル抑制のためにＬＣフィルタを使用する
場合、コンデンサ電流を検出してフィードバックするこ
とにより、大容量のＬＣを用いることなく、まｆｃＬＣ
フィルタを多段とすることなく必要なリプル減衰度が得
られ、また、電圧・電流調節器をＩＷ４節器としてその
出力に電圧・電流実際値にフィードバックゲインをかけ
たものをフィードバックするようにしたことにより、設
定値変更があったとき、変更された設定値への追従性の
よい制御が行えるという利点がある。
第１図は本発明の一実施例を示す回路図、第１Ａ図は第
１図における電圧マイナールーズのブロック線図、第１
Ｂ図は第１図における電流制御ループのブロック線図、
第１Ｃ図は第１Ａ図における要部と等価なブロック線図
、第２図は負荷電流制御方式の従来例を示す回路図、第
２Ａ図は第２図における電圧マイナールーズのブロック
線図、第２Ｂ図は第２図にどける電流制御ループのブロ
ック線図、第３図は本発明による効果を示すためのボー
ド線図、である。 符号説明 １・・・・・・プーイリスタ変換器、２・・・・・・Ｌ
Ｃフィルタ、３・・・・・・負荷、４・・・・・・電流
検出器、５・・・・・・電流調節器、６・・・・・・電
圧調節器、７・・・・・・サイリスタ点弧パルス発生器
、８，９・・・・・・フィルタ、１０・・・・・・電流
検出器、１１〜１３・・・・・・比例要素、１５・・・
・・・電圧検出器、
１図における電圧マイナールーズのブロック線図、第１
Ｂ図は第１図における電流制御ループのブロック線図、
第１Ｃ図は第１Ａ図における要部と等価なブロック線図
、第２図は負荷電流制御方式の従来例を示す回路図、第
２Ａ図は第２図における電圧マイナールーズのブロック
線図、第２Ｂ図は第２図にどける電流制御ループのブロ
ック線図、第３図は本発明による効果を示すためのボー
ド線図、である。 符号説明 １・・・・・・プーイリスタ変換器、２・・・・・・Ｌ
Ｃフィルタ、３・・・・・・負荷、４・・・・・・電流
検出器、５・・・・・・電流調節器、６・・・・・・電
圧調節器、７・・・・・・サイリスタ点弧パルス発生器
、８，９・・・・・・フィルタ、１０・・・・・・電流
検出器、１１〜１３・・・・・・比例要素、１５・・・
・・・電圧検出器、
Claims (1)
- 【特許請求の範囲】 １）電力変換器からリプル抑制用ＬＣフィルタを介して
給電される負荷の負荷電流実際値と設定値を比較し、そ
の差である誤差電流を入力され、該誤差電流が零となる
ように第１の調節出力を出力する電流調節器と、該第１
の調節出力を負荷電圧設定値とし、前記負荷にかかる負
荷電圧実際値と該負荷電圧設定値とを比較し、その差で
ある誤差電圧を入力され、該誤差電圧が零となるように
第２の調節出力を出力する電圧調節器と、該第２の調節
出力により前記電力変換器を制御して負荷電流を一定な
らしめる制御手段と、から成る負荷電流制御方式におい
て、前記フィルタを構成するコンデンサを流れるコンデ
ンサ電流を検出して増幅する第１の増幅器と、前記負荷
電圧の実際値を検出して増幅する第２の増幅器と、前記
負荷電流の実際値を検出して増幅する第３の増幅器とを
備え、前記第１および第２の各増幅器出力を負帰還とな
る極性方向で前記第２の調節出力に加算すると共に、前
記第３の増幅器出力を負帰還となる極性方向で前記第１
の調節出力に加算するようにしたことを特徴とする負荷
電流制御方式。 ２）特許請求の範囲第１項に記載の負荷電流制御方式に
おいて、前記電流調節器および電圧調節器がそれぞれ積
分調節器から成ることを特徴とする負荷電流制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12004384A JPS61823A (ja) | 1984-06-13 | 1984-06-13 | 負荷電流制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12004384A JPS61823A (ja) | 1984-06-13 | 1984-06-13 | 負荷電流制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61823A true JPS61823A (ja) | 1986-01-06 |
Family
ID=14776481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12004384A Pending JPS61823A (ja) | 1984-06-13 | 1984-06-13 | 負荷電流制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230360A (ja) * | 1986-03-28 | 1987-10-09 | Mitsubishi Electric Corp | インバ−タ用直流電源装置 |
-
1984
- 1984-06-13 JP JP12004384A patent/JPS61823A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230360A (ja) * | 1986-03-28 | 1987-10-09 | Mitsubishi Electric Corp | インバ−タ用直流電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3373349B2 (ja) | 整流器制御装置 | |
| US2379132A (en) | Control system | |
| JPH0746834A (ja) | 電源装置 | |
| GB1290228A (ja) | ||
| JPS61823A (ja) | 負荷電流制御方式 | |
| JPH06327248A (ja) | 一石フォワード形多出力コンバータ | |
| JPS6118424B2 (ja) | ||
| US2724797A (en) | Stabilizing circuit for alternating current generator | |
| US3117273A (en) | Low-loss voltage control circuit | |
| GB790515A (en) | Improvements in or relating to automatically regulated ac/dc converters | |
| US3275927A (en) | Bridge controlled multiple regulated power supplies | |
| JP2675372B2 (ja) | 電力変換装置 | |
| US4383183A (en) | Control arrangement for a uniform load distribution of at least two power supply devices connected in parallel at the output side | |
| JPH06233530A (ja) | 負荷電流の検出を利用したｄｃ／ｄｃコンバータの可変ゲイン電圧制御系 | |
| Roy et al. | Fractional-order controller for automatic voltage regulator | |
| JPH0398402A (ja) | 車両用電力変換装置 | |
| JPH0546095Y2 (ja) | ||
| JPH0273404A (ja) | ２自由度制御系のゲイン決定方法 | |
| JPS60254212A (ja) | 給電々流制御方式 | |
| SU439052A1 (ru) | Устройство дл регулировани скорости электродвигател посто нного тока | |
| JPS6352639A (ja) | 無効電力補償装置 | |
| SU881653A1 (ru) | Каскадна система регулировани технологических процессов | |
| SU752299A1 (ru) | Автоматический регул тор мощности электронагрева | |
| JPS6268074A (ja) | サイリスタ変換器の制御装置 | |
| JPH0265699A (ja) | 同期発電機の自動電圧調整装置 |