JPS617778A - Output signal processing circuit of solid-state image pickup element - Google Patents
Output signal processing circuit of solid-state image pickup elementInfo
- Publication number
- JPS617778A JPS617778A JP59128745A JP12874584A JPS617778A JP S617778 A JPS617778 A JP S617778A JP 59128745 A JP59128745 A JP 59128745A JP 12874584 A JP12874584 A JP 12874584A JP S617778 A JPS617778 A JP S617778A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- solid
- period
- image sensor
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
との発明は、固体撮像素子、例えばCODイメージセン
サの出力信号処理回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The invention relates to an output signal processing circuit for a solid-state image sensor, such as a COD image sensor.
第4図は従来のCODイメージ七ンサの出力信号処理回
路を示すものである。CODイメージセンナ11の出力
信号は第5図に示す如く、画像信号viの他に、直流バ
イアス(オフセット)電圧v0およびリセットパルスの
漏れ込み信号vR8を含んでおル、この出力信号中より
ネ要な直流バイアス電圧■。およびリセッ) /−t’
ルスの漏れ込み信号vR8を除去する必要がある。即ち
、CODイメージ篭/す11の出力信号はサンプルホー
ルド回路12に供給され、この回路12において、直流
バイアス電圧VがストロープパルスSHlによって抽出
される。この抽出された電圧■はp、/b変換器13、
い変換器14を介して完全な直流電圧とされた後、前記
CCDイメージセンサ−1の出力信号とともに減算器1
5に供給され、CCDイメージセンサ−1の出力信号中
より直流バイアス電圧が除去される。この減算器15の
出力信号はサンプルホールド回路16に供給され、スト
ローブパルス5P12によって画像信号が抽出される。FIG. 4 shows an output signal processing circuit of a conventional COD image analyzer. As shown in FIG. 5, the output signal of the COD image sensor 11 includes, in addition to the image signal vi, a DC bias (offset) voltage v0 and a reset pulse leakage signal vR8. DC bias voltage ■. and reset) /-t'
It is necessary to remove the pulse leakage signal vR8. That is, the output signal of the COD image basket/sustainer 11 is supplied to a sample and hold circuit 12, and in this circuit 12, a DC bias voltage V is extracted by a strobe pulse SH1. This extracted voltage ■ is applied to the p,/b converter 13,
After being converted into a complete DC voltage through a converter 14, the subtracter 1 is applied together with the output signal of the CCD image sensor 1.
5, and the DC bias voltage is removed from the output signal of the CCD image sensor 1. The output signal of this subtracter 15 is supplied to a sample hold circuit 16, and an image signal is extracted by a strobe pulse 5P12.
したがって、サンゾルホールド回路16の出力信号中か
らはリセットパルスの漏れ込み信号が除・去された画像
信号が出力され、この信号はx/b変換器17でディジ
タル信号に変換された後、記憶部18に記憶される。尚
、SDI + ”’D2はい変換用のス)o−ブパルス
である。Therefore, an image signal from which the leakage signal of the reset pulse has been removed is output from the output signal of the Sansol hold circuit 16, and this signal is converted into a digital signal by the x/b converter 17 and then stored. The information is stored in the section 18. It should be noted that SDI + "'D2 is an o-b pulse for conversion.
ところで、前記サンプルホールド回路12において、サ
ンプリングの周期より短かい周期で直流バイアス電圧v
0が変動した場合、サンプルホールド回路12はこの変
動に追従できないため、差動増幅器15の出力信号振幅
は直流バイアス電圧Vの変動部分だけ増減することにな
シ、直流バイアス電圧v0を確実に除去することが困難
となる問題が発生する。By the way, in the sample and hold circuit 12, the DC bias voltage v is set at a period shorter than the sampling period.
0 fluctuates, the sample-and-hold circuit 12 cannot follow this fluctuation, so the output signal amplitude of the differential amplifier 15 increases or decreases by the fluctuation portion of the DC bias voltage V, and the DC bias voltage v0 is reliably removed. A problem arises that makes it difficult to
この発明は上記事情に基づいてなされたものであり、そ
の目的とするところ紘1画素信号周期以上で直流バイア
ス電圧が変動したシ、リセットパルスの漏れ込み信号が
重畳されても、これらを確実に除去することが可能な固
体撮像素子の出力信号処理回路を提供しようとするもの
である。This invention was made based on the above-mentioned circumstances, and its purpose is to ensure that even if the DC bias voltage fluctuates in one pixel signal period or more, even if the leakage signal of the reset pulse is superimposed. It is an object of the present invention to provide an output signal processing circuit for a solid-state image sensing device that can eliminate the problem.
この発明はCCDイメージセンサを駆動するリセットパ
ルスのパルスタイミングを進相させ、イメージセンサの
出力信号に基準信号期間としての平坦部を設け、CCD
イメージセンサの1画素期間にこの平坦部と画像信号部
分の2箇所の信号レベルを抽出し、この両信号レベルを
減算処理することにより画像信号のみを抽出するもので
ある。This invention advances the pulse timing of a reset pulse that drives a CCD image sensor, provides a flat portion as a reference signal period in the output signal of the image sensor, and
The signal levels at two locations, the flat portion and the image signal portion, are extracted during one pixel period of the image sensor, and only the image signal is extracted by subtracting the two signal levels.
以下、この発明の一実施例について図面を参照して説明
する。An embodiment of the present invention will be described below with reference to the drawings.
第1図において、固体撮像素子、例えばCCDイメージ
センサ21にはノクルス生成回路22よりシフトパルス
φ クロックパルスφl、φ2、ah’
リセットパルスφ、Sが供給されている。このクロック
パルスφl 、φ2、リセットパルス−R80波形はそ
れぞれ第2図(、) (b) (C)に示す通シである
。ここで、リセットパルスφR8のハイレベル期間は、
クロックパルスφl 、φ2のμ周期Aを4等分した前
から3番目のタイミング、即ち後縁から1つ目のタイミ
ングに位置され、通常のタイミングよ、9 A/4周期
だけ進相されている。In FIG. 1, shift pulses φ, clock pulses φ1, φ2, ah', and reset pulses φ, S are supplied from a Noculus generation circuit 22 to a solid-state imaging device, for example, a CCD image sensor 21. The waveforms of the clock pulses φl, φ2 and the reset pulse -R80 are shown in FIGS. 2(a), 2(b) and 2(c), respectively. Here, the high level period of reset pulse φR8 is as follows:
Clock pulse φl is located at the third timing from the front that divides the μ period A of φ2 into four, that is, the first timing from the trailing edge, and is advanced by 9 A/4 periods compared to the normal timing. .
このよう々リセットノぐルスφ。を供給することにより
、CCDイメージセンサ11より転送出力される信号に
は第2図(d)に示す如く一画素周期に必ず一箇所、基
準信号期間としての平坦部Pが発生することになる。こ
のCCDイメージセンサ21の出力信号は直流バイアス
電圧V。を除去するコンデンサ23を介して〜小麦換器
24゜25にそれぞれ供給される。このうち、h/b変
換器24は前記基準信号期間としての平坦部Pを量子化
するものでアシ、とのA/D変換器24に供給されるス
トローブパルスSDPハ第2図(d)に示す如く、この
平坦部Pの略中央部に仁・置“して発生される。また、
帥変換器25は”画像信号(第2図(d)に斜線部iで
示す)を量子化するものであシ、この〜小麦換器25に
供給されるストローブパルスSDiは第2図(d)に示
す如く、この画像信号の略中央部に位置して発生される
。In this way, the reset nozzle φ. By supplying the signal, a flat portion P as a reference signal period will always occur at one point in one pixel period in the signal transferred and output from the CCD image sensor 11, as shown in FIG. 2(d). The output signal of this CCD image sensor 21 is a DC bias voltage V. are supplied through capacitors 23 to wheat exchangers 24 and 25, respectively. Among these, the h/b converter 24 quantizes the flat part P as the reference signal period, and the strobe pulse SDP supplied to the A/D converter 24 is shown in FIG. 2(d). As shown, it is generated at approximately the center of this flat part P.
The strobe converter 25 quantizes the image signal (shown by the shaded area i in FIG. 2(d)), and the strobe pulse SDi supplied to this converter 25 is as shown in FIG. ), it is generated approximately at the center of this image signal.
これらA/i)変、換器24,25によって1画素期間
内に基準信号および画像信号からなる2種類の信号が得
られ、これらA/b変換器24.25の出力信号はそれ
ぞれ記憶部26.27に記憶される。このようにして全
画素子の量子化が終了すると、記憶部26.27に記憶
されたデータは対応する画素毎に読出され、減算器28
に供給される。即ち、この減算器28では先ず1画素目
の画像信号と基準信号との減算処理が行われ、次に、2
画素目、3画素目・・・と順次減算処理が行われて変動
分の除去された画像信号が出力される。Two types of signals consisting of a reference signal and an image signal are obtained within one pixel period by these A/i) converters 24 and 25, and the output signals of these A/b converters 24 and 25 are respectively stored in a storage section 26. .27. When the quantization of all pixel elements is completed in this way, the data stored in the storage units 26 and 27 is read out for each corresponding pixel, and the subtracter 28
is supplied to That is, this subtracter 28 first performs subtraction processing between the image signal of the first pixel and the reference signal, and then subtracts the image signal of the first pixel and the reference signal.
Subtraction processing is performed sequentially for the 1st pixel, 3rd pixel, etc., and an image signal from which fluctuations have been removed is output.
上記実施例によれば、CCDイメージセンサ21を駆動
するリセットパルスφR8のパルスタイミングを進相さ
せてイメージセンサ21の出力信号中に基準信号動量と
しての平坦部Pを設け、1画素期間にこの平坦部Pと画
像信号部1との2箇所を量子化し、これら量子化出力を
画素毎に減算している。したがって、1画素毎に減算処
理を行っているため、直流バイアス電圧やりセラ) p
4ルスの漏れ込み信号が1画素周期以上で変動しても確
実に直流バイアス電圧およびリセットパルスの漏れ込み
信号を除去することが可能である。According to the above embodiment, the pulse timing of the reset pulse φR8 that drives the CCD image sensor 21 is phase-advanced to provide a flat portion P as a reference signal movement amount in the output signal of the image sensor 21, and this flat portion P is provided in the output signal of the image sensor 21 in one pixel period. Two parts, part P and image signal part 1, are quantized, and these quantized outputs are subtracted for each pixel. Therefore, since subtraction processing is performed for each pixel, the DC bias voltage
Even if the leakage signal of 4 pulses fluctuates in one pixel period or more, it is possible to reliably remove the leakage signal of the DC bias voltage and reset pulse.
尚、上記実施例ではい変換器を2個用い平坦部Pと画像
信号lとを別々に量子化したが、第3図に示す如くの変
換器311個を用い、コレニオア回路32を介してスト
ローブパルスSDr ’ SPiを供給し、量子化され
た基準信号および画像信号をチップセレクト信号CSに
応じて選択的に記憶部33 、J4に記憶させるように
してもよい。In the above embodiment, two converters were used to separately quantize the flat part P and the image signal l, but 311 converters as shown in FIG. The pulse SDr' SPi may be supplied, and the quantized reference signal and image signal may be selectively stored in the storage sections 33 and J4 according to the chip select signal CS.
その他、との発明の要旨を変えない範囲で種種変形実施
可能なことは勿論である。It goes without saying that other modifications can be made without departing from the gist of the invention.
以上、詳述したようにこの発明によれば、1画素信号周
期以上で直流バイアス電圧が変動したシ、リセットパル
スの漏れ込み信号が重畳されても、これらを確実に除去
することが可能な固体撮像素子の出力信号処理回路を提
供できる。As detailed above, according to the present invention, even if the DC bias voltage fluctuates in one pixel signal period or more, even if the leakage signal of the reset pulse is superimposed, it is possible to reliably remove these signals. An output signal processing circuit for an image sensor can be provided.
第1図はこの発明に係わる固体撮像系すの出力信号処理
回路の一実施例を示す構成図、第2図は第1図の動作を
説明するために示す波形図、第3図はこの発明の他の実
施例を示す構成図、第4図は従来の固体撮像素子の出力
信号処理回路を示す構成図、第5図はCCDイメージセ
ンサの出力信号を示す波形図である。
21・・・CCDイメージセンサ、24,25゜31・
・・A/b変換器、26,27,33.34・・・記憶
部、28・・・減算器、φ、8・・・リセットパルス。
出願人代理人 弁理士 鈴 江 武 彦第1図
第2図
第3内
第4図
第51!TFIG. 1 is a configuration diagram showing an embodiment of an output signal processing circuit of a solid-state imaging system according to the present invention, FIG. 2 is a waveform diagram shown to explain the operation of FIG. 1, and FIG. 3 is a diagram showing the present invention. FIG. 4 is a block diagram showing an output signal processing circuit of a conventional solid-state image sensor, and FIG. 5 is a waveform diagram showing an output signal of a CCD image sensor. 21... CCD image sensor, 24, 25° 31.
...A/b converter, 26, 27, 33.34...Storage section, 28...Subtractor, φ, 8...Reset pulse. Applicant's Representative Patent Attorney Takehiko Suzue Figure 1, Figure 2, Figure 3, Figure 4, Figure 51! T
Claims (3)
固体撮像素子と、この固体撮像素子のリセットパルスを
前記クロックパルスの後縁より進相して生成する手段と
、前記固体撮像素子より出力される信号の1画素期間内
における基準信号期間および入力光の光電変換期間をそ
れぞれ量子化する手段と、この量子化された両期間の信
号を減算する手段とを具備したことを特徴とする固体撮
像素子の出力信号処理回路。(1) A solid-state image sensor that transfers an analog signal in accordance with a clock pulse, means for generating a reset pulse for the solid-state image sensor by advancing the phase from the trailing edge of the clock pulse, and a means for generating a reset pulse for the solid-state image sensor that is output from the solid-state image sensor. A solid-state imaging device characterized by comprising means for respectively quantizing a reference signal period and a photoelectric conversion period of input light within one pixel period of a signal, and means for subtracting the quantized signals of both periods. output signal processing circuit.
り、これらA/D変換器によって量子化された各期間の
信号はそれぞれ対応する記憶部に記憶されることを特徴
とする特許請求の範囲第1項記載の固体撮像素子の出力
信号処理回路。(2) A patent characterized in that the quantizing means includes two A/D converters, and the signals of each period quantized by these A/D converters are stored in corresponding storage units. An output signal processing circuit for a solid-state image sensor according to claim 1.
り、このA/D変換器によって量子化された各期間の信
号はそれぞれ対応する記憶部に選択的に記憶されること
を特徴とする特許請求の範囲第1項記載の固体撮像素子
の出力信号処理回路。(3) The quantizing means includes one A/D converter, and the signals of each period quantized by the A/D converter are selectively stored in corresponding storage units. An output signal processing circuit for a solid-state image sensor according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59128745A JPS617778A (en) | 1984-06-22 | 1984-06-22 | Output signal processing circuit of solid-state image pickup element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59128745A JPS617778A (en) | 1984-06-22 | 1984-06-22 | Output signal processing circuit of solid-state image pickup element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS617778A true JPS617778A (en) | 1986-01-14 |
Family
ID=14992406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59128745A Pending JPS617778A (en) | 1984-06-22 | 1984-06-22 | Output signal processing circuit of solid-state image pickup element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS617778A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63305678A (en) * | 1987-06-08 | 1988-12-13 | Fuji Photo Film Co Ltd | Processing circuit for output signal of solid-state image pickup element |
-
1984
- 1984-06-22 JP JP59128745A patent/JPS617778A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63305678A (en) * | 1987-06-08 | 1988-12-13 | Fuji Photo Film Co Ltd | Processing circuit for output signal of solid-state image pickup element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100281789B1 (en) | The solid- | |
US5455622A (en) | Signal processing apparatus and method for offset compensation of CCD signals | |
JPS6386976A (en) | Noise eliminating circuit | |
JPS6398286A (en) | Image signal processor | |
JPS617778A (en) | Output signal processing circuit of solid-state image pickup element | |
JP2002057581A (en) | Sampling processor and imaging device using the processor | |
US4857996A (en) | Image pickup device with reduced fixed pattern noise | |
JPS63123282A (en) | Image signal processor | |
JPH0746844B2 (en) | Signal readout device for solid-state imaging device | |
JPS617779A (en) | Output signal processing circuit of solid-state image pickup element | |
JP2784782B2 (en) | CCD output circuit | |
US20030169356A1 (en) | Image sensing apparatus and method of controlling same | |
JPS63305678A (en) | Processing circuit for output signal of solid-state image pickup element | |
JP3433518B2 (en) | Readout circuit | |
JPH0451787A (en) | Ccd delay difference noise elimination circuit | |
JPH0649007Y2 (en) | Image reader | |
JPH0519864B2 (en) | ||
JPS648046A (en) | Image forming device | |
JPS62185458A (en) | Image sensor reader | |
JPH089262A (en) | Ccd signal reading circuit | |
JPH11177766A (en) | Image-pickup device, its method and storage medium | |
JPH01238267A (en) | Image scanner | |
JPH0818870A (en) | Read circuit | |
JPH07143407A (en) | Solid-state image pickup device | |
JPH10336530A (en) | Ccd television camera |