JPS617709A - 電流変換回路 - Google Patents
電流変換回路Info
- Publication number
- JPS617709A JPS617709A JP12850884A JP12850884A JPS617709A JP S617709 A JPS617709 A JP S617709A JP 12850884 A JP12850884 A JP 12850884A JP 12850884 A JP12850884 A JP 12850884A JP S617709 A JPS617709 A JP S617709A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- output section
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電流変換回路に関し、たとえば各種のモード
を切換えるのに必要な識別信号を得るのに有効な回路で
ある。
を切換えるのに必要な識別信号を得るのに有効な回路で
ある。
各種モードの切換信号を得る回路として第１１図に示す
ような回路がある。この回路は、切換端子１１．Ｊ、？
に与えられる電圧の／Ｍイレペルロウレベルに応じて、
トランジスタＱ５〜Ｑ８に電流出力を得ることができる
。今、端子１１がロウレベルであれば、定電流源１３、
トランジスタＱノ、ダイオードＤ１へと電流が流れ、ト
ランジスタＱ５がオンし、そのコレクタに電流（４）が
あられれる。次に、端子１１が７１イレペルであれば、
定電流源１３、トランジスタＱ２、ダイオードＤ２へと
電流が流れ、トランジスタＱ６がオンし、そのコレクタ
に電流（Ｂ）があられれる。一方、端子１２がノーイレ
ペルのときは、定電流源１４、トランジスタＱ３、ダイ
オードＤ３へ電流が流れ、トランジスタＱ７がオンし、
そのコレクタに電流（Ｃ）があられれる。また、端子Ｊ
２がロウレベルのときは、定電流源１４、トランジスタ
Ｑ４、ダイオードＤ４へと電流が流れ、トランジスタＱ
８がオンしそのコレクタに電流（ロ）があられれる。な
お、トランジスタＱ２．ＱＪのペースには基準電圧Ｖｒ
ａｆが与えられている。
ような回路がある。この回路は、切換端子１１．Ｊ、？
に与えられる電圧の／Ｍイレペルロウレベルに応じて、
トランジスタＱ５〜Ｑ８に電流出力を得ることができる
。今、端子１１がロウレベルであれば、定電流源１３、
トランジスタＱノ、ダイオードＤ１へと電流が流れ、ト
ランジスタＱ５がオンし、そのコレクタに電流（４）が
あられれる。次に、端子１１が７１イレペルであれば、
定電流源１３、トランジスタＱ２、ダイオードＤ２へと
電流が流れ、トランジスタＱ６がオンし、そのコレクタ
に電流（Ｂ）があられれる。一方、端子１２がノーイレ
ペルのときは、定電流源１４、トランジスタＱ３、ダイ
オードＤ３へ電流が流れ、トランジスタＱ７がオンし、
そのコレクタに電流（Ｃ）があられれる。また、端子Ｊ
２がロウレベルのときは、定電流源１４、トランジスタ
Ｑ４、ダイオードＤ４へと電流が流れ、トランジスタＱ
８がオンしそのコレクタに電流（ロ）があられれる。な
お、トランジスタＱ２．ＱＪのペースには基準電圧Ｖｒ
ａｆが与えられている。
第１−２図は上記の回路を集積回路内に組み込んだ場合
、前記切換端子１１９１２の操作部を示している。即ち
、端子１１．１２はそれぞれスイッチＳＷＩ 、 ＳＷ
２の可動接点であり、ハイレベル電圧に）、ロウレベル
電圧面を任意に選択可能である。
、前記切換端子１１９１２の操作部を示している。即ち
、端子１１．１２はそれぞれスイッチＳＷＩ 、 ＳＷ
２の可動接点であり、ハイレベル電圧に）、ロウレベル
電圧面を任意に選択可能である。
上述したような、各種の切換モードをあられす電流出力
を得る回路において、例えば電流（４）と電流（Ｃ）が
あられれた状態を作るには、端子１１をロウレベル、端
子１２をハイレベルにすれば良い。
を得る回路において、例えば電流（４）と電流（Ｃ）が
あられれた状態を作るには、端子１１をロウレベル、端
子１２をハイレベルにすれば良い。
上記の回路では、電流（４）と電流（Ｃ）は、独立して
おり、別々の箇所にあられれる。しかもそのために、２
つのスイッチＳＷＩ 、 ＳＷ２ ｆ操作する必要があ
る。しかしながら、上記のように、各モードを独立して
あられす電流（Ａ）〜の）の他に、さらに１一つの出力
部に電流（４）と（Ｂ）が同時にあられれた論理モード
を示す電流（Ａｎ Ｂ ）１、又は電流（Ｂ）と（Ｃ）
が同時にあられれた論理モーゝを示す電流（Ｂ ｎ Ｃ
）が要求されることがある。
おり、別々の箇所にあられれる。しかもそのために、２
つのスイッチＳＷＩ 、 ＳＷ２ ｆ操作する必要があ
る。しかしながら、上記のように、各モードを独立して
あられす電流（Ａ）〜の）の他に、さらに１一つの出力
部に電流（４）と（Ｂ）が同時にあられれた論理モード
を示す電流（Ａｎ Ｂ ）１、又は電流（Ｂ）と（Ｃ）
が同時にあられれた論理モーゝを示す電流（Ｂ ｎ Ｃ
）が要求されることがある。
この発明は上記の事情に鑑みてなされたもので、各種モ
ードをあられす電流をそれぞれ独立した出力部に得ると
ともに、特に、複数のモードの組み合わせをあられす電
流をも得ることができ、しかもそのモード切換スイッチ
を簡素化し得る電流変換回路を提供することを目的とす
る。
ードをあられす電流をそれぞれ独立した出力部に得ると
ともに、特に、複数のモードの組み合わせをあられす電
流をも得ることができ、しかもそのモード切換スイッチ
を簡素化し得る電流変換回路を提供することを目的とす
る。
この発明は、例えば、第１図に示すように、異なるオフ
セットを有した第１．第２・の差動増幅器ＤＡＪ 、
ＤＡ２、及び第３の差動増幅器ＤＡＪの組み合わせ接続
に特徴を有する。これによって、図示Ｐ点に与えられる
電圧が切りかわることによって、各種モードを独立した
箇所に電流出力で指示するとともに、複数のモードを意
味する電流出力も得ることができる。
セットを有した第１．第２・の差動増幅器ＤＡＪ 、
ＤＡ２、及び第３の差動増幅器ＤＡＪの組み合わせ接続
に特徴を有する。これによって、図示Ｐ点に与えられる
電圧が切りかわることによって、各種モードを独立した
箇所に電流出力で指示するとともに、複数のモードを意
味する電流出力も得ることができる。
本発明の特徴的な構成を具体的に説明すると、次のよう
になる。
になる。
第１の差動増幅器Ｄｋｌは、第１．第２の入力部（トラ
ンジスタＱ Ｅ ｔ Ｑ ５の各ペース）ヲ有し、第２
の入力部に与えられる電圧が、第１のレベル（第２図の
ＥＪ）を越えている場合は、第１の出力部（トランジス
タＱ３のコレクタ）の電流がオン、第２の出力部（トラ
ン・ノスタＱ５のコレクタ）の電流がオフとなり、前記
の電圧が第１のレベル以下の場合は、前記第１の出力部
の電流がオフ、第２の出力部の電流がオンとなる。
ンジスタＱ Ｅ ｔ Ｑ ５の各ペース）ヲ有し、第２
の入力部に与えられる電圧が、第１のレベル（第２図の
ＥＪ）を越えている場合は、第１の出力部（トランジス
タＱ３のコレクタ）の電流がオン、第２の出力部（トラ
ン・ノスタＱ５のコレクタ）の電流がオフとなり、前記
の電圧が第１のレベル以下の場合は、前記第１の出力部
の電流がオフ、第２の出力部の電流がオンとなる。
次に、第２の差動増幅器Ｄｋ２は、第３．第４の入力部
（トランジスタＱ８のペース、トランジスタＱＪθのペ
ース）を有し、また、第３゜第４の出力部（トランジス
タＱ８のコレクタ、トランジスタＱＩＯのコレクタ）を
有する。そして第３の入力部と、先の第２の入力部は共
通接続される。この差動増幅器は、前記電圧が第１のレ
ベルＥＪよりも大キい第２１７）シー１！ルＥ、？（第
２図に示す）を越えている場合に、第３の出力部の電流
がオフ、第４の出力部の電流がオンとなシ、第２のレベ
ルＥ２以下の場合に第３の出力部の電流がオン、第４の
出力部の電流がオフとなる。
（トランジスタＱ８のペース、トランジスタＱＪθのペ
ース）を有し、また、第３゜第４の出力部（トランジス
タＱ８のコレクタ、トランジスタＱＩＯのコレクタ）を
有する。そして第３の入力部と、先の第２の入力部は共
通接続される。この差動増幅器は、前記電圧が第１のレ
ベルＥＪよりも大キい第２１７）シー１！ルＥ、？（第
２図に示す）を越えている場合に、第３の出力部の電流
がオフ、第４の出力部の電流がオンとなシ、第２のレベ
ルＥ２以下の場合に第３の出力部の電流がオン、第４の
出力部の電流がオフとなる。
さらに、第３の差動増幅器ＤＡＪは、第５゜第６の入力
部（トランジスタＱ２１のペース、トランジスタＱ２２
のペース）を有し、第５の入力部は前記第４の出力部に
接続され、第６の入力部は前記第３の出力部に接続され
ている。
部（トランジスタＱ２１のペース、トランジスタＱ２２
のペース）を有し、第５の入力部は前記第４の出力部に
接続され、第６の入力部は前記第３の出力部に接続され
ている。
そして、この差動増幅器Ｄｋ３の定電流源（トランジス
タＱ２３）は、先の第１の差動増幅器ＤＡＪの第１の出
力部とともにカレントミラー回路２５を構成し、さらに
、第５の出力部（トランジスタＱ２１のコレクタ）は電
源Ｖｃｃに接続される。
タＱ２３）は、先の第１の差動増幅器ＤＡＪの第１の出
力部とともにカレントミラー回路２５を構成し、さらに
、第５の出力部（トランジスタＱ２１のコレクタ）は電
源Ｖｃｃに接続される。
上記の組み合わせによって、本発明はその目的を達成す
るものである。
るものである。
以下この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例であり、２０１は電源電圧
ＶＣａが与えられる電源ラインであり、２０２は接地電
位となる接地ラインである。トランジスタＱ Ｊ ｅ
Ｑ ２ ｐ Ｑ ３およびＱＪＯのペースには、基準電
圧（Ｖｒｅｆ ＝” Ｖｃｃ ）が与えられる。一方８
Ｗ１は、モード切換スイッチであ■ す、電圧（Ｖ、。）の端子（ＳＡ）、Ｔｖｃｃの端子（
ＳＢ）、電圧零の端子（ＳＣ）の何れか１つを選択し、
可動端子（ＳＯ）、抵抗２１．端子２２を介してその出
力をトランジスタＱ５．ＱＢの共通ペースに与えること
ができる。
ＶＣａが与えられる電源ラインであり、２０２は接地電
位となる接地ラインである。トランジスタＱ Ｊ ｅ
Ｑ ２ ｐ Ｑ ３およびＱＪＯのペースには、基準電
圧（Ｖｒｅｆ ＝” Ｖｃｃ ）が与えられる。一方８
Ｗ１は、モード切換スイッチであ■ す、電圧（Ｖ、。）の端子（ＳＡ）、Ｔｖｃｃの端子（
ＳＢ）、電圧零の端子（ＳＣ）の何れか１つを選択し、
可動端子（ＳＯ）、抵抗２１．端子２２を介してその出
力をトランジスタＱ５．ＱＢの共通ペースに与えること
ができる。
トランジスタＱ 、？ ｌ Ｑ ５は、エミ、り間にオ
フセットを有し、た差動増幅器であり、トランジスタＱ
５のエミッタにはダイオードＱ４が直列接続される。ト
ランジスタＱ３のエミッタ及びダイオードＱ４のアノー
ドは共通に定電流源２３を介して電源ライン２ｏｚＫ接
続される。トランジスタＱ３のコレクタは、ダイオ−Ｐ
Ｑ１ノ。
フセットを有し、た差動増幅器であり、トランジスタＱ
５のエミッタにはダイオードＱ４が直列接続される。ト
ランジスタＱ３のエミッタ及びダイオードＱ４のアノー
ドは共通に定電流源２３を介して電源ライン２ｏｚＫ接
続される。トランジスタＱ３のコレクタは、ダイオ−Ｐ
Ｑ１ノ。
Ｑｌ２を直列に介して接地ライン２０２に接続され、ト
ランジスタＱ５のコレクタは、ダイオードＱ１３．Ｑ１
４ｆ直列に介して接地ライン２０２に接続されている。
ランジスタＱ５のコレクタは、ダイオードＱ１３．Ｑ１
４ｆ直列に介して接地ライン２０２に接続されている。
そして、ダイオードＱ１３とＱｌ４の接続点には、トラ
ンジスタＱ１５のペースが接続され、このトランジスタ
Ｑ１５のエミッタは、接地ライン２０２に接続されカレ
ントミラー回路２６を形成している。
ンジスタＱ１５のペースが接続され、このトランジスタ
Ｑ１５のエミッタは、接地ライン２０２に接続されカレ
ントミラー回路２６を形成している。
一方、トランジスタＱ８ 、Ｑｌ Ｏも、エミッタ間に
オフセットを有した差動増幅器であり、トランジスタＱ
ＩＯのエミッタにはダイオードＱ９が直列接続されてい
る。トランジスタＱ８のエミッタ、ダイオードＱ９のア
ノードは共通に定電流源２４を介して電源ライン２０ノ
に接遥売される。トランジスタＱ８のコレクタは、ダイ
オードＱＪ６．Ｑｊ７を直列に介して接地ライン２０２
に接続され、トランジスタＱＩＯのコレクタも、ダイオ
ードＱ１ｙ、Ｑ２０’を介して接地ライン２０２に接続
される。そして、ダイオードＱ１９．Ｑ２０の接続点に
は、トラン・ノスタＱ１８のペースか接続され、そのエ
ミッタは接地ライン２０２に接続されカレントミラー回
路２７を形成している。
オフセットを有した差動増幅器であり、トランジスタＱ
ＩＯのエミッタにはダイオードＱ９が直列接続されてい
る。トランジスタＱ８のエミッタ、ダイオードＱ９のア
ノードは共通に定電流源２４を介して電源ライン２０ノ
に接遥売される。トランジスタＱ８のコレクタは、ダイ
オードＱＪ６．Ｑｊ７を直列に介して接地ライン２０２
に接続され、トランジスタＱＩＯのコレクタも、ダイオ
ードＱ１ｙ、Ｑ２０’を介して接地ライン２０２に接続
される。そして、ダイオードＱ１９．Ｑ２０の接続点に
は、トラン・ノスタＱ１８のペースか接続され、そのエ
ミッタは接地ライン２０２に接続されカレントミラー回
路２７を形成している。
次に、トランジスタＱ ８ｐ Ｑ １０のコレクタ釦は
トランジスタＱ２２．Ｑ２１のペースが接続され、この
トランジスタＱ ２１ Ｆ Ｑ ２２のエミッタは、ト
ランジスタＱ２３のコレクタに共通接続されている。こ
のトランジスタＱ２３のエミッタは、接地ライン２０２
に接続され、ペースは前記ダイオードＱｌｌ、Ｑ１２の
接続点に接続されて、前記ダイオードＱ１２とカレント
ミラー回路２５を構成している。なお、前記トランジス
タＱ２１のコレクタは、電源ライン２０ノに接続されて
いる。
トランジスタＱ２２．Ｑ２１のペースが接続され、この
トランジスタＱ ２１ Ｆ Ｑ ２２のエミッタは、ト
ランジスタＱ２３のコレクタに共通接続されている。こ
のトランジスタＱ２３のエミッタは、接地ライン２０２
に接続され、ペースは前記ダイオードＱｌｌ、Ｑ１２の
接続点に接続されて、前記ダイオードＱ１２とカレント
ミラー回路２５を構成している。なお、前記トランジス
タＱ２１のコレクタは、電源ライン２０ノに接続されて
いる。
この発明の一実施例は上記の如く構成される。
次に、上記の回路の動作を説明する。
まず、上記の回路構成によると、トランジスタＱ３．Ｑ
５、）／’ンジスタＱ８ｔＱｙ、トランジスタＱ２１．
Ｑ２２．Ｑ２３等をオンオフ制御することによシ、トラ
ンジスタＱ１ｇのコレクタには出力部ｆＬ（ト）（Ａモ
ード）、トランジスタＱ２２のコレクタには出力電流（
Ｂ） （Ｂモード）、トランジスタＱＪ５のコレクタに
は出力電流（Ｃ） （Ｃモード）を任意°に得ることが
できる。
５、）／’ンジスタＱ８ｔＱｙ、トランジスタＱ２１．
Ｑ２２．Ｑ２３等をオンオフ制御することによシ、トラ
ンジスタＱ１ｇのコレクタには出力部ｆＬ（ト）（Ａモ
ード）、トランジスタＱ２２のコレクタには出力電流（
Ｂ） （Ｂモード）、トランジスタＱＪ５のコレクタに
は出力電流（Ｃ） （Ｃモード）を任意°に得ることが
できる。
この場合本回路によると、上記トランジスタを飽和状態
にすることなく動作させることができ、集積回路化した
ときの寄生容量の発生防止に極めて有効である。以下、
各モードにおけるトラン・クスタの動作状態について説
明する。
にすることなく動作させることができ、集積回路化した
ときの寄生容量の発生防止に極めて有効である。以下、
各モードにおけるトラン・クスタの動作状態について説
明する。
■Ａモード
このときは、スイッチ８Ｗ１は、端子ＳＡ。
８０間が導通状態とされる。これによって、オンする素
子は、トランジスタＱ３、ダイオードＱ １１ ｒ Ｑ
１２、トランジスタＱＩＯ、ダイオードＱ１９．Ｑ２
０である。従って、トランジスタＱ１Ｂがオンし、出力
電流（４）が得られる。
子は、トランジスタＱ３、ダイオードＱ １１ ｒ Ｑ
１２、トランジスタＱＩＯ、ダイオードＱ１９．Ｑ２
０である。従って、トランジスタＱ１Ｂがオンし、出力
電流（４）が得られる。
一方、カレントミラー回路２５によシ、トランジスタＱ
２３もオンし、このときは、トランジスタＱ２１がオン
する。よって、出力電流囚のみを得ることができる。
２３もオンし、このときは、トランジスタＱ２１がオン
する。よって、出力電流囚のみを得ることができる。
■Ｂモード
このときは、スイッチＳ Ｗ Ｊは、端子ＳＢ。
８０間が導通状態とされる。これによってオンする素子
は、トランジスタＱ３、ダイオードＱｌｌ、Ｑｌ；！、
トランジスタＱ８、ダイオードＱＪ ６ 、 ＱＪ ７
、トランジスタＱ ２３ 、 Ｑ２２である。従って、
トランジスタＱ２２のコレクタから出力電流（Ｂ）のみ
を得ることができる。ここで、トランジスタＱ２３は、
Ａモードと、Ｂモードの何れに切換ってもオンしており
、つまり（ＡｎＢ）モードをとることができる。従って
、このトランジスタＱ２３は、飽和状態になることなく
、動作する。しかも、トランジスタＱ２３のｖｃつ（エ
ミッタコレクタ間電位）は、電源電圧の変動を受けるこ
とはない。
は、トランジスタＱ３、ダイオードＱｌｌ、Ｑｌ；！、
トランジスタＱ８、ダイオードＱＪ ６ 、 ＱＪ ７
、トランジスタＱ ２３ 、 Ｑ２２である。従って、
トランジスタＱ２２のコレクタから出力電流（Ｂ）のみ
を得ることができる。ここで、トランジスタＱ２３は、
Ａモードと、Ｂモードの何れに切換ってもオンしており
、つまり（ＡｎＢ）モードをとることができる。従って
、このトランジスタＱ２３は、飽和状態になることなく
、動作する。しかも、トランジスタＱ２３のｖｃつ（エ
ミッタコレクタ間電位）は、電源電圧の変動を受けるこ
とはない。
■Ｃモード
このときは、スイッチＳＷＪは、端子ＳＣ。
８０間が導通状態とされる。これによってオンする素子
は、トランジスタＱ５、ダイオードＱ１３．Ｑ１４、ト
ランジスタＱ１５、トランジスタＱ８、ダイオードＱＪ
６．Ｑ７７である。
は、トランジスタＱ５、ダイオードＱ１３．Ｑ１４、ト
ランジスタＱ１５、トランジスタＱ８、ダイオードＱＪ
６．Ｑ７７である。
また、このときは、トランジスタＱ２２のペースにダイ
オードＱＪ６．ＱＪ７によるバイアスが与えられるが、
このときはトランジスタＱ２３がオフであるので出力電
流はあられれない◎本口路は上記の如く動作する。トラ
ンジスタＱ７．Ｑ２、ダイオードＱ６ｅＱ７は、リミ。
オードＱＪ６．ＱＪ７によるバイアスが与えられるが、
このときはトランジスタＱ２３がオフであるので出力電
流はあられれない◎本口路は上記の如く動作する。トラ
ンジスタＱ７．Ｑ２、ダイオードＱ６ｅＱ７は、リミ。
夕回路を構成しておシ、トランジスタＱ３．Ｑ５゜ＱＢ
＄ Ｑｌ Ｏが飽和状態に入らないようにしている。
＄ Ｑｌ Ｏが飽和状態に入らないようにしている。
第２図は、トランジスタＱ３ｅＱ５ｅＱＢＩＱＩＯの動
作レベルを示す説明図であり、第１図のＰ点の電位が切
換わりたときの動作状態を示している。レベルｅ１は、
トランジスタＱ１、ダイオードＱ６によるリミッタ動作
が得られるところであり、また、レベルｅ２は、トラン
ジスタＱ２、ダイオードＱ７によるリミッタ動作が得ら
れるところである。これによって、各トランジスタＱ３
．Ｑ５．ＱＢ、Ｑ１０は飽和状態に入ることなく動作で
きる。また、図示のレベル領域ＭＡ、ＭＢ、ＭＣは、そ
れぞれ完全Ａモード、Ｂモード、Ｃモードを示している
。
作レベルを示す説明図であり、第１図のＰ点の電位が切
換わりたときの動作状態を示している。レベルｅ１は、
トランジスタＱ１、ダイオードＱ６によるリミッタ動作
が得られるところであり、また、レベルｅ２は、トラン
ジスタＱ２、ダイオードＱ７によるリミッタ動作が得ら
れるところである。これによって、各トランジスタＱ３
．Ｑ５．ＱＢ、Ｑ１０は飽和状態に入ることなく動作で
きる。また、図示のレベル領域ＭＡ、ＭＢ、ＭＣは、そ
れぞれ完全Ａモード、Ｂモード、Ｃモードを示している
。
各モードのＰ点でのスレッシュホールドレベルは、
（ｖＢＦ＋；トランジスタＱ１及
びダイオードＱ２の
ｖ０＝ｖＦ）
（ＶＢＩ ； ）ランジスタＱ２及
びダイオードＱ７の
ｖＩｌｌ＝ｖＦ ）
上記した本発明の回路によると、１つのスイッチＳＷＩ
を切換えることによって、トランジスタＱ１Ｂ、Ｑ２２
．Ｑ１５のコレクタにそれぞれ、各モードに対応した出
力電流（Ａ） ｅ （Ｂ） ｔ （ｃ）を得るととがで
きる。さらに、図示ＰＩの出力部からは、Ａモード、Ｂ
モードの何れであっても出力を得ることができ、つまり
（ＡｎＢ）出力を得ることができる。さらに、図示Ｐ２
の出力部からは、Ｂモード、Ｃモードの何れ°であって
も、（ＢＩＴＩＣ）出力を得ることができる。また、Ｃ
モード時の出力を別途必要とする場合は、カレントミラ
ー回路２６からではなく、図示Ｐ３の出力部からと９だ
してもよい。さらにまた、（ＢｎＣ）出力は、図示Ｐ４
の出力部からとりだすこともできる。
を切換えることによって、トランジスタＱ１Ｂ、Ｑ２２
．Ｑ１５のコレクタにそれぞれ、各モードに対応した出
力電流（Ａ） ｅ （Ｂ） ｔ （ｃ）を得るととがで
きる。さらに、図示ＰＩの出力部からは、Ａモード、Ｂ
モードの何れであっても出力を得ることができ、つまり
（ＡｎＢ）出力を得ることができる。さらに、図示Ｐ２
の出力部からは、Ｂモード、Ｃモードの何れ°であって
も、（ＢＩＴＩＣ）出力を得ることができる。また、Ｃ
モード時の出力を別途必要とする場合は、カレントミラ
ー回路２６からではなく、図示Ｐ３の出力部からと９だ
してもよい。さらにまた、（ＢｎＣ）出力は、図示Ｐ４
の出力部からとりだすこともできる。
上記の実施例において、トランジスタＱＪ。
Ｑ５による差動増幅器、及びトランジスタＱＢ。
ＱＩＯによる差動増幅器にそれぞれオフセットを与える
素子としては、ダイオードＱ４＃Ｑ９を利用している。
素子としては、ダイオードＱ４＃Ｑ９を利用している。
しかし、オフセットを与える手段としては、これに限ら
ず、第３図（ａ） ＃ （ｂ） 。
ず、第３図（ａ） ＃ （ｂ） 。
（ｃ）に示すような回路であってもよい。即ち、同図（
、）は、定電流源３ｚ、３３及び抵抗３２を利用した例
である。また、同図（ｂ）は、トランジスタＱ４０を利
用した例、同図（Ｃ）は、電流増幅率（Ａをβ：８：ｎ
に設定したトランジスタＱ４１を利用した例である。な
お、その他、ダイオードＱ ４１ Ｑ ９に相当する部
分は、抵抗であってもよい。
、）は、定電流源３ｚ、３３及び抵抗３２を利用した例
である。また、同図（ｂ）は、トランジスタＱ４０を利
用した例、同図（Ｃ）は、電流増幅率（Ａをβ：８：ｎ
に設定したトランジスタＱ４１を利用した例である。な
お、その他、ダイオードＱ ４１ Ｑ ９に相当する部
分は、抵抗であってもよい。
更に、第４図（ａ） ｅ ＜ｂ）は、それぞれ、モード
Ｂにおける出力を、さらに、カレントミラー回路を利用
してとりだす場合の回路例である。同図（ａ） ＃ （
ｂ）の違いは、トランジスタＱ４２．Ｑ４３のカレント
ミラー回路において、同図（ｂ）の回路は、抵抗３５．
３６を有する点である。出力電流は、トランジスタＱ４
３のコレクタから得ることができる。
Ｂにおける出力を、さらに、カレントミラー回路を利用
してとりだす場合の回路例である。同図（ａ） ＃ （
ｂ）の違いは、トランジスタＱ４２．Ｑ４３のカレント
ミラー回路において、同図（ｂ）の回路は、抵抗３５．
３６を有する点である。出力電流は、トランジスタＱ４
３のコレクタから得ることができる。
次に、トランジスタＱ ３ ＃ Ｑ ５による差動増幅
器、トランジスタＱＢ、ＱＩＯによる差動増幅器は、そ
れぞれオフセットを有するとしたが、その特性の設定方
法圧ついて説明する。
器、トランジスタＱＢ、ＱＩＯによる差動増幅器は、そ
れぞれオフセットを有するとしたが、その特性の設定方
法圧ついて説明する。
第５図は、対称的に一対のトランジスタＱ５ノ。
Ｑ５２からなる差動増幅器である。この差動増幅器にお
いては、次式が成り立つ・ ＶＯｄ＝１’。１”ｏ２””（Ｍｃｃ Ｉｃｌ・Ｒ，）
−（ＶｏｃｍＩ ｃ２・Ｒｏ）上記の■、■、■式より
、差動入力電圧町ｄ対コレクタ電流工。の特性は、第６
図の実線で示すようになり、また、差動入力電圧τｉｄ
対差動出力電圧Ｖ。ｄの特性は、第８図に実線で示すよ
うな特性となる。これらの特性から、差動増幅器の２つ
の入力の電圧差が約６ Ｖ、中１５６ ｍＶ（ＶＴ ＝
２６ ｍｖＳ熱電圧）になれば、この差動増幅器は完全
にスイッチングする。
いては、次式が成り立つ・ ＶＯｄ＝１’。１”ｏ２””（Ｍｃｃ Ｉｃｌ・Ｒ，）
−（ＶｏｃｍＩ ｃ２・Ｒｏ）上記の■、■、■式より
、差動入力電圧町ｄ対コレクタ電流工。の特性は、第６
図の実線で示すようになり、また、差動入力電圧τｉｄ
対差動出力電圧Ｖ。ｄの特性は、第８図に実線で示すよ
うな特性となる。これらの特性から、差動増幅器の２つ
の入力の電圧差が約６ Ｖ、中１５６ ｍＶ（ＶＴ ＝
２６ ｍｖＳ熱電圧）になれば、この差動増幅器は完全
にスイッチングする。
次に第７図に示すように、トランジスタＱ５１゜Ｑ５２
のエミツタ面積比が１：ｍの場合、上記■式と０式を求
めると次の様になる。
のエミツタ面積比が１：ｍの場合、上記■式と０式を求
めると次の様になる。
トランジスｌｌ Ｑ ６ Ｊ （７）ＶＩＩＩＣ＝Ｖ、
、、 、）ランジスタＱ８２のＶ。＝Ｖ□２とすると
、（但し、ｌｌｌはトランジスタの飽和電流）（ｊｌは
、町ｄが印加されたときのトランジスタＱ５Ｊに流れる
電流の変化量） ■、■式を０式に代入すると、 ■式よシｉ１を求めると、 ０式を■、■式に代入して、Ｉｅ、 、 ＩＣ２を求め
ると、 ｌ５ｔ＝＝”＋７゜ 同様にして ＩＯ・ Ｉｃ２＝−−＄１ ここで、■′、■′式のｍをｍ ＝ ａｘｐｔｎｍ と
おくと、０１式より、 ■′式より、 又、ｖａｄ＝■。１−ｖｏ２ ＝（Ｖｃｃ ＩｃＩ Ｒｅ）−（ｆｃｃ Ｉｃ２Ｒｃ）
＝（Ｉｃ２ Ｉｅｌ）Ｒｅであるから、となる。
、、 、）ランジスタＱ８２のＶ。＝Ｖ□２とすると
、（但し、ｌｌｌはトランジスタの飽和電流）（ｊｌは
、町ｄが印加されたときのトランジスタＱ５Ｊに流れる
電流の変化量） ■、■式を０式に代入すると、 ■式よシｉ１を求めると、 ０式を■、■式に代入して、Ｉｅ、 、 ＩＣ２を求め
ると、 ｌ５ｔ＝＝”＋７゜ 同様にして ＩＯ・ Ｉｃ２＝−−＄１ ここで、■′、■′式のｍをｍ ＝ ａｘｐｔｎｍ と
おくと、０１式より、 ■′式より、 又、ｖａｄ＝■。１−ｖｏ２ ＝（Ｖｃｃ ＩｃＩ Ｒｅ）−（ｆｃｃ Ｉｃ２Ｒｃ）
＝（Ｉｃ２ Ｉｅｌ）Ｒｅであるから、となる。
■、■、■式、■“、■“、■“式を比較すると、■“
、■“、■“式が■、■、■式に比べて、ＶＴｔｎｍの
オフセラトラ持つことがわかる。第６図、第８図の破線
は、ｍ ＝ ４としたときの特性を示している。
、■“、■“式が■、■、■式に比べて、ＶＴｔｎｍの
オフセラトラ持つことがわかる。第６図、第８図の破線
は、ｍ ＝ ４としたときの特性を示している。
ここで、ＶＴｌ−ｎ ｍは、トランジスタＱ５１゜Ｑ５
２のＶＩＩＦ、の差である。
２のＶＩＩＦ、の差である。
同様なオフセットを持たせるには、第９図に示すように
、トランジスタＱ５１のエミッタにダイオードＤｌｌを
接続しても良い。つまシ、トランジスタＱ５ノ、Ｑ５２
のｖＢＫの差は、ダイオードＤｌｌ（Ｄ順方向電圧（■
Ｆ ＝ ”ｔ ）となる。ダイオードＤｌｌのＶ、、＝
０．７ Ｖとすれば、０．７中２７ｖＴであるから、
第９図で■。の値がまた、第９図の回路は、等測的に第
１０図に示すように考えることができるが、仮シに・第
９図の回路で第１０図の回路と同じ特性を得ようとする
と、エミッタ面積比１：ｎにおいて、ｎ＝４Ｘ１０
となるので、第９図の回路のようにダイオードを利用し
た方が集積回路としては有利である。
、トランジスタＱ５１のエミッタにダイオードＤｌｌを
接続しても良い。つまシ、トランジスタＱ５ノ、Ｑ５２
のｖＢＫの差は、ダイオードＤｌｌ（Ｄ順方向電圧（■
Ｆ ＝ ”ｔ ）となる。ダイオードＤｌｌのＶ、、＝
０．７ Ｖとすれば、０．７中２７ｖＴであるから、
第９図で■。の値がまた、第９図の回路は、等測的に第
１０図に示すように考えることができるが、仮シに・第
９図の回路で第１０図の回路と同じ特性を得ようとする
と、エミッタ面積比１：ｎにおいて、ｎ＝４Ｘ１０
となるので、第９図の回路のようにダイオードを利用し
た方が集積回路としては有利である。
上述した方法で、差動増幅器に初期バイアス（オフセッ
ト）を与えて、第１図で説明した動作を得ることができ
る。
ト）を与えて、第１図で説明した動作を得ることができ
る。
上記したように、本発明は差動増幅器の組み合わせ釦よ
って、各種のモードを独立して指示する電流出力を得る
とともに、複数のモードの組み合せ状態全指示する電流
出力も得ることができ、しか龜、そのモード切換えを１
つのスイッチの電圧切換えで得られ、広範囲のモード指
示回路として利用できる。さらに、トランジスタの動作
は、飽和状態にならず、集積回路化した場合寄生容量が
生じるのを押えることができる＠また、トランジスタＱ
２３をみれば、そのｖａｘが電源電圧の変動を受けずに
一定に保たれるので、アーリー効果の影響を受けること
がない。
って、各種のモードを独立して指示する電流出力を得る
とともに、複数のモードの組み合せ状態全指示する電流
出力も得ることができ、しか龜、そのモード切換えを１
つのスイッチの電圧切換えで得られ、広範囲のモード指
示回路として利用できる。さらに、トランジスタの動作
は、飽和状態にならず、集積回路化した場合寄生容量が
生じるのを押えることができる＠また、トランジスタＱ
２３をみれば、そのｖａｘが電源電圧の変動を受けずに
一定に保たれるので、アーリー効果の影響を受けること
がない。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の動作説明図１．第３図（、）・（ｂ） 、
（Ｃ）は、それぞれ第１図の回路の一部変形例を示す
回路図、第４図（ａ） 、 （ｂ）は、第１図の回路に
付属される回路例を示す図、第５図、第７図はそれぞれ
差動増幅器の例を示す構成説明図、第６図、第８図はそ
れぞれ差動増幅器の特性を示す特性説明図、第９図、第
１０図もそれぞれ差動増幅器の例を示す回路図、第１１
図は従来の電流変換回路を示す回路図、第１２図は第１
図の回路を集積化した場合の説明図である。 ｋＤ１〜ＡＤ、？・・・差動増幅器、ＳＷｌ・・・スイ
ン チ 、 Ｑ ノ 〜 Ｑ ３ 、 Ｑ
ｓ ｔ Ｑ ｇ ｒ Ｑ Ｊ ｏ ｅ
Ｑ１５゜ＱＪ８．Ｑ２Ｊ〜Ｑ２３・・・トランジス
タ１．Ｑ４゜Ｑ ６＋ Ｑ ７ ＊ Ｑ Ｊ １〜Ｑ１
４１Ｑ９＊Ｑ１６ｅ出願人代理人 弁理士 鈴 江 武
彦第２図 第４図 （ａ） （ｂ）
１図の回路の動作説明図１．第３図（、）・（ｂ） 、
（Ｃ）は、それぞれ第１図の回路の一部変形例を示す
回路図、第４図（ａ） 、 （ｂ）は、第１図の回路に
付属される回路例を示す図、第５図、第７図はそれぞれ
差動増幅器の例を示す構成説明図、第６図、第８図はそ
れぞれ差動増幅器の特性を示す特性説明図、第９図、第
１０図もそれぞれ差動増幅器の例を示す回路図、第１１
図は従来の電流変換回路を示す回路図、第１２図は第１
図の回路を集積化した場合の説明図である。 ｋＤ１〜ＡＤ、？・・・差動増幅器、ＳＷｌ・・・スイ
ン チ 、 Ｑ ノ 〜 Ｑ ３ 、 Ｑ
ｓ ｔ Ｑ ｇ ｒ Ｑ Ｊ ｏ ｅ
Ｑ１５゜ＱＪ８．Ｑ２Ｊ〜Ｑ２３・・・トランジス
タ１．Ｑ４゜Ｑ ６＋ Ｑ ７ ＊ Ｑ Ｊ １〜Ｑ１
４１Ｑ９＊Ｑ１６ｅ出願人代理人 弁理士 鈴 江 武
彦第２図 第４図 （ａ） （ｂ）
Claims (2)
- （１）第１、第２の入力部を有し、前記第２の入力部に
与えられる電圧が第１のレベルを越えている場合に第１
の出力部の電流がオン、第２の出力部の電流がオフ状態
となり、前記電圧が前記第１のレベル以下の場合に前記
第１の出力部の電流がオフ、前記第２の出力部の電流が
オン状態となる第１の差動増幅器と、 第３、第４の入力部を有し、この第３の入力部が前記第
２の入力部に共通接続され、前記電圧が前記第１のレベ
ルよりも大きい第２のレベルを越えている場合に第３の
出力部の電流がオフ、第４の出力部の電流がオン状態と
なり、前記電圧が前記第２のレベル以下の場合に前記第
３の出力部の電流がオン、第４の出力部の電流がオフ状
態となる第２の差動増幅器と、 前記第２の差動増幅器の第３、第４の出力部にそれぞれ
第６、第５の入力部が接続され、その定電流源は前記第
１の差動増幅器の前記第１の出力部の電流路とともにカ
レントミラー回路を形成し、第５、第６の出力部を有す
るも前記第５の出力部はダミー回路として電源に接続さ
れてなる第３の差動増幅器とを具備したことを特徴とす
る電流変換回路。 - （２）前記第１、第２、第３の差動増幅器は集積回路化
され、前記第２、第３の入力部が前記電圧の切換スイッ
チに外付ピンとして導出されたことを特徴とする特許請
求の範囲第１項記載の電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12850884A JPS617709A (ja) | 1984-06-22 | 1984-06-22 | 電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12850884A JPS617709A (ja) | 1984-06-22 | 1984-06-22 | 電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS617709A true JPS617709A (ja) | 1986-01-14 |
Family
ID=14986477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12850884A Pending JPS617709A (ja) | 1984-06-22 | 1984-06-22 | 電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617709A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4804904A (en) * | 1986-11-21 | 1989-02-14 | Sony Corporation | Voltage to current converters for use in an active filter and with a moise reduction circuit |
| JPH0294281A (ja) * | 1988-09-28 | 1990-04-05 | Yazaki Corp | 屋根融雪用面状発熱体 |
| JP2001298332A (ja) * | 2000-04-13 | 2001-10-26 | Nec Corp | 差動増幅回路 |
| US8137617B2 (en) | 2004-09-30 | 2012-03-20 | Arkray, Inc. | Thin film heater and analytical instrument |
-
1984
- 1984-06-22 JP JP12850884A patent/JPS617709A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4804904A (en) * | 1986-11-21 | 1989-02-14 | Sony Corporation | Voltage to current converters for use in an active filter and with a moise reduction circuit |
| JPH0294281A (ja) * | 1988-09-28 | 1990-04-05 | Yazaki Corp | 屋根融雪用面状発熱体 |
| JP2001298332A (ja) * | 2000-04-13 | 2001-10-26 | Nec Corp | 差動増幅回路 |
| US8137617B2 (en) | 2004-09-30 | 2012-03-20 | Arkray, Inc. | Thin film heater and analytical instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000484B1 (ko) | 레벨 변환회로 | |
| US3783307A (en) | Analog transmission gate | |
| KR0159092B1 (ko) | 전자비교기회로 | |
| US4667178A (en) | Digital to analog converter | |
| US4308496A (en) | Reference current source circuit | |
| US4191856A (en) | Analog multiplexer | |
| US4897595A (en) | Band-gap reference voltage circuit with feedback to reduce common mode voltage | |
| US4647841A (en) | Low voltage, high precision current source | |
| EP0472128B1 (en) | Constant-voltage generation circuit | |
| JPH0452645B2 (ja) | ||
| US4831579A (en) | Full adder circuit having an exclusive-OR circuit | |
| JP2008544714A (ja) | 低電圧ｖｃｃを供給される差動トランジスタ対電流スイッチ | |
| US4718035A (en) | Logic operation circuit having an exclusive-OR circuit | |
| US4217539A (en) | Stabilized current output circuit | |
| JPS617709A (ja) | 電流変換回路 | |
| US4475087A (en) | Voltage follower circuit | |
| US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
| EP0288697B1 (en) | Scaled voltage level translator circuit | |
| US4203043A (en) | Tristate changeover switching circuit | |
| US6074082A (en) | Single supply analog multiplier | |
| JPS59144219A (ja) | 集積化デイジタル−アナログ変換器 | |
| US6265909B1 (en) | Three-valued switching circuit | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| US5684414A (en) | Voltage level interface circuit with separate reference signal input and folded cascode structure | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit |