JPS6172473A - シエ−デイング補正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 弦Ｊしえ野一 本発明は原稿面を光走査することにより画情報を画素単
位で読み取るスキャナに係り、特にその読み取られた画
情報のシェーディング補正を行なわせる方式に関する６ 臓米亘亙 一般に、原稿面を光走査することにより画情報を画素貼
位で読み取るスキャナにあっては、その光学系における
光分布特性の不均一性またはＣＣＤなどからなるライン
イメージセンサにおける各素子の感度のバラツキなどに
起因してイメージセンサの出力レベルが変動するいわゆ
るシェーディングが生じてしまうため、その出力レベル
を一定にするべくシェーディング補正を行なわせる必要
がある。

従来、この種のシェーディング補正としては。

ラインイメージセンサに対応したメモリ容量をも゛った
記憶部と、そのイメージセンサのＡＤ変換出力と記憶部
に格納されているデータとを比較してそのうちの大きい
方の信号を出力させる比較部とを設けて、記憶部に比較
部からの比較結果にもとづいて副走査方向について各イ
メージセンサ素子とどの最大出力値を格納するようにし
、その記憶部の蓄積データをアドレスとして補正用ＲＯ
Ｍから補正信号を読み出して乗算器に与え、そこでイメ
ージセンサのＡＤ変換出力と所定の乗算処理をなすこと
によりシェーディング補正を行なわせるようにしている
（特開昭５９−２７６７５号公報参照）。

しかしこのようなシェーディング補正を行なわイ せるのでは、その精度を上げるためにはＡＤ変換器の分
解能すなわちビット数を増やす必要があるとともに１乗
算器の入力ビツト数によってその出力精度が決まるもの
となってしまっている。特に乗算器が必要であるために
高速での処理を行なわせることが困難なものとなってし
まっている。

ｌ蝮 本発明は以上の点を考慮してなされたもので、簡単な手
段をとることにより高速でのシェーディング補正を精度
良く行なわせることができるようにしたシェーディング
補正方式を提供するものである。

掴」乳 本発明ではその目的を達成するため、シェーディング情
報が格納される第１のメモリと、その第１のメモリから
読み出されるデータと補正対象の読取データとの組合せ
に応じたアドレスによってアクセスされる第２のメモリ
とを設け、第２のメモリには第１のメモリからの続出デ
ータに関連づけられて補正対象の読取データが補正され
た場合に相当するデータを予め格納し、その第２のメモ
リから読み出されたデータを補正データとするようにし
たものである。

以下、添付図面を参照して本発明の一実施例について詳
述する。

第２図はシェーディングを説明するためのラインイメー
ジセンサにおけるＮ個のＣＯＤからなる主走査方向の出
力レベル特性を示すもので、シェーディングには主とし
て、■スキャナにおけるレンズ、光源の形状と照度分布
などの光学的バラツキによるもの、■光源の経時劣化、
温度特性による光源劣化によるもの、■ＣＣＤの感度の
バラツキの３つの要因がある。第２図との関係では、Ａ
またはＢ特性の曲線は前記■の要因によるものであり、
Ａ特性とＢ特性との差は前記■の要因によるものであり
、また曲線の拡大した凹凸は前記■の要因によるもので
ある。ここで、ｎ−３、ｎ　−２、ｎ−１、ｎ、・・・
はＣＣＤの配列順を示している。

第１図は本発明によるシェーディング補正方式を具体的
に実施するための構成例を示すもので。

主走査方向にＣＧ’Ｄがライン状に配設されたラインイ
メージセンサｌから時系列的に読み出される出力信号ａ
をレベル増幅する増幅器２と、その必要レベルに増幅さ
れた信号すをデジタル信号Ｃに変換するＡＤ変換器３と
、そのＡＤ変換出力すなわち原稿の読取データＣに応じ
てピークホールドを行なってそのピークホールド信号ｆ
にしたがって増幅器２のゲイン調整を行なわせるピーク
ホールド回路４と、予め基準白色面を光走査することに
よって得られたシェーディング情報が書き込まれており
、読取データＣにしたがって所定のシェーディング情報
ｄが読み出されるＲＡＭ５と、予めシェーディング補正
データが格納されており、読取データＣとシェーディン
グ情報ｄとの組合せに応じて所定のシェーディング補正
データｅが読み出されるＲＯＭ６と、各部を所定のタイ
ミングをもって制御する制御部７とによって構成されて
いる。

このように構成されたものにあって、いま原稿の読取り
に先がけて例えば圧仮における基準白色面を光走査する
と第２図中Ａに示すような特性をもったシェーディング
情報が得られるのでそれをＲＡＭ５に書き込む。そして
副走査が進んで原稿の読取りが開始されるが、そのとき
の読取データＣを先のシェーディング情報で補正すると
きにＲＡＭ５から信号ｄとして読み出して使用する。ま
たその際、ピークホールド回路４はシェーディング情報
をＲＡＭ５に書き込む動作に先だってそれ以前の基準白
色面を光走査したときのピークレベルを検出し、そのレ
ベルを保持する。そのときのピークレベルに応じた出力
信号ｆにより増幅器２のゲインが調整され、シェーディ
ング中特に前記■の光学系のバラツキ分によるものを予
め粗い精度で補正するべく１例えばピーク検出時には第
２図中Ｂ特性に示すようなレベルにあってもそれが増幅
されたのちにはＡ特性に示すようなレベルになるように
ゲイン調整される。それによりＡＤ変換器３の入力レベ
ルが適正化され、変換精度が向上することになる。なお
、その光学系のバラツキＩ 分によるものを含めて精密なシェーディング補正は本発
明による本来のシェーディング補正によって行なわれる
ことになる。このようにしてＡＤ変換器３の入力レベル
の適正化が行なわれると、増幅器２のゲインはその状態
を保持するように固定され、以後シェーディング情報の
書込みおよび原稿の画情報の読取りがその状態で行なわ
れる。次いで、原稿の読取時にその読取データＣとＲＡ
Ｍ５から読み出されたシェーディング情報ｄとによって
ＲＯＭ６がアクセスされ、そのアドレスに応じて読取デ
ータＣとシェーディング情報ｄとの組合せに応じたシェ
ーディング補正データｅが適宜読み出される。以上各部
のシーケンスおよびタイミング制御、副走査の制御など
は制御部７から出される信号群ｔにしたがって適宜なさ
れることになる。

本発明によるシェーディング方式の要点をシーケンス的
に列挙すると、以下のようになる。

（１）イメージセンサ出力を増幅する増幅器のゲインを
初期値に設定したうえで基準白色面を光走査し、そのと
き得られるＡＤ変換出力のピーク値を検出する。

（２）少なくともその基準白色面の主走査を１回行なわ
せて、その得られたピーク値にしたがって増幅器のゲイ
ン調整を行なう。

（３）その後基準白色面を少なくとも１回以上主走査方
向に光走査してそのとき得られるシェーディング情報を
ＲＡＭに書き込む。

（４）原稿読取時の各主走査ごとにそれと同期してＲＡ
Ｍからシェーディング情報を読み出し、その読み出され
たシェーディング情報と原稿面の読取データとの組合せ
に応じてＲＯＭをアクセスしてシェーディング補正デー
タを得る６ 第３図は増幅器２およびピークホールド回路４の具体的
な構成例を示すもので、ここではデジタル論理構成によ
りピークを検出保持する方式をとるとともに、前述のよ
うに増幅器２のゲイン調整は粗い精度でよいのでＡＤ変
換出力６ビツトのうちの上位４ビツトの読取データをピ
ークホールド回路４に与えるようにしている。

このように構成されたものにあって、まずコンパレータ
４Ｉは新規入力信号Ｃとそれまでラッチ４３に保持して
いたピーク値Ｃｐとを比較し、その結果にしたがってセ
レクタ４２のＳ端子にセレクト信号を与える。セレクタ
４２はそれに応じて新規入力信号Ｃとそれまでのピーク
ホールド値Ｃｐとの何れかをセレクトしてラッチ４３に
送出する。このときのセレクト条件としては、ｃ　＞　
ｃ　ｐならば信号Ｃをセレクトし、Ｃ≦ｃｐならば信号
ｃｐをセレクトすることになる。それによりラッチ４３
は、新規入力信号Ｃがそれまでのピーク値ｃｐよりも大
きいときにはそれを更新保持していく。以上の動作を主
走査ごとに順次くり返して行なわせ、その主走査ごとに
検出されるピーク値がラッチ４３に逐次更新されながら
保持されていく。

次に主走査ごとに検出されたピーク値がラッチ４４に転
送され、そのラッチ出力が増幅器２にゲイン調整信号ｆ
として与えられる。なお、各ラッチ４３．４４における
クロックｔ１．ｔ３およびクリア信号ｔ２、ｔ４は制御
部７から与えられることになる。またゲイン調整信号ｆ
は増幅器２の入・力抵抗切換スイッチ（アナログスイッ
チ）ＳＷＩ〜ＳＷ４の各スイッチング信号となり、それ
ら各スイッチＳＷ１〜ＳＷ４のオン、オフ状態の組合せ
により演算増幅器２１の入力抵抗の切換えを行なわせる
。その際、ゲイン調整信号ｆは４ビツトなので１６通り
に入力抵抗値を変化させることができ、したがって演算
増幅器２１のゲインが１６段階に調整されることになる
。ここでは１６段階のゲインとして、に／１６−　Ｋ／
１５−　Ｋ／１４、・・・Ｋ／３、Ｋ／２、Ｋ／ｌとし
て設定される。このときゲインはに／ｆ　　（ｆは１６
レベル）の関係となる。

また第４図はＡＤ変換器３の一構成例を示すもので、こ
こでは増幅器２の出力信号すを６ビツトのデジタル信号
Ｃに変換するようにしている。いまリファレンス電圧を
Ｖｒ＋、Ｖｒ−としてアナログ、デジタルの性質を無視
して機能的に表現すると１ 、ａ　　　　　ｃ＝　（ｂ　　（Ｖｒ　））／　（帖′
刊−（Ｖ　ｒ　−）　）×６４　　　（レベル） となる。ただし、Ｃ≦Ｖｒ−のときｃ＝１．ｃ≧Ｖｒ＋
のときｃ＝６４（またはオーバフロー信号発生）である
６ また第４図で、アナログスイッチＳＷ５は制御部７から
の制御信号ｔ５にしたがってスイッチングされて、シェ
ーディング情報のＲＡＭ５への書込み期間中は制御信号
ｔ５によりリファレンス電圧Ｖｒ−がＶ２となり、その
他の期間中はリファレンス電圧Ｖｒ＋がＧＮＤに接続さ
れるようになっている。それは後述するように、シェー
ディング情報書込時の精度を上げる目的で行なうもので
ある。

さらに第５図にＲＡＭ５およびＲＯＭ６部分の具体的な
一構成例を示している。

この構成にあって、まずシェーディング情報のＲＡＭ５
への書込時には基準白色面を光走査したときのラインイ
メージセンサＩの画素ごとの出力信号に応じたデータＣ
がＲＡＭ本体５１のＤｉｎ端子に入力される。その際、
画素単位による各データ入力ごとに制御部７から与えら
れるアドレス制御信号ｔ６によりＲＡＭ本体５１のアド
レッシングが行なわれる。同時にそれと同期して書込信
号ｔ７がＲＡＭ本体５１のＷＥ端子に与えられ、それに
より主走査方向における各画素単位によるシェーディン
グ情報がＲＡＭ本体５１に書き込まれることになる０次
いで、原稿の読取時における主走査方向の画素単位によ
る各読取データＣがＲＯＭ６に与えられるとともに、そ
の画素クロックに同期してアドレス制御信号ｔ６により
ＲＡＭ本体５Ｉがアクセスされて先に暑き込まれたシェ
ーディング情報ｄが読み出されてラッチ５２に一時保持
される。そのラッチ５２は、それにクロックｔ８が与え
られ、ＲＡＭ本体５１およびＲＯＭ６にア′クセスタイ
ムの大きいものでも使用することができるように必要に
応じて設けられている。またこのラッチ５２を設ける場
合には、読取データＣとシェーディング情報ｄとの同期
をとるためにＲＡＭ本体５１におけるアクセスのタイミ
ングを制御するようにしている。

次に、原稿の読取データＣとＲＡＭ５から読み出された
シェーディング情報ｄとで予めそれら各データの種々の
組合せに応じたシェーディング補正値が格納されたＲＯ
Ｍ６がアドレッシングされ、それに応じてＲＯＭ６から
所定のシェーディング補正信号ｅが読み出される。ここ
では各データＣ１ｄともに６ビツト構成からなり、ＲＯ
Ｍ６のアドレスＡＯ〜Ａｌｌのなかで、読取データＣを
アドレスＡＯ−Ａ５に対応させ、シェーディング情報ｄ
をアドレスＡ６〜Ａｌｌに対応させるようにしている。

なおこの実施例では、２０００個のＣＯＤを主走査方向
に配設させたラインイメージセンサ１を使用し、ＲＡＭ
５に２に×６ビツトの容量をもったものを、またＲＯＭ
６に４ＫＸ６ビツトの容量をもったものをそれぞれ使用
している。

次にシェーディング情報ｄの精度について、第６図とと
もに以下説明する。

第６図は主走査方向の各画素１〜Ｎに対する濃度レベル
の特性を示している。

いま増幅器２のゲインが初期値に設定すなわち各スイッ
チＳＷＩ〜ＳＷ４が全てオフの状態になっているときに
はその増幅器２のゲインかに／１６で、その状態で基準
白色面を光走査したときの読取データをＢとする。その
読取データＢのピーク値をＢｐ、その最小値をＢｍとし
、例えばａｐ＝２７、Ｂｍ＝１８が得られたとする。す
なわち。

この場合には読取データＢが１８〜１７の１０レベルの
範囲にあることになる。第７図に、１０進数で表したレ
ベルを６ビツトおよび４ビツトの各バイナリによるデジ
タル値で表現したときの対照表を示している。第７図か
らＢｐ＝２７を６ビツトのデジタル値で表すとＢｐ＝０
１１０１０となり、またそのときのゲイン調整信号ｆは
そのピーク値ＢＰの上位４ビツトでｆ＝０１１０（レベ
ル７）となり、したがってそのときの増幅器２のゲイン
はに／７に調整される。

次いでシェーディング情報書込のための光走査を基準白
色面に対して行なったとき、増幅器２の入力信号ａのレ
ベルはゲイン調整のための光走査時と同じく第６図中の
Ｂ特性のようになる。厳密、柿 には、基準白色面の光反射率のムラや電気系のノイズな
どのために多少の差異が生ずることになる６しかして、
そのときの基準白色面の読取データＢに対してそれを増
幅する増幅器２のゲインかに／７に設定されているため
、そのときの増幅器２の出力信号すはＢＸＫ／７となる
。したがってＢｐ＝２７に対する増幅器出力Ｂｐ′は。

Ｂｐ’　＝ＢｐｘＫ／７＝２７に／７ となり、またＢｍ＝１５に対する増幅出力Ｂｍ’は、 Ｂｍ’　＝ＢｍＸＫ／７＝１８に／７ となる。Ｋの実際の値としてはに＝１６程度に設定すれ
ばよい６それは第３図の構成にあって、入力抵抗ＲＯ〜
Ｒ４および帰還抵抗Ｒｆの各位を適宜選定することによ
り達成される。またに＝１６程度に設定するのは、その
ゲイン調整により例えば第６図中のＢ特性がＡ特性のよ
うに補正（あるいは正規化と考えてもよい）される場合
に、Ｂ１１が最高のレベル６４または６４以下でそれに
近いレベルになるように意図するものである。例えば前
述のＢｐ’　、Ｂｍ’の各位では、 Ｂｐ／　＝２７に／７与６１．７ Ｂｍ’　　＝１８に／７：４１．１ となる。

したがって、増幅器２のゲインが初期値での第６図中の
Ｂ特性で示す入力信号Ｂのピークホールド値ＢＰによっ
てそのゲイン調整をなすことにより、以後図中Ｂ特性で
示す入力信号に対する増幅出力はＡ特性のように補正さ
れることになる。

なお第６図の場合に限らず１例えばＢ　ｐ＝４０の場合
には、Ｂｐ＝ｌＯ０１１１、ｆ＝１００　Ｌ（レベル１
０）となり、したがってこの場合にはＢｐ’　＝Ｂｐｘ
Ｋ／ｆ＝＝６４となるとともに、増幅器２のゲインかに
／ｆ＝１６／ｌｏに調整される。

このようにピークホールド値ＢＰに応じて増幅器２のゲ
インが調整され、その増幅出力Ｂｐ′は６４またはそれ
以下で６４に近いレベルに補正される。

しかして、第６図に示すように、Ｂ特性をもった入力信
号がＡ特性のように補正されることにより、レベルの分
解能が向上することになる。すなわち、Ｂ特性の場合に
はＢｐ−８ｍ＋１＝ｌＯレベル、Ａ特性の場合にはＢ　
ｐ　’　−Ｂ　ｍ　’　＋　１　＝　２２レベルとなり
、分解能が１０レベルから２２レベルに向上する。ただ
し、この場合における分解能はＡＤ変換器３において６
ビツトすなわち６４レベルにデジタル化したレベルで考
えている６次に、シェーディング情報書込時における分
解能の向上について以下説明する。

前述したようにＡＤ変換器３におけるリファレンス電圧
Ｖｒ＋、Ｖｒ−は、（Ｖｒ＋）＝Ｖｌ、（Ｖｒ−）＝Ｖ
２で設定される。Ｖｌは第６図に示す関係でＶ　２　＜
　Ｂ　ｍ　’　を満足する適当な値であり、ここでは光
源の劣化、光学系またはＣＣＤのバラツキなどによるシ
ェーディングが規定の範囲内のときに第６図中のＡ特性
におけるＢｍ’のとり得る最小値より小さい値に選ばれ
ており、ｖ２＝Ｖ１／２の関係になっている。すなわち
、第６図におけるｙ軸の関係からいえば、Ｖ１＝６４レ
ベル、Ｖ２＝３２レベルとなる。

−このＶｌ、ｖ２に対するＡＤ変換器３の出力レベルを
図示すると第６図中に示すＶｌ軸のようになる。すなわ
ち、ｙ軸での３２〜６４間にお番ブる３２レベル分を１
〜６４のレベルで表現したことになる。ここで、 ３／Ｉコ２ｙ−６４（３２＜ｙ≦６４）ｙｌ＝１（ｙ≦
３２） ｙｌ＝６４またはオーバフロー（ｙ＞６４）となる。

このように（Ｖｒ−）＝Ｖ２＝Ｖ１／２の関係にするこ
とにより、ｙ軸上での３２レベル分がｙ１軸上では６４
レベルになり、このことは分解能が２倍に向上したこと
を示している。別の観点がらみれば、同じ６ビツトでも
バイナリ表現すればｙ軸上では１０００００−１１１１
１１の３２レベル、ｙｔ軸上ではｏｏｏｏｏｏ〜１１１
１１１の６４レベルでＡ特性が表されることになり、ｙ
軸上では６ビツトの中で５ビツト分しか分解能に寄与し
ないのに対して、ｙｔ軸上では６ビツト分、４ を全て用いるでいることになる。

°いま例えば、第６図でＢｐ’　　（ｙ＝６１．７）を
ｙ１座標であられせば、 ＢＰ’　　（ｙｌ）＝２Ｘ６１．７−６４＝５９．４と
なり、また Ｂｍ’　　（ｙｌ）＝２Ｘ４１．１−６４＝１８．２と
なり、したがって Ｂｐ’　　（ｙｌ）−Ｂｍ’　　（ｙｌ）＋１：４２と
なる。

すなわち、第６図に示すＢ特性ではＢｐ−８ｍ＋１＝１
０レベルであったものが、Ａ特性に補正されることによ
りＢｐ’　−Ｂｍ’　＋１÷２ルベルに分解能が上がり
、さらにｙｌ軸によるＡＤ変換により４２レベルにまで
分解能が上がっている。

第６図に示すｙ２軸は、ｙｌ軸でのレベル１〜６４に相
当する分解能を得るべく、すなわちリファレンス電圧Ｖ
ｒ−をＧＮＤにおとしたままでＡＤ変換を行なせる際に
ｙＩ＃と同等の分解能を得るためにＡＤ変換器３の分解
能を１２８レベルすなわち７ビツトを要することを示し
ている。

さらに、仮に８特性をＡ特性に補正するような増幅器２
のゲイン調整を行なわず、Ｂ特性のままでシェーディン
グ情報の書込みを行なわせる際にｙｌ軸と同等の分解能
を得るためには、ｙ２＃の場合よりも多い例えば８ビツ
ト（２５６レベル）以上のレベルが必要となる。またそ
の際、ビット数を増した場合にＩＬＳＢ当りのＳＮ比が
劣化するという問題も生ずる。しかして本発明では、前
述のようにＡＤ変換器３のビット数を多くすることなく
高い分解能でシェーディング情報の取込みを行なわせる
ことができるようにしている。

このように、シェーディング情報書込時にＡＤ変換器３
におけるリファレンス電圧Ｖｒ−を制御することによっ
てその分解能を向上させることができるようになる。そ
の場合、（Ｖｒ−）＝Ｖ２＝Ｖ１／２の関係はシェーデ
ィング情報書込時のみであり、原稿の読取時にはＶｒ−
はＧＮＤに接続されることになる。

次に、原稿の読取時にその読取データＣとシェーディン
グ情報ｄとによりＲＯＭ６がアクセスされて所定のシェ
ーディング補正データｅが得られる過程について以下説
明する。

第５図において、原稿の読取データＣは６ビツトからな
っており、そのデータをＤＣとする。またシェーディン
グ情報ｄは６ビツトで第６図のｙｌ軸に対応しており、
そのデータをＤｙｌとする。

またそのデータＤｙｌに相当するｙ２軸上でのレベルを
ＤＶ２とする。さらにＤｃ＝（ｄｃ５．ｄｃ４、・・・
、ｄｃｏ）（ｄｃ５＝ＭｓＢ）、Ｄｙ１＝（ｄｙ５、ｄ
ｙ４、・・・−ｄｙｅ）（ｄｙ５＝ＭＳＢ）の各ビット
と、ＲＯＭ６におけるアドレスＡＯ〜Ａｌｌとの対応を
下記のようにする。

ｄ　ｃ　Ｏ＝　Ａ　０ ｄｅｌ＝ＡＬ ｄ　ｃ　５　＝　Ａ　５ ｄｙｏ＝Ａ７ ｉｙｌ＝Ａ７ ｄｙ５＝Ａ１１ この対応を以下アドレス（Ｄｙｌ、ＤＣ）と表現する。

またＲＯＭ６に格納されているシェーディング補正デー
タをＤｅとする。

以上において、アドレス（Ｄｙ　１．Ｄｃ）のＲＯＭ６
におけるデータＤｅは。

Ｄｅ＝　（ＤｃＸｌ　２８／Ｄｙ２）　　（ランク）な
る計算式によって計算した結果がＲＯＭ６に格納されて
いる。ここでデータＤｅは６ビツト構成とした。またア
ドレスとして与えられるデータＤＣは６ビツトであるが
、上記計算に使用するＤＣとしては６ビツトである必要
はない。さらにその計算式におけるＤｙ２および１２８
の数も何ビットで表現されるべきかの制約はない。すな
わちその計算式における各要素およびその計算結果は高
い精度９例えば８ビツト＋８ビツト＝１６ビツトの表現
というように、必要な精度またはビット数で計算し、そ
の結果のなかから上位６ビツトをデータＤｅとしてＲＯ
Ｍ６に格納するようにしている。その際７ビツト目以下
の下位ビットにあっでは、ある一定数以上では切り上げ
１未満は切り、Ｉｉ 捨てるようにしている。

例えば、第６図でＢＦ２をｙ２軸で表現すると、ｙ２＝
２７ により。

ＢＰ’　　（ｙ２）＝２Ｘ６Ｌ、７＝１２３．４となる
。

いまＢｐ′になる主走査方向の位置をＮＰとし、原稿の
読取時にそのＮＰの位置での読取データが例えばＤ　ｃ
　＝　３．８レベルであったとき、ＲＯＭ６のアドレス
とそのときの読出データＤｅを考えてみる。

まずＲＯＭ６のアドレス（Ｄ　ｙ　１　＋　Ｄ　ｃ　）
としては、 Ｄｙ１＝５９．４　（レベル）：Ｆ１１１０１ＯＤｃ＝
３８　（レベル）＝１００１０１となり、したがってア
ドレス１１１０１０１００１０１＝（ＥＣ５）Ｈとなる
、ここで（ＥＣ５）１．ｌは１６進表現である。

すなわち、ＮＰでＤｃ＝３８のときはＲＯＭ６における
アドレス（ＥＣ５）、がアクセスされる。

そのアドレス（ＥＣ５）Ｈに対応するＲＯＭ６の内容Ｄ
ａは。

Ｄ　ｅ　＝　Ｄ　ｃ　Ｘ　１２８　／　Ｄ　ｙ　２であ
り、かつＤｃ＝３８、Ｄｙ２＝１２３．４であるため。

Ｄｅ＝３８Ｘ１２８／１２３．４−：３９　（レベル）
＝１００１１０　（バイナリ６ビツト）となる。

逆ニイえば−ＲＯＭ６（７）７ドレス（ＥＣ５）Ｈに予
めデータ１００１１０を書き込んでおけばよい。

このように本発明によるシェーディング補正方式によれ
ば、第６図の関係にあってＢ特性がＡ特性になるように
増幅器２のゲインを設定することにより、またｙｔ軸の
導入によりシェーディング情報の分解能を有効に向上さ
せることができるようになり、さらにＲＯＭ６に格納す
るデータとしてそれを予め計算により求めた精度の高い
ものとすることができるために、ＡＤ変換３の分解能（
ビット数）が少なくても高精度によるシェーディング補
正を行なわせることができるようになる。

また本発明にあっては、前述したシェーディング補正方
式の実施に際して任意の濃度特性をもったシェーディン
グ補正データＤｅを得ることができるようになる。

以下、それにつき説明する。

第８図（ａ）、（ｂ）、（ｃ）は種々の濃度変換特性（
ガンマ特性）の例をそれぞれ示すもので、原稿の読取ら
れた入力濃度レベルに対する出力濃度レベルの対応を示
している。

いま原稿の読取データＤｃの関数をＦ　（Ｄｃ）とし、
ＲＯＭ６におけるアドレス（Ｄｙｌ、Ｄａ）の内容とし
て。

Ｄａ＝Ｆ　（Ｄａ）　ｘ　ｌ　２８／Ｄｙ　２とするこ
とを考えてみる。

ここでＦ　（Ｄｃ）＝Ｄｃであれば、そのときのＤａの
内容は前述したシェーディング補正時におけるＲＯＭ６
のデータ内容と同じであり、その場合における濃度特性
は第８図（ａ）に示すように直線状になる。その際、Ｆ
　（ＤＣ）＝ｋ　ｌ・ＤＣとすれば（ｋｌは定数）、同
図（ａ）の特性でに１は直線の傾きを与えることになる
。また、例えばＦ　（ＤＣ）＝ｋ　２　・ＤＣ”とすれ
ば（ｋ２は定数）、第８図（ｃ）に示す２乗形の濃度特
性を得ることができるようになる。すなわち、Ｆ　（Ｄ
ａ）なる関数に対して上式でＤｅを計算してその結果を
ＲＯＭ６に格納するようにすれば任意の濃度特性をもっ
たシェーディング補正データＤａが得ら九ることになる
。

いま、原稿のカラー画像の読取りを行なわせる場合につ
いて以下説明をする。

第９図はラインイメージセンサ１′における各ＣＣＤセ
ンサ部の配列を示しており、各センサ部は主走査方向に
Ｒ，Ｇ、Ｂの順に並んでいる。ここで、Ｒは赤色に、Ｇ
は緑色に、Ｂは青色にそれぞれ感度をもつセンサ部で、
このような各センサ部は例えばＣＯＤの受光面に各色フ
ィルタをそれぞれ配することにより得られる。これらＲ
−Ｇ。

Ｂの各センサ部の色フィルタを含む分光感度特性、４　
　　　　　は第１０図に示すようになる。

しかして原稿のカラー画像の読取りをなすスキャナ側に
各色の分光感度が異なる性質があり、またその読み取ら
れたデータにもとすいてカラー画像の記録を行なわせる
プリンタ側にあってもインクやトナーなどに各色に特有
の分光特性を有している。したがって、記録時に色再現
性を良くする観点からしてＲ，Ｇ、Ｂに分解された各色
のデータに対してそれぞれ異なるガンマ補正をそれぞれ
行なわせる必要がある。それは例えば第８図（ａ）にお
ける直線の傾きをＲ，Ｇ、Ｂごとに異ならせることであ
る。

第１１図はＲ，Ｇ、Ｂ各色のデータごとに処理するため
の具体的な構成例を示すもので、Ｒデータ分用（７）Ｒ
ＯＭ６１．Ｇデータ分用（７）ＲＯＭ６２゜Ｂデータ分
用のＲＯＭ６３および３進カウンタ８からなっている。

また３進カウンタ８は、制御部からのクロックｔ５をカ
ウントし、各ＲＯＭ６１〜６３にそれぞれチップセレク
ト信号３ｍ、３ｍ＋１．３ｍ＋２　　（ｍ＝０．１．２
−　・・−）　を発生し。

また制御部からのクリア信号ｔｌｏによりリセットされ
るようになっている。ここで、ＲＯＭ６１〜６３および
Ｄｃ、Ｄｙｌは第５図におけるものに対応している。

このように構成されたものにあって、いまラインイメー
ジセンサ１′の主走査方向における各センサ部の配列が
第９図に示すような場合、３進カウンタ８から出される
チップセレクト信号３ｍに応じてＪＭ稿の読取データＤ
ｃおよびシェーディング情報ｏｙｔの中からＲデータ分
のみがＲＯＭ６１にそれぞれ読み込まれ、同じくチップ
セレクト信号３ｍ＋１に応じて原稿の読取データＤａお
よびシェーディング情報ｏｙｔの中からＧデータ分のみ
がＲＯＭ６２にそれぞれ読み込まれ、チップセレクト信
号３ｍ＋２に応じて原稿の読取データＤＣおよびシェー
ディング情報Ｄｙ１の中からＢデータ分のみがＲＯＭ６
３にそれぞれ読み込まれることになる。

しかして各ＲＯＭ６１〜６３には、それぞれ特有のガン
マ補正特性を有する下記式にしたがう計算結果によるデ
ータを予め格納するようにしておけば、シェーディング
補正のみならず所定にガンマ補正された処理データＤ　
ｅ　　（Ｒ）　、　Ｄ　ｅ’　（Ｇ）、Ｄｅ　（Ｂ）が
それぞれ得られることになる。

Ｄｓ＝Ｆ　（ＤＣ）Ｘｋ／Ｄｙ　１　　（ｋは定数）な
お、原稿のカラー画像を色分解して読み取る際、前述の
ようにＲ，Ｇ、Ｂの順にセンサを配列させることなく、
その他に例えば主走査う゛インごとに赤色フィルタ、緑
色フィルタ、青色フィルタをそれぞれ介した３回のスキ
ャンをなして色分解するような手段をとることも可能で
、そのような場合には第１１図の３進カウンタ８の代わ
りに各色フィルタでのスキャンごとに各ＲＯＭ６１〜６
３を順次選択することができるような例えばデコーダな
どを設けるようにすればよい。

腹膜 以上、本発明によるシェーディング補正方式にあっては
、簡単な手段により高速でのシェーディング補正を精度
良く行なわせることができるとともに、何ら別処理によ
ることなくガンマ補正をも同時に行なわせることができ
るという優れた利点を有している。

【図面の簡単な説明】

第１図は本発明によるシェーディング補正方式を具体的
に実施するための構成例を示すブロック図、第２図はラ
インイメージセンサによる原稿の読取データにおけるシ
ェーディング状態を示す特性図、第３図は同実施例にお
ける増幅器およびピークホールド回路の具体的な構成例
を示す回路図、第４図は同実施例におけるＡＤ変換器の
具体的な構成例を示す回路図、第５図は同実施例におけ
るＲＡＭおよびＲＯＭの具体的な構成例を示す回路図、
第６図は同実施例におけるＡＤ変換出力の出力レベル状
態を示す特性図、第７図は１０進法で表したレベルを６
ビツトおよび４ビツトの各バイナリコードを表したとき
の対照表を示す表図、第８図（ａ）、（ｂ）、（ｃ）は
種々の濃度変換特性（ガンマ特性）の例をそれぞれ示す
特性図、第９図はラインイメージセンサにおける各セン
サ部の配列を示す図、第１Ｏ図はＲ，Ｇ、Ｂの各センイ サ部の色フィルタを含む分光感度特性を示す図。 第１１図はＲ，Ｇ、Ｂ各色のデータごとにシェーディン
グ補正およびガンマ補正を行なわせるための具体的な構
成例を示すブロック図である。

Claims (1)

1. 【特許請求の範囲】 １、シェーディング情報が格納される第１のメモリと、
   その第１のメモリから読み出されるデータと補正対象の
   読取データとの組合せに応じたアドレスによってアクセ
   スされる第２のメモリとを有し、第２のメモリには第１
   のメモリからの読出データに関連づけられて補正対象の
   読取データが補正された場合に相当するデータを予め格
   納し、その第２のメモリから読み出されたデータを補正
   データとするようにしたシェーディング補正方式。 ２、第１のメモリがＲＡＭであり、第２のメモリがＲＯ
   Ｍであることを特徴とする前記第１項の記載によるシェ
   ーディング補正方式。 ３、第１のメモリから読み出されるデータＤｓの関数Ｆ
   （Ｄｓ）と、補正対象の読取データＤｒの関数Ｆ（Ｄｒ
   ）とに対して、第２のメモリから読み出されるデータＤ
   ｏが、 Ｄｏ＝Ｋ・Ｆ（Ｄｒ）／Ｆ（Ｄｒ） （Ｋは定数）であることを特徴とする前記第１項または
   第２項の記載によるシェーディング補正方式。