JPS6169239A - 回線制御方式 - Google Patents
回線制御方式Info
- Publication number
- JPS6169239A JPS6169239A JP59190828A JP19082884A JPS6169239A JP S6169239 A JPS6169239 A JP S6169239A JP 59190828 A JP59190828 A JP 59190828A JP 19082884 A JP19082884 A JP 19082884A JP S6169239 A JPS6169239 A JP S6169239A
- Authority
- JP
- Japan
- Prior art keywords
- line
- circuit
- adapter
- processing
- adaptor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の通信速度の異なるデータ伝送回線を時
分割制御する回線制御方式に係り、特に上記複数の回線
から同時に処理要求が発生した場合、通信速度の早い回
線順に処理が実行できる回線制御方式に関する。
分割制御する回線制御方式に係り、特に上記複数の回線
から同時に処理要求が発生した場合、通信速度の早い回
線順に処理が実行できる回線制御方式に関する。
従来のデータ伝送回線は、単一の速度の回線である場合
が多かったが、最近のデータ通信内容の多様化に伴って
、各種の端末が接続されるようになり、ユーザ側から、
各回線のトラヒック条件によって、データ伝送速度を変
更したいと云う要求が出されるようになり、ハードウェ
アを変更しないで、上記回線の速度変更に対応できる回
線制御方式が待たれていた。
が多かったが、最近のデータ通信内容の多様化に伴って
、各種の端末が接続されるようになり、ユーザ側から、
各回線のトラヒック条件によって、データ伝送速度を変
更したいと云う要求が出されるようになり、ハードウェ
アを変更しないで、上記回線の速度変更に対応できる回
線制御方式が待たれていた。
又、上記回線速度の異なるデータ伝送回線を時分割で制
御を行う場合、従来においては、膨大なハードウェア量
を投入する必要があったが、最近の半導体技術の著しい
進歩に伴って、論理回路素子の集積度が向上するに従い
、論理回路素子の増加は問題とならなくなってきた為、
ハードウェアを投入しても、上記回線速度の異なるデー
タ伝送回線に対して柔軟に対処できる回線制御方式が容
易に実現できるようになってきた。
御を行う場合、従来においては、膨大なハードウェア量
を投入する必要があったが、最近の半導体技術の著しい
進歩に伴って、論理回路素子の集積度が向上するに従い
、論理回路素子の増加は問題とならなくなってきた為、
ハードウェアを投入しても、上記回線速度の異なるデー
タ伝送回線に対して柔軟に対処できる回線制御方式が容
易に実現できるようになってきた。
（従来の技術〕
従来、通信速度のことなる複数のデータ伝送回線の処理
を行う場合、回線処理部は、各回線の通信速度に対応し
た回線走査機能を設け、上記デ−タテ送速度の異なる回
線が接続されている回線アダプタ部を走査する方式が使
用されていた。
を行う場合、回線処理部は、各回線の通信速度に対応し
た回線走査機能を設け、上記デ−タテ送速度の異なる回
線が接続されている回線アダプタ部を走査する方式が使
用されていた。
第２図は、上記従来の回線走査機能を設けて行う回線制
御方式をブロック図で示したもので、１はデータ伝送回
線、２は回線アダプタ部（＃０〜＃ｎ）１４は回線処理
部で、４１はスキャナ、４２は速度制御部、４３はアダ
プタ選択部、５はデータバスである。
御方式をブロック図で示したもので、１はデータ伝送回
線、２は回線アダプタ部（＃０〜＃ｎ）１４は回線処理
部で、４１はスキャナ、４２は速度制御部、４３はアダ
プタ選択部、５はデータバスである。
このような、従来方式においては、スキャナ４１におい
て、スキャンサイクル毎に、各回線アダプタ部（＃０〜
＃ｎ）２をスキャンする場合、速度制御部４２の制御の
基に、データ伝送速度の異なる回線アダプタ部（＃０〜
＃ｎ）２に対応して、スキャンサイクルの周期が変わる
ように、アダプタ選択部４３で回線アダプタ部（＃０〜
＃ｎ）２を選択するように制御される。
て、スキャンサイクル毎に、各回線アダプタ部（＃０〜
＃ｎ）２をスキャンする場合、速度制御部４２の制御の
基に、データ伝送速度の異なる回線アダプタ部（＃０〜
＃ｎ）２に対応して、スキャンサイクルの周期が変わる
ように、アダプタ選択部４３で回線アダプタ部（＃０〜
＃ｎ）２を選択するように制御される。
例えば、高速回線に対しては、各スキャンサイクル毎に
、当該回線が選択されるように制御され、ｌ
低速回線に対しては、１／Ｈのスキャンサイクルで、
当該回線が選択されるように制御されることにより、ス
キャナ４１での走査速度は同じであっても、回線アダプ
タ部（＃０〜＃ｎ）２の各々に対しては、各回線１の速
度に対応した周期で走査が行われる所に特徴がある。
、当該回線が選択されるように制御され、ｌ
低速回線に対しては、１／Ｈのスキャンサイクルで、
当該回線が選択されるように制御されることにより、ス
キャナ４１での走査速度は同じであっても、回線アダプ
タ部（＃０〜＃ｎ）２の各々に対しては、各回線１の速
度に対応した周期で走査が行われる所に特徴がある。
上記の方法で選択された回線アダプタ部（＃ｉ）２にお
いては、その時データ伝送要求があると、同じスキャン
サイクルにおいて、該要求を回線処理部４に返送し、回
線処理部４が当該処理要求を受は付けると、以後そのス
キャンサイクルにおいて上記データバス５を通してデー
タ伝送が行われるように制御される。
いては、その時データ伝送要求があると、同じスキャン
サイクルにおいて、該要求を回線処理部４に返送し、回
線処理部４が当該処理要求を受は付けると、以後そのス
キャンサイクルにおいて上記データバス５を通してデー
タ伝送が行われるように制御される。
上記の説明から明らかなように、従来方式においては、
速度制御部４２とアダプタ選択部４３において、各回線
アダプタ部（Ｉｔ）２に接続されている回線１のデータ
伝送速度に対応した周期のスキャンサイクルで、回線ア
ダプタ部（ｔｌ ｉ） ２を選択して走査するように制
御するので、上記選択制御手段が固定されると、当該回
線アダプタ部（＃ｉ）２の実装位置を通信速度を考慮し
て、固定的に割り当てる必要があった。又、運用途中に
おいて、当該回線アダプタ部（＃ｉ）２に接続される回
線ｌの通信速度を変更する場合には、その回線アダプタ
部（＃ｉ）２の収容位置を変更する必要がある等の問題
があった。
速度制御部４２とアダプタ選択部４３において、各回線
アダプタ部（Ｉｔ）２に接続されている回線１のデータ
伝送速度に対応した周期のスキャンサイクルで、回線ア
ダプタ部（ｔｌ ｉ） ２を選択して走査するように制
御するので、上記選択制御手段が固定されると、当該回
線アダプタ部（＃ｉ）２の実装位置を通信速度を考慮し
て、固定的に割り当てる必要があった。又、運用途中に
おいて、当該回線アダプタ部（＃ｉ）２に接続される回
線ｌの通信速度を変更する場合には、その回線アダプタ
部（＃ｉ）２の収容位置を変更する必要がある等の問題
があった。
本発明は上記従来の欠点に鑑み、回線アダプタ部（＃０
〜＃ｎ）２側からの処理要求と、該アダプタが収容され
ている実装位置を示す回線番号を、回線処理部４に通知
する手段を設けることにより、回線処理部４における回
線走査機構を不要にすると同時に、通信速度に関係なく
、順に各回線アダプタ部を収容することができる方法を
提供することを目的とするものである。
〜＃ｎ）２側からの処理要求と、該アダプタが収容され
ている実装位置を示す回線番号を、回線処理部４に通知
する手段を設けることにより、回線処理部４における回
線走査機構を不要にすると同時に、通信速度に関係なく
、順に各回線アダプタ部を収容することができる方法を
提供することを目的とするものである。
この目的は、回線アダプタ部からの処理要求信号と１回
線番号を、回線処理部が認識して、上記回線番号を収容
している回線アダプタ部との間でデータの授受を行う本
発明の回線制御方式によって達成される。
線番号を、回線処理部が認識して、上記回線番号を収容
している回線アダプタ部との間でデータの授受を行う本
発明の回線制御方式によって達成される。
□即ち、本発明によれば、回線処理部において、回線ア
ダプタ部（１０〜ｉｎ）からの処理が可能になった時、
データバスを用いて処理要求可のパルスを、一定周期で
全回線に送出することにより、その時点において処理要
求を保留している回線の内で最も通信速度の高い回線の
処理要求信号と、その回線番号が回線処理部に送出され
、該回線処理部がその処理要求と回線番号とを認識する
と、当該回線番号を全回線アダプタ部（＃０〜＃ｎ）に
送出することによって、各回線アダプタ部（＃０〜ｔｉ
ｎ）においては、自分の回線番号であることを検知して
、回線処理部との間に通信路を形成し、回線処理部の制
御のもとにデータ通信が行われるようにしたものである
ので、従来方式にみられるような回線処理部における回
線走査機構を不要にすると共に、通信速度に関係なく各
回線アダプタを収容しても、最も高速の回線が接続され
ている回線アダプタから処理されると云う効果がある。
ダプタ部（１０〜ｉｎ）からの処理が可能になった時、
データバスを用いて処理要求可のパルスを、一定周期で
全回線に送出することにより、その時点において処理要
求を保留している回線の内で最も通信速度の高い回線の
処理要求信号と、その回線番号が回線処理部に送出され
、該回線処理部がその処理要求と回線番号とを認識する
と、当該回線番号を全回線アダプタ部（＃０〜＃ｎ）に
送出することによって、各回線アダプタ部（＃０〜ｔｉ
ｎ）においては、自分の回線番号であることを検知して
、回線処理部との間に通信路を形成し、回線処理部の制
御のもとにデータ通信が行われるようにしたものである
ので、従来方式にみられるような回線処理部における回
線走査機構を不要にすると共に、通信速度に関係なく各
回線アダプタを収容しても、最も高速の回線が接続され
ている回線アダプタから処理されると云う効果がある。
以下本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例をブロック図で示した図であ
り、第２図と同じ記号は同じ対象物を示している。
り、第２図と同じ記号は同じ対象物を示している。
本図において、回線アダプタ２は１つのデータ伝送回線
１を収容し、ビット、又はキャラクタレベルの処理を処
理部９によって処理するアダプタであり、収容回線単位
に＃１〜＃ｎの順に装置に実装される。回線処理部４は
キャラクタ、又はブロックレベルの処理実行部であって
、通常回線アダプタ部（＃０〜＃ｎ）２からの通信速度
毎に設けた処理要求信号７八〜７Ｎ （Ａ −Ｎは通信
速度対応の処理要求信号であり、本実施例においては、
Ａ、 Ｂ、・−・、Ｎの順に通信速度が速いものとする
）の何れかがオンの場合、回線番号情報６で示す回線番
号によって、該通信回線の回線アダプタ部（＃０〜ｔｔ
ｎ） ２を認識し、情報ハス５を介して、該回線アダプ
タ部（１１０〜＃ｎ）２との間でデータの授受が行われ
る。
１を収容し、ビット、又はキャラクタレベルの処理を処
理部９によって処理するアダプタであり、収容回線単位
に＃１〜＃ｎの順に装置に実装される。回線処理部４は
キャラクタ、又はブロックレベルの処理実行部であって
、通常回線アダプタ部（＃０〜＃ｎ）２からの通信速度
毎に設けた処理要求信号７八〜７Ｎ （Ａ −Ｎは通信
速度対応の処理要求信号であり、本実施例においては、
Ａ、 Ｂ、・−・、Ｎの順に通信速度が速いものとする
）の何れかがオンの場合、回線番号情報６で示す回線番
号によって、該通信回線の回線アダプタ部（＃０〜ｔｔ
ｎ） ２を認識し、情報ハス５を介して、該回線アダプ
タ部（１１０〜＃ｎ）２との間でデータの授受が行われ
る。
本発明の場合においても、それぞれの回線アダ５．、
ブタ部（＃０〜＃ｎ）２は、従来技術と同じく
、その実装位置から回線番号を認識することとし、例え
ば回線アダプタ＃ｌは回線番号０（実装位置：Ｎｏ、０
）。
ブタ部（＃０〜＃ｎ）２は、従来技術と同じく
、その実装位置から回線番号を認識することとし、例え
ば回線アダプタ＃ｌは回線番号０（実装位置：Ｎｏ、０
）。
回線アダプタ＃２は回線番号１（実装位置、二Ｎ０．１
） 、−・・。
） 、−・・。
回線アダプタ＃ｎは回線番号ｎ−１（実装位置： ＮＯ
，ｎ−１）を認識して、自己の回線番号とする。
，ｎ−１）を認識して、自己の回線番号とする。
又、回線１を制御する為の通信速度は、予め回線処理部
４から情報バス５を介して、各回線アダプタ部（＃０〜
＃ｎ）２に送出され、通信速度記憶部７で、上記Ａ−Ｎ
の１つの通信速度を記憶し、処理部９は上記の通信速度
に従って、データ伝送回線１との間でデータの送受信を
行う。
４から情報バス５を介して、各回線アダプタ部（＃０〜
＃ｎ）２に送出され、通信速度記憶部７で、上記Ａ−Ｎ
の１つの通信速度を記憶し、処理部９は上記の通信速度
に従って、データ伝送回線１との間でデータの送受信を
行う。
回線アダプタ部（＃０〜＃ｎ）２で、処理要求が発生す
る毎に送出される回線番号情報６は、回線番号選択部３
を介したいもづる方式により、後位回線アダプタ２から
順に、前位回線アダプタ２に送られ、＃１の回線アダプ
タ２から回線処理部４に通知される。
る毎に送出される回線番号情報６は、回線番号選択部３
を介したいもづる方式により、後位回線アダプタ２から
順に、前位回線アダプタ２に送られ、＃１の回線アダプ
タ２から回線処理部４に通知される。
今、回線処理部４において、回線アダプタ部（＃０〜Ｉ
ｎ） ２からの処理が可能であると、情報バス５の一部
の信号線を使用して、処理要求可のパルスを一定周期で
全回線アダプタ部（＃０〜ｔｌｎ） ２に送出する。
ｎ） ２からの処理が可能であると、情報バス５の一部
の信号線を使用して、処理要求可のパルスを一定周期で
全回線アダプタ部（＃０〜ｔｌｎ） ２に送出する。
回線アダプタ部（＃０〜＃ｎ）２においては、上記パル
スを受信した時、処理部９で処理要求を保留していると
、信号線８を使用して、処理要求発生検出部１０を介し
て、当該回線１の通信速度に対応した処理要求７Ａ〜７
Ｎの内の１つの信号線をオンとして、回線処理部４に送
出する。又、この信号は他の回線アダプタ２でも検出可
能な方式となっている。
スを受信した時、処理部９で処理要求を保留していると
、信号線８を使用して、処理要求発生検出部１０を介し
て、当該回線１の通信速度に対応した処理要求７Ａ〜７
Ｎの内の１つの信号線をオンとして、回線処理部４に送
出する。又、この信号は他の回線アダプタ２でも検出可
能な方式となっている。
同時に、処理要求発生検出部１０は、他の回線アダプタ
２からの通信速度対応の処理要求信号７＾〜７Ｎを検出
して、自己の回線アダプタ２の通信速度より速い通信速
度の処理要求信号７＾〜７Ｎが発生していると、信号線
１１をオンとする。
２からの通信速度対応の処理要求信号７＾〜７Ｎを検出
して、自己の回線アダプタ２の通信速度より速い通信速
度の処理要求信号７＾〜７Ｎが発生していると、信号線
１１をオンとする。
回線番号選択部３は上記信号ｖＡ１１がオンであると、
後位の回線アダプタ２からの回線番号情報６を前位に、
オフであれば自己の回線番号を前位に転送するように動
作する。
後位の回線アダプタ２からの回線番号情報６を前位に、
オフであれば自己の回線番号を前位に転送するように動
作する。
従って、回線アダプタ部（＃０） ２の回線番号選択部
３から送出される回線番号情報６は、その時点において
最も高速の回線１が収容されている回線アダプタ部（＃
ｉ） ２からの回線番号を示していることになる。
３から送出される回線番号情報６は、その時点において
最も高速の回線１が収容されている回線アダプタ部（＃
ｉ） ２からの回線番号を示していることになる。
回線処理部４においては、前記処理要求可のパルスを送
出した後、一定時間後、処理要求信号７Δ〜７Ｎの何れ
かの信号がオンであれば、回線番号情報６によって伝え
られている回線番号によって処理すべき回線アダプタ２
を検知する。
出した後、一定時間後、処理要求信号７Δ〜７Ｎの何れ
かの信号がオンであれば、回線番号情報６によって伝え
られている回線番号によって処理すべき回線アダプタ２
を検知する。
次に、回線処理部４は情報バス５を介して、上記回線番
号を全回線アダプタ部（＃０〜＃ｎ）２に送出すると、
回線アダプタ部（＃０〜＃ｎ）２では、処理部９におい
て、この回線番号と、自己の回線番号との比較を行って
、−敗していれば回線処理部４との通信路を形成して、
回線処理部４の制御の基にデータ転送を行うように機能
する。
号を全回線アダプタ部（＃０〜＃ｎ）２に送出すると、
回線アダプタ部（＃０〜＃ｎ）２では、処理部９におい
て、この回線番号と、自己の回線番号との比較を行って
、−敗していれば回線処理部４との通信路を形成して、
回線処理部４の制御の基にデータ転送を行うように機能
する。
回線処理部４では、当該回線アダプタ２とのデータ転送
が完了すると、情報ハス５を介して、当該回線アダプタ
２に対して、処理完了を通知することにより、上記回線
アダプタ２は上記処理要求信号をオフにする。
が完了すると、情報ハス５を介して、当該回線アダプタ
２に対して、処理完了を通知することにより、上記回線
アダプタ２は上記処理要求信号をオフにする。
以上の動作を繰り返すことにより、回線処理部４は回線
アダプタ部（ｌＩＯ〜Ｉｎ） ２からの処理要求が１個
以上発生した場合、速い通信速度の回線ｌを収容してい
る回線アダプタ部順に、又同−の通信速度による回線ア
ダプタ２からの処理要求に対しては、若番の回線番号順
に処理を行うことができるように、回線番号選択部３に
おいて選択制御される。
アダプタ部（ｌＩＯ〜Ｉｎ） ２からの処理要求が１個
以上発生した場合、速い通信速度の回線ｌを収容してい
る回線アダプタ部順に、又同−の通信速度による回線ア
ダプタ２からの処理要求に対しては、若番の回線番号順
に処理を行うことができるように、回線番号選択部３に
おいて選択制御される。
このようにして、本発明においては、回線処理部４に回
線走査機能を持つことなく、且つ通信速度に対応する実
装方式をとる必要もなくなり、回線アダプタ＃１から順
に、各回線アダプタ＃ｉを収容することが可能となる。
線走査機能を持つことなく、且つ通信速度に対応する実
装方式をとる必要もなくなり、回線アダプタ＃１から順
に、各回線アダプタ＃ｉを収容することが可能となる。
又、通信速度を途中から変更しても、回線収容位置の変
更する必要はない。
更する必要はない。
以上、詳細に説明したように、本発明の回線制御方式は
、回線処理部において、回線アダプタ部−（＃０〜＃°
）から０処理が可能′。″・た時・データバスを用いて
処理要求可のパルスを、一定周期で全回線に送出するこ
とにより、その時点において処理要求を保留している回
線の内で最も通信速度 ′の高い回線の処理要求信
号と、その回線番号が回線処理部に送出され、該回線処
理部がその処理要求と回線番号とを認識すると、当該回
線番号を全回線アダプタ部（＃０〜＃ｎ）に送出するこ
とによって、各回線アダプタ部（＃０〜＃ｎ）において
は、自分の回線番号であることを検知して、回線処理部
との間に通信路を形成し、回線処理部の制御のもとにデ
ータ通信が行われるようにしたものであるので、従来方
式にみられるような回線処理部における回線走査機構を
不要にすると共に、通信速度に関係なく各回線を収容し
ても、最も高速の回線から処理されると云う効果がある
。
、回線処理部において、回線アダプタ部−（＃０〜＃°
）から０処理が可能′。″・た時・データバスを用いて
処理要求可のパルスを、一定周期で全回線に送出するこ
とにより、その時点において処理要求を保留している回
線の内で最も通信速度 ′の高い回線の処理要求信
号と、その回線番号が回線処理部に送出され、該回線処
理部がその処理要求と回線番号とを認識すると、当該回
線番号を全回線アダプタ部（＃０〜＃ｎ）に送出するこ
とによって、各回線アダプタ部（＃０〜＃ｎ）において
は、自分の回線番号であることを検知して、回線処理部
との間に通信路を形成し、回線処理部の制御のもとにデ
ータ通信が行われるようにしたものであるので、従来方
式にみられるような回線処理部における回線走査機構を
不要にすると共に、通信速度に関係なく各回線を収容し
ても、最も高速の回線から処理されると云う効果がある
。
第１図は本発明の一実施例をブロック図で示した図。
第２図は従来方式による回線制御回路をブロック図で示
した図、である。 図面において、 １はデータ伝送回線。 ２は回線アダプタ部（＃０〜ｔｉｎ） 。 ３は回線番号選択部、 ４は回線処理部。 ４１はスキャナ、４２は速度制御部。 ４３はアダプタ選択部。 ５は情報ハス１ ６は回線番号情報。 ７は通信速度記憶部、 ８は信号線（処理要求）。 ９は処理部、１０は処理要求発生検出部。 １１は信号線（他の回線アダプタからの処理要求の通信
速度が速い場合にオンとする信号）１ＮＯ１０〜ＮＯ，
ｎ−１は実装位置゛対応の回線番号。 をそれぞれ示す。
した図、である。 図面において、 １はデータ伝送回線。 ２は回線アダプタ部（＃０〜ｔｉｎ） 。 ３は回線番号選択部、 ４は回線処理部。 ４１はスキャナ、４２は速度制御部。 ４３はアダプタ選択部。 ５は情報ハス１ ６は回線番号情報。 ７は通信速度記憶部、 ８は信号線（処理要求）。 ９は処理部、１０は処理要求発生検出部。 １１は信号線（他の回線アダプタからの処理要求の通信
速度が速い場合にオンとする信号）１ＮＯ１０〜ＮＯ，
ｎ−１は実装位置゛対応の回線番号。 をそれぞれ示す。
Claims (1)
- データ伝送回線を収容する回線アダプタ部と、複数の上
記回線アダプタ部からの処理要求を時分割的に処理する
回線処理部を備えた回線制御方式であって、上記回線ア
ダプタ部からの処理要求信号と、回線番号を、上記回線
処理部が認識して、上記回線番号を収容している回線ア
ダプタ部との間でデータの授受を行うことを特徴とする
回線制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190828A JPS6169239A (ja) | 1984-09-12 | 1984-09-12 | 回線制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190828A JPS6169239A (ja) | 1984-09-12 | 1984-09-12 | 回線制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6169239A true JPS6169239A (ja) | 1986-04-09 |
Family
ID=16264436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190828A Pending JPS6169239A (ja) | 1984-09-12 | 1984-09-12 | 回線制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6169239A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006219311A (ja) * | 2005-02-08 | 2006-08-24 | Inax Corp | 装飾タイル及びその製造方法 |
-
1984
- 1984-09-12 JP JP59190828A patent/JPS6169239A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006219311A (ja) * | 2005-02-08 | 2006-08-24 | Inax Corp | 装飾タイル及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0365673B1 (en) | Peer-to-peer register exchange controller for plcs | |
| US3916380A (en) | Multi-computer multiple data path hardware exchange system | |
| EP0009678B1 (en) | Computer input/output apparatus | |
| US5237567A (en) | Processor communication bus | |
| US3618037A (en) | Digital data communication multiple line control | |
| US4213176A (en) | System and method for increasing the output data throughput of a computer | |
| US4744023A (en) | Processor access control arrangement in a multiprocessor system | |
| US4628446A (en) | Multichannel interface | |
| EP0013739A1 (en) | Communication controller in a data processing system | |
| JPH0141075B2 (ja) | ||
| US4495572A (en) | Computer intercommunication system | |
| EP0196870B1 (en) | Interface circuit for transmitting and receiving data | |
| JPS6113305A (ja) | 産業制御装置用入出力装置 | |
| US5268906A (en) | Method and apparatus for high speed parallel communications | |
| US4191941A (en) | Switch matrix for data transfers | |
| JPS6169239A (ja) | 回線制御方式 | |
| US4287558A (en) | Sampled data processing system having memory with areas alternately dedicated to data I/O and data processing | |
| JPH0744567B2 (ja) | 通信インタ−フエイス装置 | |
| US5842044A (en) | Input buffer device for a printer using an FIFO and data input method | |
| CA1123962A (en) | Computer communication network adapter | |
| EP0431588B1 (en) | Token level judging device comprising a small amount of hardware | |
| US4751698A (en) | Serial link adapter for a communication controller | |
| US4491913A (en) | Address generating device for a communication line scanning device | |
| US4959843A (en) | Content induced transaction overlap (CITO) block transmitter | |
| EP0629954A1 (en) | Adapter for transferring blocks of data having a variable length on a system bus |