JPS6167117A - Low voltage bias circuit - Google Patents
Low voltage bias circuitInfo
- Publication number
- JPS6167117A JPS6167117A JP59189890A JP18989084A JPS6167117A JP S6167117 A JPS6167117 A JP S6167117A JP 59189890 A JP59189890 A JP 59189890A JP 18989084 A JP18989084 A JP 18989084A JP S6167117 A JPS6167117 A JP S6167117A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- collector
- base
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体集積回路に使われる低電圧バイアス回路
に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a low voltage bias circuit used in a semiconductor integrated circuit.
（従来の技術）
第２図は従来の低電圧バイアス回路の一例の回路図であ
る。従来、回路ブロック１に直流を供給するためのバイ
アス回路は、電源ＶＣＣの変動’ｔ−一定に押えるため
に、ベースとコレクタを抵抗Ｒ。(Prior Art) FIG. 2 is a circuit diagram of an example of a conventional low voltage bias circuit. Conventionally, a bias circuit for supplying DC to the circuit block 1 has a base and a collector connected to a resistor R in order to keep fluctuations in the power supply VCC constant.
で接続したＮＰＮ）ランジスタＱ１゜を用いており、抵
抗ＲｅとトランジスタＱ＋ｏのベースと接地間に接続さ
れたコンデンサＣ１でリップルフィルタ効果をもたせて
いた。A ripple filter effect was provided by a resistor Re and a capacitor C1 connected between the base of the transistor Q+o and ground.
この従来の方法でバイアス回路を設計すると、安定化電
圧ＶＢは次の（１）式で示される。When a bias circuit is designed using this conventional method, the stabilized voltage VB is expressed by the following equation (1).
Ｖｎ＝Ｖｃｃ−（Ｖｎｚ＋ＩａＲａ） ＝・・＝＜１
）但し、ｖｃｃは電源ＶＣＣの電圧、ＶＢＩ はトラン
ジスタＱ＋ｏのベース・エミッタ間順方向電圧ｓ ＩＢ
はトランジスタＱ、。のペース電流である。例えば、Ｖ
ｃｃ＝３Ｖ、トランジスタＱ＋ｏの増幅率ｈＦＩＣ＝１
００、ＲＢ＝２０にΩ、出力電流Ｉｇ ｗ ３ ｍＡ、
ＶＢＥ−０，７Ｖとすると（１）式よＦ） ＶＢ ＝
Ｖｃｃ −（Ｖｅｘ ＋Ｉｏ／ｈｙｚｘＲａ）＝３−（
ｏ、７＋”上’１Ｘ２０Ｘ１０”）＝１．７■とな＃）
２Ｖ以上で動作する回路は動作不能となる。Vn=Vcc-(Vnz+IaRa) =...=<1
) However, vcc is the voltage of the power supply VCC, and VBI is the forward voltage between the base and emitter of the transistor Q+O.
is the transistor Q. is the pace current. For example, V
cc=3V, amplification factor hFIC of transistor Q+o=1
00, RB=20Ω, output current Ig w 3 mA,
If VBE-0.7V, then formula (1) is F) VB =
Vcc-(Vex+Io/hyzxRa)=3-(
o, 7+"upper'1X20X10")=1.7■tona#)
Circuits that operate above 2V become inoperable.
すなわち、従来の低電圧バイアス回路においては、安定
化電圧ＶＢの値を広く設定することが困難であるという
欠点があっ九。That is, the conventional low voltage bias circuit has a drawback in that it is difficult to set the value of the stabilizing voltage VB over a wide range.
（発明の目的）
本発明の目的は、上記欠点を除去することにより、広い
範囲で動作のできる低電圧バイアス回路を提供すること
にある。(Object of the Invention) An object of the present invention is to provide a low voltage bias circuit that can operate over a wide range by eliminating the above drawbacks.
（発明の構成）
本発明の低電圧バイアス回路は、差動トランジスタを形
成する一導電型の第１．第２のトランジスタと、該第１
．第２のトランジスタのエミッタ共通接続点と第２の電
源間に接続された定電流源と、前記第２のトランジスタ
のペースとコレクタの共通接続点と前記第２の電源間に
接続された逆導電盤の第３のトランジスタと、前記第１
のトランジスタのベースと前記第３のトランジスタのベ
ース間に接続されたダイオード接続の逆導電型のｇ４の
トランジスタと、前記第２のトランジスタのコレクタと
第１の電源間に接続された逆導電型の第５のトランジス
タと、該第５のトランジスタのベースと前記第１のトラ
ンジスタのコレクタの共通接続点と前記第１の電源間に
接続された第１の抵抗と、前記第１のトランジスタのベ
ースト前記第１の電源間に接続された第２の抵抗と、前
記第３のトランジスタのベースと前記第２の電源間に接
続され九第３の抵抗と、前記第１のトランジスタのベー
スに接続され次バイアス電圧端子と、前記第２のトラン
ジスタのコレクタに接続された安定化電圧端子とを含む
ことから構成される。(Structure of the Invention) The low voltage bias circuit of the present invention includes a first conductivity type transistor forming a differential transistor. a second transistor;
．． a constant current source connected between a common connection point of the emitters of the second transistor and a second power source; and a reverse conductive source connected between a common connection point of the pace and collector of the second transistor and the second power source. a third transistor of the board;
a diode-connected reverse conductivity type G4 transistor connected between the base of the transistor and the base of the third transistor; and a reverse conductivity type G4 transistor connected between the collector of the second transistor and the first power supply. a fifth transistor; a first resistor connected between a common connection point between the base of the fifth transistor and the collector of the first transistor and the first power supply; and a first resistor connected between the base of the fifth transistor and the collector of the first transistor; a second resistor connected between the first power supply; a third resistor connected between the base of the third transistor and the second power supply; a third resistor connected to the base of the first transistor; The transistor includes a bias voltage terminal and a stabilizing voltage terminal connected to the collector of the second transistor.
（実施例）
以下、本発明の実施例について図面を参照して説明する
。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.
本実施例は、差動トランジスタを形成するＮＰＮトラン
ジスタＱ１． Ｑ！と、トランジスタＱ、、Ｑ。In this embodiment, NPN transistors Q1. Q! and transistors Q,,Q.
のエミッタ共通接続点と第２の電源としての接地電位間
に接続された定電流源工と、トランジスタＱ！のペース
とコレクタの共通接続点と接地電位間に接続されたＰＮ
Ｐ）ランジスタＱｓ トｓ ドア ンジスタＱ、のペー
スとトランジスタＱｓのペース間に接続されたダイオー
ド接続のＰＮＰ トランジスタＱ４と、トランジスタＱ
、のコレクタと第１の電源ＶＣＣ間に接続されたＰＮＰ
トランジスタＱ、と、トランジスタＱｌのペースとトラ
ンジスタＱ□のコレクタの共通接続点と電源ＶＣＣ間に
接続された第うンジスタＱ１のベースと接地電位間に接
続された抵抗Ｒ，ト、トランジスタＱ、のペースに接続
されたバイアス電圧端子１１と、トランジスタＱ！のコ
レクタに接続された安定化電圧端子１２とを含むことか
ら構成される。な８ＣｚばカッＬ／９用コンデンサー１
カ。A constant current source connected between the emitter common connection point of Q! and the ground potential as a second power source, and a transistor Q! PN connected between the common connection point of the pace and collector and ground potential
P) A diode-connected PNP transistor Q4 connected between the pace of the transistor Q and the pace of the transistor Qs, and the transistor Q
, a PNP connected between the collector of , and the first power supply VCC
transistor Q, and a resistor R, which is connected between the ground potential and the base of transistor Q1, which is connected between the common connection point between the pace of transistor Ql and the collector of transistor Q□, and the power supply VCC, and the transistor Q. Bias voltage terminal 11 connected to PACE and transistor Q! and a stabilized voltage terminal 12 connected to the collector of. Capacitor 1 for Na8Cz Baka L/9
mosquito.
ここで、差動トランジスタを形成するトランジスタＱ、
のペースであるバイアス電圧端子１１には、ダイオード
結線されたトランジスタＱ４と抵抗Ｒ，、Ｒ，によシ次
の（２）式、（３）式から決定される規定バイアスｖＩ
Ｉｔ−与える。Here, a transistor Q forming a differential transistor,
The bias voltage terminal 11, which is the pace of
It-give.
Ｖｓ＝Ｖｎｚ（ＱＪ＋ＩｓＲｍ ＋＋＊＊ｍ＊＋
（ａ）但し、Ｖｎｚ（ＱＪのベースΦエミッタ間順方同
電圧０
又トランジスタＱｍとＱ、は整合がとられ、トランジス
タＱａｔ挿入することにより、ＶＢラインのインピーダ
ンスを下げて安定に動作させることができる。Vs=Vnz(QJ+IsRm ++**m**+
(a) However, Vnz (the same forward voltage between the base Φ emitter of QJ is 0. Also, transistors Qm and Q are matched, and by inserting transistor Qat, it is possible to lower the impedance of the VB line and operate stably. can.
トランジスタＱ、のコレクタである安定化電圧嬬子１２
の電圧を安定化電圧ＶＢとし、トランジスタＱ、のコレ
クタ・エミッタ間電圧をＶｅＥ（Ｑｓ）とすると、Ｖｓ
、 Ｖｎ 、 Ｖｅｘ（Ｑｓ）の関係は次の（４）式
、（５）式で示される。The stabilized voltage 12, which is the collector of the transistor Q,
Let the voltage of the transistor Q be the stabilized voltage VB, and the collector-emitter voltage of the transistor Q be VeE (Qs), then Vs
, Vn, and Vex(Qs) are shown by the following equations (4) and (5).
Ｖ、＝ＶＢ ・曲・・・・（４）ＶＢ＝Ｖ
ＣＣ−Ｖｅｘ（Ｑｓ） ＝”・（５）トランジスタＱ
、はコレクタシリーズ抵抗を小さく設計することにより
、Ｖｃｘ（Ｑｓ） 中０．１Ｖ テ’Ａ作すせること
ができｓ Ｖｃｃ＝ ３ Ｖの場合のＶＢは式（６）％
式％（６）
すなわち、本実施例では安定化電圧ＶＢはトランジスタ
のベース・エミッタ間順方向電圧（０，７Ｖ）や、抵抗
ドロップによる電圧ロスがないので、従来に比して大幅
に性能向上できる。又、リッグル除去性能も第１図の抵
抗Ｒ１とコンデンサＯｆの値を変えることによシ任意に
選べる。抵抗孔、。V,=VB ・Song...(4)VB=V
CC-Vex(Qs)=”・(5) Transistor Q
By designing the collector series resistance to be small, Vcx (Qs) can be made to have a voltage of 0.1V. When Vcc = 3V, VB is expressed by formula (6)%
Equation % (6) In other words, in this example, the stabilized voltage VB has no voltage loss due to the transistor base-emitter forward voltage (0.7V) or resistance drop, so the performance is significantly improved compared to the conventional one. can. Furthermore, the ripple removal performance can be arbitrarily selected by changing the values of the resistor R1 and the capacitor Of in FIG. Resistance hole.
Ｒ，及びコンデンサ０．は任意のＫｔとることが出来る
が、ＶＣＣが３■の時は几、＝１〜３にΩ、Ｒ，ｔ＝５
〜２０にΩ、Ｏ，−１０〜１００μＦが最適である。R, and capacitor 0. can take any Kt, but when VCC is 3■, Ω=1 to 3, R,t=5
~20Ω, O, −10 to 100 μF is optimal.
（発明の効果）
以上、詳細説明したとおり、本発明による低電圧バイア
ス回路は、上記の構成により、従来のように、トランジ
スタのペース・エミッタ間順方向電圧ＶＢｉｉや抵抗に
よる電圧ドロップが無く、非常に小さい値であるトラン
ジスタのコレクターエミッタ間電圧ｖｃＥによるドロッ
プしかないので、広い範囲の安定化電圧が得られるとい
う効果余有する０(Effects of the Invention) As described in detail above, the low voltage bias circuit according to the present invention has the above configuration, and unlike the conventional transistor, there is no voltage drop due to the pace-to-emitter forward voltage VBii or the resistance, and the low voltage bias circuit according to the present invention is extremely Since there is only a drop due to the collector-emitter voltage vcE of the transistor, which is a small value, there is still the effect that a stable voltage can be obtained over a wide range.
る０
１１・・・・・・バイアス電圧端子、１２・・・・・・
安定化電圧端子、０．・・・・・・コンデンサ、■・・
・・・・定電流源、Ｑ＝ −Ｑｓ・・・・・・ＮＰＮ）
う／ジスタ、Ｑ、 、 Ｑ、 、 Ｑ。
・・・・・・ＰＮＰ ）ランジスタ、几、、Ｒ，、Ｒ，
・・・・・・抵抗、ＶＢ・・・・・・安定化電圧ｓ
ｖｃｃ・・・・・・電源（電源電圧〕、ＶＳ・・・・・
・バイアス電圧。
祐＝＼
代理人 弁理士 内 原 晋； ’ｊ、Ｆ−，・
ｔ）＋２・：〜７１
゛ −ン
粥１図
箭Ｚ図0 11...Bias voltage terminal, 12...
Stabilized voltage terminal, 0.・・・・・・Capacitor,■・・
...constant current source, Q = -Qs...NPN)
U/Jista, Q, , Q, , Q. ...PNP) transistor, R,, R,
...Resistance, VB ... Stabilization voltage s
vcc...Power supply (power supply voltage), VS...
・Bias voltage. Yu=＼ Agent: Susumu Uchihara, patent attorney; 'j, F-,・
t) +2・: ~71 ゛ -n porridge 1 diagram 箭 Z diagram
Claims (1)
ランジスタと、該第１、第２のトランジスタのエミッタ
共通接続点と第２の電源間に接続された定電流源と、前
記第２のトランジスタのベースとコレクタの共通接続点
と前記第２の電源間に接続された逆導電型の第３のトラ
ンジスタと、前記第１のトランジスタのベースと前記第
３のトランジスタのベース間に接続されたダイオード接
続の逆導電蓋の第４のトランジスタと、前記第２のトラ
ンジスタのコレクタと第１の電源間に接続された逆導電
型の第５のトランジスタと、該第５のトランジスタのベ
ースと前記第１のトランジスタの共通接続点と前記第１
の電源間に接続された第１の抵抗と、前記第１のトラン
ジスタのベースと前記第１の電源間に接続された第２の
抵抗と、前記第３のトランジスタのベースと前記第２の
電源間に接続された第３の抵抗と、前記第１のトランジ
スタのベースに接続されたバイアス電圧端子と、前記第
２のトランジスタのコレクタに接続された安定化電圧端
子とを含むことを特徴とする低電圧バイアス回路。first and second transistors of one conductivity type forming a differential transistor; a constant current source connected between a common emitter connection point of the first and second transistors and a second power supply; a third transistor of an opposite conductivity type connected between a common connection point between the base and collector of the transistor and the second power supply; and a third transistor of a reverse conductivity type connected between the base of the first transistor and the base of the third transistor. a fourth transistor with a diode-connected reverse conductivity lid; a fifth transistor of a reverse conductivity type connected between the collector of the second transistor and the first power supply; and a fifth transistor of a reverse conductivity type connected between the base of the fifth transistor and the a common connection point of the first transistor and the first transistor;
a first resistor connected between the power supply of the first transistor, a second resistor connected between the base of the first transistor and the first power supply, and a base of the third transistor and the second power supply. a third resistor connected therebetween; a bias voltage terminal connected to the base of the first transistor; and a stabilizing voltage terminal connected to the collector of the second transistor. Low voltage bias circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59189890A JPS6167117A (en) | 1984-09-11 | 1984-09-11 | Low voltage bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59189890A JPS6167117A (en) | 1984-09-11 | 1984-09-11 | Low voltage bias circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6167117A true JPS6167117A (en) | 1986-04-07 |
Family
ID=16248889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59189890A Pending JPS6167117A (en) | 1984-09-11 | 1984-09-11 | Low voltage bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167117A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424015A (en) * | 1992-09-29 | 1995-06-13 | Yamashita Rubber Kabushiki Kaisha | Method and device for manufacturing rubber bend pipe |
-
1984
- 1984-09-11 JP JP59189890A patent/JPS6167117A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5424015A (en) * | 1992-09-29 | 1995-06-13 | Yamashita Rubber Kabushiki Kaisha | Method and device for manufacturing rubber bend pipe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222283B2 (en) | ||
| EP0131340B1 (en) | Current stabilising circuit | |
| JPH0682308B2 (en) | Current source circuit layout | |
| JPS6167117A (en) | Low voltage bias circuit | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPS6258009B2 (en) | ||
| JPS647684B2 (en) | ||
| JPS635433Y2 (en) | ||
| JPH0413692Y2 (en) | ||
| JPH0124645Y2 (en) | ||
| JPS59135519A (en) | Current source circuit | |
| JPH032987Y2 (en) | ||
| JPS645369Y2 (en) | ||
| JP2647725B2 (en) | Voltage comparator | |
| JPS6158017A (en) | Voltage stabilizing circuit | |
| JPS61105917A (en) | Low voltage buffer circuit | |
| JP2848330B2 (en) | Current mirror circuit | |
| JPS5835612A (en) | Stabilized power supply circuit | |
| JPS6252489B2 (en) | ||
| KR940002242Y1 (en) | Low pass filter | |
| JP2581163B2 (en) | Direct connection type amplifier | |
| JPS6316285Y2 (en) | ||
| JPS6158073B2 (en) | ||
| JPS62166416A (en) | Constant voltage circuit | |
| JPS6120186B2 (en) |