JPS6165517A - デジタル信号濾波装置と方法 - Google Patents
デジタル信号濾波装置と方法Info
- Publication number
- JPS6165517A JPS6165517A JP18869285A JP18869285A JPS6165517A JP S6165517 A JPS6165517 A JP S6165517A JP 18869285 A JP18869285 A JP 18869285A JP 18869285 A JP18869285 A JP 18869285A JP S6165517 A JPS6165517 A JP S6165517A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- digital
- signal
- stage
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本願は、ローレンス ジエイ.カール(Lawrenc
e J, Karr )とスチーブン ジェイ。
e J, Karr )とスチーブン ジェイ。
テヒス(StevenJ.Davls)名義で1984
年8月29日に出願され発明の名称デジタル.データ用
変調器と題する本願の譲受人に譲渡された同時期審査米
国特許出願第645, 915号の部分継続出願である
。
年8月29日に出願され発明の名称デジタル.データ用
変調器と題する本願の譲受人に譲渡された同時期審査米
国特許出願第645, 915号の部分継続出願である
。
この発明はデジタル・データ用のフィルタ(濾波器)、
特に、有限インパルス応答型のデジタルフィルタに関す
る。
特に、有限インパルス応答型のデジタルフィルタに関す
る。
デジタル・データ全フィルタするための1つの技術は有
限インパルス応答( FiniteImpulse R
esponse :FIR )フィルタとして知られて
いる。このようなフィルタの伝達関数は次の如く表わさ
れる: ここでyはフィルタからの出立信号であり、xHフィル
タへの時間変化入力信号であり、α1ないしαnは所定
定数の形をしたフィルタ係数であり、そして、nはフィ
ルタ機能の延びる段又は時間増分の数である。
限インパルス応答( FiniteImpulse R
esponse :FIR )フィルタとして知られて
いる。このようなフィルタの伝達関数は次の如く表わさ
れる: ここでyはフィルタからの出立信号であり、xHフィル
タへの時間変化入力信号であり、α1ないしαnは所定
定数の形をしたフィルタ係数であり、そして、nはフィ
ルタ機能の延びる段又は時間増分の数である。
多くの場会、従来のFIIRフィルタは、フィルタ係数
と入力信号の積を提供するデジタル乗算器と、前述の積
の和を提供するデジタル加算器を使用して構成された。
と入力信号の積を提供するデジタル乗算器と、前述の積
の和を提供するデジタル加算器を使用して構成された。
従来のFIRフイルタで多数の乗算を行う必要のため、
これらのフィルタの使用は低周波装置に限定ざnた。こ
の理由は、デジタル乗算器の動作が一般に遅いからであ
る。従って、F工Rフィルタは高周波装置には使用され
なかった。
これらのフィルタの使用は低周波装置に限定ざnた。こ
の理由は、デジタル乗算器の動作が一般に遅いからであ
る。従って、F工Rフィルタは高周波装置には使用され
なかった。
本発明の目的は、新しい改良になるデジタル・フィルタ
全提供することである。
全提供することである。
本発明の他の目的は、安価に製造でき、高周波で動作可
能なデジタル・フィルタを提供することである。
能なデジタル・フィルタを提供することである。
本発明の更に他の目的は、乗算器の使用を要しないデジ
タル・データ用のFIRフィルタを提供することである
。
タル・データ用のFIRフィルタを提供することである
。
本発明の上記及び他の目的は、次の式
に従ってWビット幅のデシタル信号x’2フィルタする
ための装置を提供することにより達成される。
ための装置を提供することにより達成される。
項α1,ないしαnは所望のフィルタ特性に従って決定
される係数を表わし、1は1とnの間にあってデジタル
信号Xの運り℃増分を衣わし、nはフィルタ段の数ヲ表
わし、そしてyはフィルタされた信号を衣わす。
される係数を表わし、1は1とnの間にあってデジタル
信号Xの運り℃増分を衣わし、nはフィルタ段の数ヲ表
わし、そしてyはフィルタされた信号を衣わす。
各々がデジタル信号XのW個ビットを記憶できる一連の
n個のシフト・レジスタ段が設けらnている。これらの
シフト・レジスタは第1段から第n段まτカスケードに
接続されている。デジタル信号Xの連続増分は、クロッ
ク信号に応答して第1の段から第nの段まで各シフト・
レジスタ段を介して1度に1段づつシフトされる。かく
して、第1のシフト・レジスタ段ばその中にデジタル信
号x、 f直 記憶する。
n個のシフト・レジスタ段が設けらnている。これらの
シフト・レジスタは第1段から第n段まτカスケードに
接続されている。デジタル信号Xの連続増分は、クロッ
ク信号に応答して第1の段から第nの段まで各シフト・
レジスタ段を介して1度に1段づつシフトされる。かく
して、第1のシフト・レジスタ段ばその中にデジタル信
号x、 f直 記憶する。
第1の区分から第nの区分まで延びるn個の区分に分割
された読取専用メモリ(ROM)の形のデータ記憶装置
が設けられている。この第1の区分は、その中にデジタ
ル信号Xの2個の可能なビット・パターンの各々ごとに
積αlXlを表わすデジタル語を記憶している。
された読取専用メモリ(ROM)の形のデータ記憶装置
が設けられている。この第1の区分は、その中にデジタ
ル信号Xの2個の可能なビット・パターンの各々ごとに
積αlXlを表わすデジタル語を記憶している。
各シフト・レジスタ段に記憶されたデータに応答するア
ドレス回路が、シフト・レジスタの第1段に記憶された
デジタル信号Xi K対応する積α1Xlk表わすデ
ジタル語i ROMの第I区分でつきとめるために使用
されて、n個のこのデジタル語をつきとめる。
ドレス回路が、シフト・レジスタの第1段に記憶された
デジタル信号Xi K対応する積α1Xlk表わすデ
ジタル語i ROMの第I区分でつきとめるために使用
されて、n個のこのデジタル語をつきとめる。
アドレス回路によりつきとめられたf1個のデジタル語
を加算する加算回路が設けられ、かくしてフィルタされ
た信号yを提供する。
を加算する加算回路が設けられ、かくしてフィルタされ
た信号yを提供する。
この発明の池の目的と特徴と利益とは添付図面全参照し
て明細書を読み進むうちに明白になるであろうっ 〔好適な実施例の説明〕 図面を見ると、本発明■教示により構成されたデジタル
・フィルター0のブロック線図が示されている。デジタ
ル・フィルター0は式 に従ってWビット幅のデジタル信号xをフィルタするよ
うに設計されている。項α、ないしαは所望のフィルタ
特性に従って決定される係数を表わし、lは1とnとの
間てあってデジタル信号Xの連続増分を表わし、nはフ
ィルタ段の数を表わし、そして、yはフィルタされた信
号を表わす。
て明細書を読み進むうちに明白になるであろうっ 〔好適な実施例の説明〕 図面を見ると、本発明■教示により構成されたデジタル
・フィルター0のブロック線図が示されている。デジタ
ル・フィルター0は式 に従ってWビット幅のデジタル信号xをフィルタするよ
うに設計されている。項α、ないしαは所望のフィルタ
特性に従って決定される係数を表わし、lは1とnとの
間てあってデジタル信号Xの連続増分を表わし、nはフ
ィルタ段の数を表わし、そして、yはフィルタされた信
号を表わす。
デジタル信号Xは第1段のシフト・レジスタ14へ線1
2で入力信号として提供される。
2で入力信号として提供される。
シフト・レジスター4はデジタル信号xf表わすWビッ
トよりなるパターンをそ○中に記憶するように設計さn
ている。デジタル信号Xは線16に現われる連続するク
ロック信号に応答してシフト・レジスター4へ、そして
シフト・レジスター4かもシフトされる。シフト・レジ
スター4からシフトされるデータは入力信号として線1
8で第2の段のシフト・レジスタ20へ送られる。この
シフト・レジスタ20は線16のクロック信号により制
御される。従って、シフト・レジスター4からシフトさ
れたデータはシフト・レジスタf)0へ5176式れA
− 同様な仕方で、シフト・レジスタ20は第3段のシフト
・レジスタ24とカスケード接続され、これにより、シ
フト・レジス、り20からシフトされたデータは@22
でシフト・レジスタ24へ入力信号として送られる。一
般に、n個のシフト・レジスタ段は上述のようにカスケ
ード接続されて、第1の段のシフト・レジスタ14から
第nの段のシフト・レジスタ26へ入力信号Xの連続増
分が順次シフトされるよう共通にクロック制御される。
トよりなるパターンをそ○中に記憶するように設計さn
ている。デジタル信号Xは線16に現われる連続するク
ロック信号に応答してシフト・レジスター4へ、そして
シフト・レジスター4かもシフトされる。シフト・レジ
スター4からシフトされるデータは入力信号として線1
8で第2の段のシフト・レジスタ20へ送られる。この
シフト・レジスタ20は線16のクロック信号により制
御される。従って、シフト・レジスター4からシフトさ
れたデータはシフト・レジスタf)0へ5176式れA
− 同様な仕方で、シフト・レジスタ20は第3段のシフト
・レジスタ24とカスケード接続され、これにより、シ
フト・レジス、り20からシフトされたデータは@22
でシフト・レジスタ24へ入力信号として送られる。一
般に、n個のシフト・レジスタ段は上述のようにカスケ
ード接続されて、第1の段のシフト・レジスタ14から
第nの段のシフト・レジスタ26へ入力信号Xの連続増
分が順次シフトされるよう共通にクロック制御される。
第1段のシフト・レジスタに記憶されたデータはデジタ
ル信号x1”k表わすWビットよりなるパターンである
。
ル信号x1”k表わすWビットよりなるパターンである
。
第1段のシフト・レジスタ14に記憶さ;ル ゛
たWビットのパターンはアドレス信号として線28で、
読取専用メモリ回路(ROM)30のような第1段のメ
モリ装置へ送られる。ROM30内には、デジタル信号
Xの2 個の可能なビット・パターンの各々毎に積α1
Xに対むするデジタル語が記1意されている。レリえは
、デジタル君号Xが8ビツトの信号であると、この信号
を表わし得る25G藺のみの可能なビット・パターン(
28)が存在する。この場合には、ROM30内には、
Xの256個の可能な値の各々と定数α、の蹟に対応す
る256個のデジタル語が記I意される。
たWビットのパターンはアドレス信号として線28で、
読取専用メモリ回路(ROM)30のような第1段のメ
モリ装置へ送られる。ROM30内には、デジタル信号
Xの2 個の可能なビット・パターンの各々毎に積α1
Xに対むするデジタル語が記1意されている。レリえは
、デジタル君号Xが8ビツトの信号であると、この信号
を表わし得る25G藺のみの可能なビット・パターン(
28)が存在する。この場合には、ROM30内には、
Xの256個の可能な値の各々と定数α、の蹟に対応す
る256個のデジタル語が記I意される。
ROM 30内に記憶されたデータは、特定の積αlx
lがX、のビット・パターンに等しいアドレスとして記
憶されるように構成されている。例えば、α1が10進
数の8 (00001000)・であると、10進数の
16 (00010000)の値Xに関する積α1X、
は10進数の16に等価なアドレスに記憶される。従っ
て、値01()00000が場所00010000に記
憶される。
lがX、のビット・パターンに等しいアドレスとして記
憶されるように構成されている。例えば、α1が10進
数の8 (00001000)・であると、10進数の
16 (00010000)の値Xに関する積α1X、
は10進数の16に等価なアドレスに記憶される。従っ
て、値01()00000が場所00010000に記
憶される。
上述のように、シフト・レジスタ14に記憶された語は
ROM 30へアドレスとして送られる。(デジタル信
号xiに対応する)このアドレスに応答するアドレス回
路はROM 30内に記憶された積α+X+につきとめ
てこの積を線32でデジタル加算器34へ入力信号とし
て込る。
ROM 30へアドレスとして送られる。(デジタル信
号xiに対応する)このアドレスに応答するアドレス回
路はROM 30内に記憶された積α+X+につきとめ
てこの積を線32でデジタル加算器34へ入力信号とし
て込る。
上述に似た仕方で、シフト・レジスタ20内に記憶され
たデジタル語は腺36で第2段のROM 38へアドレ
ス信号として送られる。
たデジタル語は腺36で第2段のROM 38へアドレ
ス信号として送られる。
ROM 38は構成がROM 30とほぼ同一である。
しかしながら、ROM38内には、Xの2 個の可能な
Xの値の各々ごとに積α2xK対応するデジタル語が記
憶されている。(デジタル信号x2に等価な)シフト・
レジスタ20から線36で送られるアドレスによりRO
M 38内のアドレス回路はその中に記憶された積α2
X2ヲつきとめてそれを線40でデジタル加算器34へ
入力信号として送る。
Xの値の各々ごとに積α2xK対応するデジタル語が記
憶されている。(デジタル信号x2に等価な)シフト・
レジスタ20から線36で送られるアドレスによりRO
M 38内のアドレス回路はその中に記憶された積α2
X2ヲつきとめてそれを線40でデジタル加算器34へ
入力信号として送る。
同様に、シフト・レジスタの各n段ごとに、Xの2 個
の可能な値全てXフィルタ係数の積を表わすデジタル語
全記憶しているROM段が対応して存在する。かくして
、Xの全ての値に関する積αixを記憶している第1段
のROMは第1段のシフト・レジスタと関係づけられて
いる。図面をみると、第3段のROM42は第3段のシ
フト・レジスタ24と関係づけられていて線44でデジ
タル加算器34へ入力信号として積αsXs’!:送る
。Ign段のシフト・レジスタ26に対応して、デジタ
ル加算器34へ入力信号として線48で積αnXn’r
送る第n段のROM 46がある。
の可能な値全てXフィルタ係数の積を表わすデジタル語
全記憶しているROM段が対応して存在する。かくして
、Xの全ての値に関する積αixを記憶している第1段
のROMは第1段のシフト・レジスタと関係づけられて
いる。図面をみると、第3段のROM42は第3段のシ
フト・レジスタ24と関係づけられていて線44でデジ
タル加算器34へ入力信号として積αsXs’!:送る
。Ign段のシフト・レジスタ26に対応して、デジタ
ル加算器34へ入力信号として線48で積αnXn’r
送る第n段のROM 46がある。
本発明の上述の記載から、線50で送られる、デジタル
加算器からの出力信号は、所望のフィルタ変換である、
■=1からn−1でに関する積α1X1の和を表わすこ
とがわかる。また、そのフィルタ変換は乗算回路を使用
せずに本発明では実行されるということが理解される。
加算器からの出力信号は、所望のフィルタ変換である、
■=1からn−1でに関する積α1X1の和を表わすこ
とがわかる。また、そのフィルタ変換は乗算回路を使用
せずに本発明では実行されるということが理解される。
上述の好適な実施例は、α1X1の一定値全記憶するR
OM装置を使用しているが、読取/薔込メモリを使用し
て積α1Xlヲ周期的に′外部制御回路により変形して
、例えば適応フィルタ技術を実行するためにフィルタ特
性を変えるようにすることも意図されている。
OM装置を使用しているが、読取/薔込メモリを使用し
て積α1Xlヲ周期的に′外部制御回路により変形して
、例えば適応フィルタ技術を実行するためにフィルタ特
性を変えるようにすることも意図されている。
寸だ、本発明の実施例はROMのようなメモリ装置と共
にマイクロプロセラサラ使用して実行することもできる
。この実行の場合には、デジタル信号Xの2 個の可能
なビット・パターンの各々ごとに、そして、係数α な
いしαnの各々ごとに積αiX1が上記好適な実施例に
ついて記載した仕方に似た仕方でROM内に記憶される
。筐た、マイクロプロセッサはXlないしXnの値を順
次記憶し、Xのn個の記憶された値に対応するn個の積
αX を確直I 認するためにROM iアドレスし、そして、これらの
n個の積を加算してフィルタされた信号Y’r提供する
ようにプログラムされている。
にマイクロプロセラサラ使用して実行することもできる
。この実行の場合には、デジタル信号Xの2 個の可能
なビット・パターンの各々ごとに、そして、係数α な
いしαnの各々ごとに積αiX1が上記好適な実施例に
ついて記載した仕方に似た仕方でROM内に記憶される
。筐た、マイクロプロセッサはXlないしXnの値を順
次記憶し、Xのn個の記憶された値に対応するn個の積
αX を確直I 認するためにROM iアドレスし、そして、これらの
n個の積を加算してフィルタされた信号Y’r提供する
ようにプログラムされている。
当業者には、マイクロプロセッサの具体例はソフトウェ
ア制御で直列の仕方で本発明の種々の機能を実施するが
、本発明の好適な実施レリな、これらの機能全並列な仕
方で実行するハードウェアを使用するということが理解
されよう。
ア制御で直列の仕方で本発明の種々の機能を実施するが
、本発明の好適な実施レリな、これらの機能全並列な仕
方で実行するハードウェアを使用するということが理解
されよう。
以上、本発明の好適な実施例が示され記載されたが、本
発明の範囲内で1中々の他の適応、変形がなし得るもの
であり、本発明りま上記実施例に限定されるもので(霊
ない。
発明の範囲内で1中々の他の適応、変形がなし得るもの
であり、本発明りま上記実施例に限定されるもので(霊
ない。
図面は本発明の教示により構成されたデジタル・フィル
タの好適な実施例を示すブロック線図である。 〔主要部分の符号の説明〕 デジタル・フィルタ・・・101 第1.2.3・・・1段シフト・レジスタ・・・14.
20゜24.26、 @1.2.3、・・・0段メモリ・・・30.38.4
2、・・・46デジタル加算器・・・34
タの好適な実施例を示すブロック線図である。 〔主要部分の符号の説明〕 デジタル・フィルタ・・・101 第1.2.3・・・1段シフト・レジスタ・・・14.
20゜24.26、 @1.2.3、・・・0段メモリ・・・30.38.4
2、・・・46デジタル加算器・・・34
Claims (6)
- (1)α_1ないしα_nが所望のフィルタ特性に従っ
て決定される係数を表わし、iが1とn との間にあって、wビット幅のデジタル信 号xの連続増分を表わし、nがフィルタ段 の数を表わし、そして、yがフィルタされ た信号を表わす場合、次の式 y=Σ^n_i_=_1α_ix_i に従ってデジタル信号xをフィルタするた めのデジタル信号濾波装置であって、 各々がデジタル信号xのwビットを記憶 できると共に第1の段から第nの段までカ スケードに接続されたn個の段を含むシフ ト・レジスタ手段を設けて、これにより、 デジタル信号xの連続増分がクロック信号 の各々の発生に応答して前記シフト・レジ スタ手段のn個の段の各々を介してその第 1の段から第nの段まで1度に1段づつシ フトされ、かくして第i段のシフト・レジ スタ手段がその中にデジタル信号x_iを記憶するよう
にし、 第1の区分から第nの区分まで延びるn 個の区分を有し、その第1区分が、信号x の2^w個の可能なビット・パターンの各々ごとに積α
_ixを表わすデジタル語をその中に記憶しているメモ
リ手段を設け、 前記シフト・レジスタ手段に応答し、こ のシフト・レジスタ手段の第1段に記憶さ れたデジタル信号x_iに対応する積α_ix_iを表
わすデジタル語を前記メモリ手段の第 i区分でつきとめるためのアドレス手段を 設けてn個のデジタル語をつきとめ、そし て、 前記メモリ手段に応答して前記アドレス 手段によりつきとめられたn個のデジタル 語を加算するための加算手段を設けてフィ ルタされた信号yを提供することを特徴と するデジタル信号濾波装置。 - (2)特許請求の範囲第1項に記載のデジタル信号濾波
装置であって、前記メモリ手段の 第iの区分に記憶されて積α_ixを表わす各デジタル
語が項xに対応するアドレスをも つ場所に記憶されていることを特徴とする デジタル信号濾波装置。 - (3)α_1ないしα_nが所望のフィルタ特性に従っ
て決められる係数を表わし、iが1とn の間にあってwビット幅のデジタル信号x の連結増分を表わし、nがフィルタ手段の 数を表わし、yがフィルタされた信号を表 わすとき次の式 y=Σ^n_i_=_1α_ix_i に従ってデジタル信号xをフィルタする方 法であって、 第1の段から第nの段までカスケードに 接続されたシフト・レジスタ手段のn個の 段にデジタル信号xのwビットを記憶し、 クロック信号に応答して前記シフト・レ ジスタ手段の第1の段から第nの段までこ のn段の各々を介してデジタル信号xの連 続増分をシフトし、これにより第iの段に デジタル信号x_iを記憶し、 第1の区分から第nの区分まで延びるn 個の区分を有して、その第1区分がデジタ ル信号xの2^w個の可能なビット・パターンの各々ご
とに積α_ixを表わすデジタル語をその中に記憶して
いるメモリ手段を設け、 デジタル信号x_iに対応する積α_ix_iを表わす
デジタル語をつきとめるために前記シ フト・レジスタ手段の第i段に記憶された デジタル信号x_iに応答して前記メモリ手段の第i区
分をアドレスしてn個のこのデ ジタル語をつきとめ、そして このn個のつきとめられたデジタル語を 共に加算してフィルタされた信号yを提供 する工程からなることを特徴とするデジタ ル信号濾波方法。 - (4)特許請求の範囲第3項に記載のデジタル信号濾波
方法であって、前記メモリ手段の 第i区分に記憶されて積α_ixを表わすデジタル語が
項xに対応するアドレスを有する 場所に記憶されていることを特徴とするデ ジタル信号濾波方法。 - (5)α_1ないしα_nが所望のフィルタ特性に従っ
て決定される係数を表わし、iが1とn との間にあって、wビット幅のデジタル信 号xの連続増分を表わし、nがフィルタ段 の数を表わし、そして、yがフィルタされ た信号を表わす場合、次の式 y=Σ^n_i_=_1α_ix_i に従ってデジタル信号xをフィルタするた めのデジタル信号濾波装置であって、 各場所にデジタル信号xのwビットを記 憶して1つの場所から他の場所へそのデジ タル信号を転送するためのn個の場所を有 する記憶手段を設け、それによりデジタル 信号xの連続増分を第1の場所から第nの 場所へ1度に1場所づつ転送して第iの記 憶手段の場所がその中にデジタル信号x を記憶するようにし、 デジタル信号xの2^w個の可能なビット・パターンの
各々ごとに、そして、係数α_1ないしα_nの各々ご
とに積α_ixを表わすデジタル語をその中に記憶して
いるメモリ手 段を設け、 前記記憶手段のn個の場所の各々に記憶 された信号に応答して前記記憶手段の第i の場所に記憶されたデジタル信号x_iに対応する積α
_ix_iを表わすデジタル語を前記メモリ手段内でつ
きとめるためのアドレス 手段を設けてn個のデジタル語をつきとめ るようにし、そして、 前記メモリ手段に応答して前記アドレス 手段によりつきとめられたn個のデジタル 語を加算し、フィルタされた信号yを提供 することを特徴とするデジタル信号濾波装 置。 - (6)α_1ないしα_nが所望のフィルタ特性に従っ
て決められる係数を表わし、iが1とn との間にあってwビット幅のデジタル信号 xの連続増分を表わし、nがフィルタ段の 数を表わし、yがフィルタされた信号を表 わすとき、次の式 y=Σ^n_i_=_1α_ix_i に従ってデジタル信号xをフィルタする方 法であって、 n個の場所の各々にデジタル信号xのw ビットを記憶し、 このn個の場所の各々を介してデジタル 信号xの連続増分をシフトして第iの場所 にデジタル信号x_1を記憶し、 デジタル信号xの2^w個の可能なビット・パターンの
各々ごとに、そして係数α_1ないしα_nの各々ごと
に積α_ixを表わすデジタル語を記憶しているメモリ
手段を設け、 デジタル信号x_iに対応する積α_ix_iを表わす
デジタル語をつきとめるために第i の記憶場所に記憶されたデジタル信号x_iに応答して
前記メモリ手段をアドレスし、 それによりn個の前記デジタル語をつきと め、そして、 そのn個のつきとめられたデジタル語を 共に加算してフィルタされた信号yを提供 する工程からなることを特徴とするデジタ ル信号濾波方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US64591584A | 1984-08-29 | 1984-08-29 | |
US704303 | 1991-05-22 | ||
US645915 | 2003-08-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6165517A true JPS6165517A (ja) | 1986-04-04 |
Family
ID=24590977
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18869185A Pending JPS6165528A (ja) | 1984-08-29 | 1985-08-29 | デジタル・データの流れをアナログ信号に変換するための変調器及び方法 |
JP18869285A Pending JPS6165517A (ja) | 1984-08-29 | 1985-08-29 | デジタル信号濾波装置と方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18869185A Pending JPS6165528A (ja) | 1984-08-29 | 1985-08-29 | デジタル・データの流れをアナログ信号に変換するための変調器及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JPS6165528A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE533846C2 (sv) | 2009-06-17 | 2011-02-08 | Scania Cv Ab | Manövreringsanordning för en växellåda |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5441651A (en) * | 1977-09-09 | 1979-04-03 | Hitachi Ltd | Digital filter of non-circulation type |
JPS5526750A (en) * | 1978-08-15 | 1980-02-26 | Tokyo Electric Power Co Inc:The | Digital filter |
JPS55109025A (en) * | 1979-02-16 | 1980-08-21 | Fujitsu Ltd | Digital filter |
JPS5646320A (en) * | 1979-09-22 | 1981-04-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Digital filter |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5869145A (ja) * | 1981-10-20 | 1983-04-25 | Sony Corp | 広帯域信号のa/d/−d/a変換装置 |
-
1985
- 1985-08-29 JP JP18869185A patent/JPS6165528A/ja active Pending
- 1985-08-29 JP JP18869285A patent/JPS6165517A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5441651A (en) * | 1977-09-09 | 1979-04-03 | Hitachi Ltd | Digital filter of non-circulation type |
JPS5526750A (en) * | 1978-08-15 | 1980-02-26 | Tokyo Electric Power Co Inc:The | Digital filter |
JPS55109025A (en) * | 1979-02-16 | 1980-08-21 | Fujitsu Ltd | Digital filter |
JPS5646320A (en) * | 1979-09-22 | 1981-04-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Digital filter |
Also Published As
Publication number | Publication date |
---|---|
JPS6165528A (ja) | 1986-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0685127A1 (en) | Calculation of a scalar product in a direct-type fir filter | |
US3872290A (en) | Finite impulse response digital filter with reduced storage | |
EP0693236B1 (en) | Method and arrangement in a transposed digital fir filter for multiplying a binary input signal with tap coefficients and a method for designing a transposed digital filter | |
US6202074B1 (en) | Multiplierless digital filtering | |
US4939684A (en) | Simplified processor for digital filter applications | |
US6279020B1 (en) | Programmable circuit for realizing a digital filter | |
JPH082014B2 (ja) | 多段デジタル・フィルタ | |
US5798954A (en) | Digital filter device having a bit shifter unit | |
Mehendale et al. | Area-delay tradeoff in distributed arithmetic based implementation of FIR filters | |
US5502664A (en) | Filter device including SRAM and EEPROM devices | |
US3714402A (en) | Digital filter employing serial arithmetic | |
US5400271A (en) | Apparatus for and method of calculating sum of products | |
JPS6165517A (ja) | デジタル信号濾波装置と方法 | |
US4092618A (en) | Discrete transversal filter | |
JPS5853217A (ja) | デジタルフイルタ回路 | |
JP3041563B2 (ja) | 有限インパルス応答フィルタ | |
EP1119910A1 (en) | Area efficient realization of coefficient architecture for bit-serial fir, iir filters and combinational/sequential logic structure with zero latency clock output | |
JPH07273600A (ja) | ディジタルフィルタ | |
JPS61213926A (ja) | Dsp演算処理方式 | |
US6101583A (en) | Digital signal processor for delayed signal processing using memory shared with another device | |
JPS59198020A (ja) | デイジタル信号処理装置 | |
US5923578A (en) | Data processing circuit | |
JPS58147223A (ja) | デイジタルフイルタ | |
JPH0741213Y2 (ja) | Firフィルタ | |
US5627776A (en) | Data processing circuit |