JPS6158480A - トランジスタインバ−タの駆動回路 - Google Patents
トランジスタインバ−タの駆動回路Info
- Publication number
- JPS6158480A JPS6158480A JP59181298A JP18129884A JPS6158480A JP S6158480 A JPS6158480 A JP S6158480A JP 59181298 A JP59181298 A JP 59181298A JP 18129884 A JP18129884 A JP 18129884A JP S6158480 A JPS6158480 A JP S6158480A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transformer
- current
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はトランジスタインバータの駆動回路に関するも
のである。
のである。
一般にトランジスタインバータは直流電源のプラス・マ
イナス間に直列に接続された２個のトランジスタを交互
にオン状態としくこれを電流と呼ぶ）、２個のトランジ
スタの接続点を出力端子として、そこに直流電源電圧を
振幅とする方形波を得ることを基本としており、これを
単位インバータと呼んでいる。単位インバータを多数用
い、それぞれの出力方形波の位相を適当に設定し、トラ
ンスで種々に結合するなどして、多相交流や正弦波に近
Ａ電圧波形を得るなど応用されている。
イナス間に直列に接続された２個のトランジスタを交互
にオン状態としくこれを電流と呼ぶ）、２個のトランジ
スタの接続点を出力端子として、そこに直流電源電圧を
振幅とする方形波を得ることを基本としており、これを
単位インバータと呼んでいる。単位インバータを多数用
い、それぞれの出力方形波の位相を適当に設定し、トラ
ンスで種々に結合するなどして、多相交流や正弦波に近
Ａ電圧波形を得るなど応用されている。
単位インバータを構成する２個のトランジスタは、転流
の時、一方がオンからオフに変わると同時に他方のトラ
ンジスタがオフからオンに変化するのが望ましい。トラ
ンジスタの一般的な特性として、ベース電流を方形波状
に流した場合、オフからオンは速かに行なわれをか、オ
フからオンへの変化はキャリア蓄積効果のため非常に遅
く、１０倍以上に達することもある。したがって、２個
のトランジスタに一方をオン、他方をオフとするような
ベース電流を同時に与えると、−瞬両トランジスタが共
にオンの状態が生じ電源を短絡した状態となるのでトラ
ンジスタには過大な電流が流れ、トランジスタ発熱の原
因となる。これを短絡モードと呼んでいる。
の時、一方がオンからオフに変わると同時に他方のトラ
ンジスタがオフからオンに変化するのが望ましい。トラ
ンジスタの一般的な特性として、ベース電流を方形波状
に流した場合、オフからオンは速かに行なわれをか、オ
フからオンへの変化はキャリア蓄積効果のため非常に遅
く、１０倍以上に達することもある。したがって、２個
のトランジスタに一方をオン、他方をオフとするような
ベース電流を同時に与えると、−瞬両トランジスタが共
にオンの状態が生じ電源を短絡した状態となるのでトラ
ンジスタには過大な電流が流れ、トランジスタ発熱の原
因となる。これを短絡モードと呼んでいる。
従来、インバータを構成するトランジスタのベース駆動
は、それぞれのトランジスタに１個のパルストランスを
使用する。その場合はそれぞれの単位インバータが短絡
モードを作らないように、転流時に両トランジスタ共に
駆動しない期間、すなわち遊び時間を設ける必要がある
。
は、それぞれのトランジスタに１個のパルストランスを
使用する。その場合はそれぞれの単位インバータが短絡
モードを作らないように、転流時に両トランジスタ共に
駆動しない期間、すなわち遊び時間を設ける必要がある
。
単位インバータにおける２個のパルストランスを結合し
て１個とし、トランジスタのベースエミッタ間に接続す
るトランスの２次巻線を２個のトランジスタで逆極性て
すると、等何曲に２個のヘランジスタのベース・エミッ
タを逆並列接続したことになる。トランスの１次巻線を
定電流駆動すると、転流時に、一方のトランジスタかオ
フとなるまで他方のトランジスタは駆動されないので、
短絡モードを作らない。しかし、トランスの巻線には正
負対称形の電圧が加わるので、トランスの励磁電流を大
きくしな贋ためには、単位インバータのデユーティ比を
１対１から変更できないので実用的でない。
て１個とし、トランジスタのベースエミッタ間に接続す
るトランスの２次巻線を２個のトランジスタで逆極性て
すると、等何曲に２個のヘランジスタのベース・エミッ
タを逆並列接続したことになる。トランスの１次巻線を
定電流駆動すると、転流時に、一方のトランジスタかオ
フとなるまで他方のトランジスタは駆動されないので、
短絡モードを作らない。しかし、トランスの巻線には正
負対称形の電圧が加わるので、トランスの励磁電流を大
きくしな贋ためには、単位インバータのデユーティ比を
１対１から変更できないので実用的でない。
第４図には従来一般のトランジスタインバータとして用
いられている単位インバータと１個のパルストランスに
よるベース駆動回路を示す。ここで単位インバータは交
互にオンとなる一対のトランジスタＴＲ１とＴ Ｒ２で
構成され、その接続点Ａが出力端子である。負荷ＲＬは
出力端子Ａと電源Ｅｌ、Ｅ２の中点Ｂに接続しであるが
、単位インバータを多数持つ場合は出力端子間に接続さ
れるので、電源の中点は必要でない。トランジスタＴＲ
３とＴＲ，は入力信号ｅ。によって交互にオンとなり、
電源＋Ｖｃｃから抵抗Ｒ１を通じて流れる電流を、極性
を変えてトランスＴの１次巻線に供給する。第５図は第
４図の回路の各部電圧電流波形を、第６図（ａｔ（ｂ）
はトランジスタＴＲ２からＴＲ１への転流動作説明用回
路図である。
いられている単位インバータと１個のパルストランスに
よるベース駆動回路を示す。ここで単位インバータは交
互にオンとなる一対のトランジスタＴＲ１とＴ Ｒ２で
構成され、その接続点Ａが出力端子である。負荷ＲＬは
出力端子Ａと電源Ｅｌ、Ｅ２の中点Ｂに接続しであるが
、単位インバータを多数持つ場合は出力端子間に接続さ
れるので、電源の中点は必要でない。トランジスタＴＲ
３とＴＲ，は入力信号ｅ。によって交互にオンとなり、
電源＋Ｖｃｃから抵抗Ｒ１を通じて流れる電流を、極性
を変えてトランスＴの１次巻線に供給する。第５図は第
４図の回路の各部電圧電流波形を、第６図（ａｔ（ｂ）
はトランジスタＴＲ２からＴＲ１への転流動作説明用回
路図である。
まず時刻ｔｌｌ以前はトランジスタＴＲ２がオンの定常
状態で、このとき１次電流はｉｌｚであってトランジス
タＴＲ４を流れている。２次電流はｉ２□でトランジス
タＴＲ２のベースを駆動している。負荷電流はトランジ
スタＴＲ２を流れている。
状態で、このとき１次電流はｉｌｚであってトランジス
タＴＲ４を流れている。２次電流はｉ２□でトランジス
タＴＲ２のベースを駆動している。負荷電流はトランジ
スタＴＲ２を流れている。
時刻ｔｌｌで入力信号ｅｏか正になるとトランジスタＴ
Ｒ４はオフ、トランジスタＴＲ３がオンとなり１次電流
は直ちにｉｌｔ となり極性が反転する。
Ｒ４はオフ、トランジスタＴＲ３がオンとなり１次電流
は直ちにｉｌｔ となり極性が反転する。
この場合の動作回路は第６図（ａｌとなる。トランスＴ
の２の電流１２□も直ちに極性か反転するが、トランジ
スタＴＲ２のベース・エミッタ間電圧はキャリア蓄積効
果のため、時刻ｔｌｌ以前の電圧＋Ｅｎを保ち、トラン
ジスタＴＲ，は負荷電流−ｉ（を流しつづける。トラン
スＴの各巻線には−ａｎが現われるのでトランジスタＴ
Ｒｌのベース電位は逆であり、電流は流れず駆動され
ない。トランジスタＴＲ１ｔ／′ｉオフのままである。
の２の電流１２□も直ちに極性か反転するが、トランジ
スタＴＲ２のベース・エミッタ間電圧はキャリア蓄積効
果のため、時刻ｔｌｌ以前の電圧＋Ｅｎを保ち、トラン
ジスタＴＲ，は負荷電流−ｉ（を流しつづける。トラン
スＴの各巻線には−ａｎが現われるのでトランジスタＴ
Ｒｌのベース電位は逆であり、電流は流れず駆動され
ない。トランジスタＴＲ１ｔ／′ｉオフのままである。
この状態はトランジスタＴＲ２のベースから蓄積キャリ
アによってきまる所定の電荷が引き出される時刻ｔ１２
まで続く。トランジスタＴＲ２のベースから所定電荷が
引き出されるとトランジスタＴＲ２のベース−エミッタ
は逆回復すると同時にコレクタ電流も遮断される。時刻
ｔｔｚ以後はトランスＴの１次電流ｉｚ に対して、２
次電流ｔ／１ｉ２１ となってトランジスタＴＲ，のベ
ースに流れる。トランジスタＴＲＩはオンとなってコレ
クタ電流＋＋（を流し、またベースｅエミッタ間電圧十
ＥＢがトランスＴの巻線電圧となる。ダイオードＤ１□
は時刻ｔｌｌ〜ｔ１２の間にトランジスタＴＲ４のコレ
クタに逆電圧が加わるのを防いでいる。このように第４
図の接続において、トランジスタＴＲ１。
アによってきまる所定の電荷が引き出される時刻ｔ１２
まで続く。トランジスタＴＲ２のベースから所定電荷が
引き出されるとトランジスタＴＲ２のベース−エミッタ
は逆回復すると同時にコレクタ電流も遮断される。時刻
ｔｔｚ以後はトランスＴの１次電流ｉｚ に対して、２
次電流ｔ／１ｉ２１ となってトランジスタＴＲ，のベ
ースに流れる。トランジスタＴＲＩはオンとなってコレ
クタ電流＋＋（を流し、またベースｅエミッタ間電圧十
ＥＢがトランスＴの巻線電圧となる。ダイオードＤ１□
は時刻ｔｌｌ〜ｔ１２の間にトランジスタＴＲ４のコレ
クタに逆電圧が加わるのを防いでいる。このように第４
図の接続において、トランジスタＴＲ１。
ＴＲ２の転流は順序よく行なわれ短絡モードも生じない
が、第５図のようにトランスＴの巻線電圧としては常に
十ＥＢまたは−ＥＢが加わることになる。周知のように
トランス巻線の電圧時間積分はトランスの磁束変化量に
等しいので、巻線電圧波形の正、負半サイクルの面積が
等しくなければ磁束は著しく増加して、ついにはトラン
スが飽和する。トランスが飽和するとその励磁電流が著
しく増加し、短絡に近い状態となって所定の圧力が得ら
れなくなる。したがって＋ＥＢと−ＥＩＩが等しければ
トランジスタＴＲ１とＴＲ２のデューティ比はｌ対ｌの
みで動作可能で、それ以外の値に変えることはできない
。
が、第５図のようにトランスＴの巻線電圧としては常に
十ＥＢまたは−ＥＢが加わることになる。周知のように
トランス巻線の電圧時間積分はトランスの磁束変化量に
等しいので、巻線電圧波形の正、負半サイクルの面積が
等しくなければ磁束は著しく増加して、ついにはトラン
スが飽和する。トランスが飽和するとその励磁電流が著
しく増加し、短絡に近い状態となって所定の圧力が得ら
れなくなる。したがって＋ＥＢと−ＥＩＩが等しければ
トランジスタＴＲ１とＴＲ２のデューティ比はｌ対ｌの
みで動作可能で、それ以外の値に変えることはできない
。
く目 的〉
本発明は上記従来回路の欠点を除去することを目的とし
たものであり、それぞれのトランスでベースを駆動する
単位インバータにおいて、短絡モードを作らず且つデユ
ーティ比を変更できるトランス駆動回路を提供するもの
である。
たものであり、それぞれのトランスでベースを駆動する
単位インバータにおいて、短絡モードを作らず且つデユ
ーティ比を変更できるトランス駆動回路を提供するもの
である。
〈実施例〉
以下図面に示す本発明の実施例に従って説明する。
第１図に本発明によるトランジスタインバータの駆動回
路の一実施例の回路図を示し、ここで第４図に示す従来
回路と同一回路素子には同一符号を付している。
路の一実施例の回路図を示し、ここで第４図に示す従来
回路と同一回路素子には同一符号を付している。
ここでは特に２つのトランジスタＴＲ，とＴＲ２の駆動
用にそれぞれパルストランスＴ１とＴ２とを使用し、こ
れら各トランスＴよ 、Ｔ２にそれぞれ３次巻線を設け
、両３次巻線をダイオードＤ２を介して片方の極性での
み結合させたものである。
用にそれぞれパルストランスＴ１とＴ２とを使用し、こ
れら各トランスＴよ 、Ｔ２にそれぞれ３次巻線を設け
、両３次巻線をダイオードＤ２を介して片方の極性での
み結合させたものである。
キャリア蓄積時間で、相手側のトランジスタの駆動を阻
止すべき極性ではトランスＴ、、Ｔ２がダイオードＤ２
を通じて結合し、トランスＴＩ＋Ｔ２がオン期間中に偏
った磁束をリセットする極性ではダイオードＤ２が逆電
圧となって両トランスは結合しない。
止すべき極性ではトランスＴ、、Ｔ２がダイオードＤ２
を通じて結合し、トランスＴＩ＋Ｔ２がオン期間中に偏
った磁束をリセットする極性ではダイオードＤ２が逆電
圧となって両トランスは結合しない。
第２図は第１図の実施例の各部の電圧電流波形を示し、
第３図（ａＪ（ｂｌｉ”ｔ ）ランジスタＴＲ２からＴ
Ｒ１への転流時における動作説明開回路図を示している
。時刻ｔｌｌ以前はトランジスタＴＲ２がオンの定常状
態にあり、トランジスタＴＲ，はトランジスタＴＲ４，
トランスＴ２を通じてベースを駆動されている。入力信
号ｅ０の極性が変った時点ｔｌｌ以後トランジスタＴＲ
，はオフ、トランジスタＴＲ３がオンとなり、電源＋Ｖ
ｃｃから抵抗Ｒ，を通じて流れていた電流はダイオード
Ｄ１□トランジスタＴＲ３を流れるようになり、トラン
スＴｌの１次電流１１□ となる。トランスＴ、の巻線
は正の電圧になろうとするが、次の理由で正にならない
。すなわち、トランジスタＴＲ２のベースにはキャリア
が蓄積されているので正の電圧Ｅｎ、□となったままで
あり、トランスＴ２の２次巻線、３次巻線も同じ電圧で
ある。トランスＴ１の巻線が正になろうとするとダイオ
ードＤ２が順電圧となり、結局電流ｉｌｌはｉ３１ と
なり、電流ｉ３１はｉ３□となってトランスＴ２を流れ
、１２、となってトランジスタＴＲ，のベース・エミッ
タを逆方向に流れ（逆電流）、トランジスタＴＲ２のベ
ースに蓄積された電荷を放電するように流れる。第３図
（ａｔの動作回路図となる。トランスＴ２の巻線電圧Ｖ
２とダイオードＤ２の電圧降下はほとんど同じであるか
ら、トランスＴ１の巻線電圧はほぼ０■より上昇するこ
とはなく、トランジスタＴＲ，のベースは駆動されない
。時刻ｔ１□〜ｔ、２の間はトランジスタＴＲ２のキャ
リア蓄積時間を表わす。この間はトランジスタＴＲ２は
オンの状態のままである。時刻ｔ１２においてキヤ’Ｊ
ｒ蓄積時間が終るとコレクタ電流＝：１（が遮断され
ると共にトランジスタＴＲ２のベース・エミッタ間は逆
回復し、逆電流が流れなくなる。トランスＴＩの巻線電
圧は上昇し、電流１１１は１２１としてトランジスタＴ
Ｒ１のベースを駆動し、トランジスタＴＲ１はオンとな
ってコレクタ電流子ｉ。を流す。トランスＴｌの巻線電
圧℃八はトランジスタＴＲ，のベース電圧ＥＩ３１１
になる。トランスＴ２は励磁電流によって電流ｉ２ｚを
流しつづけようとしトランスＴ２の巻線電圧は大きな負
電圧となる。ただし励磁電流はｉｒｌ よりはずっと小
さい。トランスＴ２の励磁電流はダイオードＤ２に対し
ては逆方向であるから流れることができず一番耐圧の低
いトランジスタＴＲ２のベース台エミッタ逆降服電流と
して流れる。この場合動作回路図は第３図（ｂ）に示す
通りとなる。ベース・エミッタ逆降服電圧ＥＢ２□は順
電圧ＥＢ１２に比べて１０倍以上大きいので、トランス
Ｔ２の巻線には大きな逆電圧が加わり、速かに励磁電流
は減少する。同時にトランスＴ２の磁束の偏りもＩＪ上
セツトれる。時刻ｔ１３の後はトランジスタＴ Ｒｌが
オン、トランジスタＴＲ，がオフの定常状態となる。
第３図（ａＪ（ｂｌｉ”ｔ ）ランジスタＴＲ２からＴ
Ｒ１への転流時における動作説明開回路図を示している
。時刻ｔｌｌ以前はトランジスタＴＲ２がオンの定常状
態にあり、トランジスタＴＲ，はトランジスタＴＲ４，
トランスＴ２を通じてベースを駆動されている。入力信
号ｅ０の極性が変った時点ｔｌｌ以後トランジスタＴＲ
，はオフ、トランジスタＴＲ３がオンとなり、電源＋Ｖ
ｃｃから抵抗Ｒ，を通じて流れていた電流はダイオード
Ｄ１□トランジスタＴＲ３を流れるようになり、トラン
スＴｌの１次電流１１□ となる。トランスＴ、の巻線
は正の電圧になろうとするが、次の理由で正にならない
。すなわち、トランジスタＴＲ２のベースにはキャリア
が蓄積されているので正の電圧Ｅｎ、□となったままで
あり、トランスＴ２の２次巻線、３次巻線も同じ電圧で
ある。トランスＴ１の巻線が正になろうとするとダイオ
ードＤ２が順電圧となり、結局電流ｉｌｌはｉ３１ と
なり、電流ｉ３１はｉ３□となってトランスＴ２を流れ
、１２、となってトランジスタＴＲ，のベース・エミッ
タを逆方向に流れ（逆電流）、トランジスタＴＲ２のベ
ースに蓄積された電荷を放電するように流れる。第３図
（ａｔの動作回路図となる。トランスＴ２の巻線電圧Ｖ
２とダイオードＤ２の電圧降下はほとんど同じであるか
ら、トランスＴ１の巻線電圧はほぼ０■より上昇するこ
とはなく、トランジスタＴＲ，のベースは駆動されない
。時刻ｔ１□〜ｔ、２の間はトランジスタＴＲ２のキャ
リア蓄積時間を表わす。この間はトランジスタＴＲ２は
オンの状態のままである。時刻ｔ１２においてキヤ’Ｊ
ｒ蓄積時間が終るとコレクタ電流＝：１（が遮断され
ると共にトランジスタＴＲ２のベース・エミッタ間は逆
回復し、逆電流が流れなくなる。トランスＴＩの巻線電
圧は上昇し、電流１１１は１２１としてトランジスタＴ
Ｒ１のベースを駆動し、トランジスタＴＲ１はオンとな
ってコレクタ電流子ｉ。を流す。トランスＴｌの巻線電
圧℃八はトランジスタＴＲ，のベース電圧ＥＩ３１１
になる。トランスＴ２は励磁電流によって電流ｉ２ｚを
流しつづけようとしトランスＴ２の巻線電圧は大きな負
電圧となる。ただし励磁電流はｉｒｌ よりはずっと小
さい。トランスＴ２の励磁電流はダイオードＤ２に対し
ては逆方向であるから流れることができず一番耐圧の低
いトランジスタＴＲ２のベース台エミッタ逆降服電流と
して流れる。この場合動作回路図は第３図（ｂ）に示す
通りとなる。ベース・エミッタ逆降服電圧ＥＢ２□は順
電圧ＥＢ１２に比べて１０倍以上大きいので、トランス
Ｔ２の巻線には大きな逆電圧が加わり、速かに励磁電流
は減少する。同時にトランスＴ２の磁束の偏りもＩＪ上
セツトれる。時刻ｔ１３の後はトランジスタＴ Ｒｌが
オン、トランジスタＴＲ，がオフの定常状態となる。
時刻ｔｚｘＪａ後はトランジスタＴＲ，からトランジス
タＴＲ２への転流が行なわれ、まったく同様な動作とな
るので詳細な説明は省略する。トランスの励磁電流につ
いて述べると、トランスＴ１に関しては時刻ｔ１２〜ｔ
２□の間に正の巻線電圧が加って、その電圧時間積分に
比例する値に達し１時［刻ｔ２２以後逆電圧によって等
しい電圧時間積分て達したとき消滅する。トランジスタ
ＴＲ１がオンの時間、すなわち時刻ｔ１２〜ｔ２２が長
いとリセット時間ｔ２□〜ｔ２３も長くなる。リセット
期間は次のトランジスタＴＲ３がオンとなる時点まで、
すなわち時刻ｔ２３がｔ３１に達するまで可能である。
タＴＲ２への転流が行なわれ、まったく同様な動作とな
るので詳細な説明は省略する。トランスの励磁電流につ
いて述べると、トランスＴ１に関しては時刻ｔ１２〜ｔ
２□の間に正の巻線電圧が加って、その電圧時間積分に
比例する値に達し１時［刻ｔ２２以後逆電圧によって等
しい電圧時間積分て達したとき消滅する。トランジスタ
ＴＲ１がオンの時間、すなわち時刻ｔ１２〜ｔ２２が長
いとリセット時間ｔ２□〜ｔ２３も長くなる。リセット
期間は次のトランジスタＴＲ３がオンとなる時点まで、
すなわち時刻ｔ２３がｔ３１に達するまで可能である。
したがってトランジスタＴＲ，とトランジスタＴＲ，の
デユーティ比ｆｉ１：１０乃至１０：１程度まで変化で
きる。ダイオードＤ２をトランジスタのベース・エミッ
タ降服電圧より低イ電圧の定電圧ダイオードとし、トラ
ンスのリセット電流を相手側トランジスタのベース電流
に加算させることもできる。
デユーティ比ｆｉ１：１０乃至１０：１程度まで変化で
きる。ダイオードＤ２をトランジスタのベース・エミッ
タ降服電圧より低イ電圧の定電圧ダイオードとし、トラ
ンスのリセット電流を相手側トランジスタのベース電流
に加算させることもできる。
く効 果〉
以上のように本発明によれば、単位インバータ駆動用の
２個のパルストランスをダイオードを介して３次巻線で
結合することによって、トランスの磁束リセット動作を
損なうことなく短絡モードの発生を防止することができ
、デユーティ比可変駆動を効果的に行なうことができる
。
２個のパルストランスをダイオードを介して３次巻線で
結合することによって、トランスの磁束リセット動作を
損なうことなく短絡モードの発生を防止することができ
、デユーティ比可変駆動を効果的に行なうことができる
。
第１図は本発明のトランジスタインバータの駆動回路の
一実施例の回路図、第２図は同実施例の各部電圧電流波
形図、第３図（ａ）（ｂｌは同実施例の転流動作説明用
回路図、第４図は従来のトランジスタインバータ駆動回
路の回路図、第５図は同従来回路の各部電圧電流波形図
、第６図［ａ）（ｂｌは同従来回路の転流動作説明用回
路図である。 ＴＲ１、ＴＲ２・・・トランジスタ Ｔ１ ＩＴ２・・・パルストランス Ｄ、・・・ダイオード 代理人 弁理士 福 士 愛 彦（他２名）＋Ｖｃｃ 梢 （ａ） 第６図
一実施例の回路図、第２図は同実施例の各部電圧電流波
形図、第３図（ａ）（ｂｌは同実施例の転流動作説明用
回路図、第４図は従来のトランジスタインバータ駆動回
路の回路図、第５図は同従来回路の各部電圧電流波形図
、第６図［ａ）（ｂｌは同従来回路の転流動作説明用回
路図である。 ＴＲ１、ＴＲ２・・・トランジスタ Ｔ１ ＩＴ２・・・パルストランス Ｄ、・・・ダイオード 代理人 弁理士 福 士 愛 彦（他２名）＋Ｖｃｃ 梢 （ａ） 第６図
Claims (1)
- １、直流電源より交互にオンとなる２個のトランジスタ
によって負荷に交互の極性の電流を供給するトランジス
タインバータにおいて、２次巻線をそれぞれのトランジ
スタのベース・エミッタ間に接続した２個のパルストラ
ンスにそれぞれ３次巻線を設け、両トランスの３次巻線
をダイオードを介して結合し、上記一方のパルストラン
スに１次電流が与えられたとき、上記３次巻線、ダイオ
ードを通じて他方のパルストランスの２次巻線からトラ
ンジスタのベース逆電流を供給できるようにしたトラン
ジスタインバータの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181298A JPH0642785B2 (ja) | 1984-08-28 | 1984-08-28 | トランジスタインバ−タの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181298A JPH0642785B2 (ja) | 1984-08-28 | 1984-08-28 | トランジスタインバ−タの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6158480A true JPS6158480A (ja) | 1986-03-25 |
| JPH0642785B2 JPH0642785B2 (ja) | 1994-06-01 |
Family
ID=16098232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181298A Expired - Fee Related JPH0642785B2 (ja) | 1984-08-28 | 1984-08-28 | トランジスタインバ−タの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642785B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758941A (en) * | 1987-10-30 | 1988-07-19 | International Business Machines Corporation | MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit |
| GB2528894A (en) * | 2014-08-01 | 2016-02-10 | Eisergy Ltd | Power factor correction stages in power conversion |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5296316A (en) * | 1976-02-09 | 1977-08-12 | Densetsu Kiki Kogyo Kk | Inverter circuit |
| JPS5740379A (en) * | 1980-08-21 | 1982-03-05 | Yaskawa Electric Mfg Co Ltd | Igniting device for transistor inverter |
-
1984
- 1984-08-28 JP JP59181298A patent/JPH0642785B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5296316A (en) * | 1976-02-09 | 1977-08-12 | Densetsu Kiki Kogyo Kk | Inverter circuit |
| JPS5740379A (en) * | 1980-08-21 | 1982-03-05 | Yaskawa Electric Mfg Co Ltd | Igniting device for transistor inverter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758941A (en) * | 1987-10-30 | 1988-07-19 | International Business Machines Corporation | MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit |
| GB2528894A (en) * | 2014-08-01 | 2016-02-10 | Eisergy Ltd | Power factor correction stages in power conversion |
| GB2528894B (en) * | 2014-08-01 | 2017-05-10 | Eisergy Ltd | Power factor correction stages in power conversion |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0642785B2 (ja) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5983599A (ja) | ステップモ−タ駆動回路 | |
| US4002999A (en) | Static inverter with controlled core saturation | |
| US3663941A (en) | Dc to ac to dc converter having transistor synchronous rectifiers | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| US3624485A (en) | Surge current limiting circuitry for direct current to direct current chopper inverters | |
| US3289105A (en) | Temperature compensated transistor inverter | |
| JPS6158480A (ja) | トランジスタインバ−タの駆動回路 | |
| US3818313A (en) | Switched transistor power inverter circuit with saturable reactor current limiting means | |
| JPS60106364A (ja) | Ｄｃ／ｄｃコンバ−タ | |
| US4333139A (en) | Static inverter | |
| US4603307A (en) | Inverter using current steering saturable inductors or diodes | |
| US3638100A (en) | Circuit to prevent a transformer from presenting a low impedance upon core saturation | |
| JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
| JPS6314517A (ja) | トランジスタのベ−ス駆動回路 | |
| JPS5921279A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JPH031914B2 (ja) | ||
| JPS631592Y2 (ja) | ||
| KR940008908B1 (ko) | 주파수안정형 자려식 인버터회로 | |
| JPS5814713Y2 (ja) | トランジスタインバ−タ | |
| SU954991A1 (ru) | Источник питани посто нного напр жени | |
| JPS6361870B2 (ja) | ||
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| SU491941A1 (ru) | Преобразователь-стабилизатор посто нного напр жени | |
| SU1320881A1 (ru) | Транзисторный генератор пр моугольных колебаний |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |