JPS6158467A - スナバ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は自己消弧形サイリスタを使用し几半導体整流装
着の自己消弧形サイリスタのアノード、カソード間に自
己消弧形サイリスタ保護用コンデンサー（以下コンデン
サーと略称する）と自己消弧形サイリスタ保護用ダイオ
ード（以下ダイオードと略称する）の直列回路を含むス
ナバ−回路の実装の改良（二関する。

［発明の技術的背景及びその問題点］ 従来の半導体整流装置は転流ターンオンサイリスタ、い
わゆる通常のサイリスタを使用しオン状態からオフ状態
へ移行させるため転流回路と呼ばれる外部回路により主
回路の電流を零にする必要があり、短時間でターンオフ
させるため逆電圧を印加することが必要であつ７’Ｃ。

この転流回路は種々のものがあるが、一般的にはコンデ
ンサとりアクドルから構成され取付スペースが大きくな
り装置の小形化に対する要請に反する欠点があった。そ
こで最近ではゲート端子に正または負極性の制御信号を
加えること（二よりオン状態からオフ状態への切換え、
またはその逆の切換えを行うことのできる半導体素子（
例えばＧＴｏ素子）がパワーエレクトロニクスの主要デ
バイスの一つ（二位置付けされるようになり、前述の転
流回路を不要とし小形化のニーズに答えることが可能と
なってきた。

一般に半導体素子は許容される耐電圧値を超える電圧が
印加されると例えそれが短時間であっても破壊現象（−
至ることが多い。し次がってインバータ装置の回路を用
いる場合にはこれらの破壊現象を防止するためスナバ−
回路を設けている。特（−自己消弧形サイリスタの性能
を発揮させる上ではこのスナバ−回路は非常に重要な保
護回路となる０ スナバ−回路は一般的にコンデンサの容量を大きくする
ことにより自己消弧形サイリスタにかかる過電圧を抑制
することができるが、不必要な増大は抵抗で消費される
電力損失を増大させるからスナバ−回路の漂遊インダク
タンスを極力小さくスナバ−コンデンサーを増大させる
ことなく過電圧を抑制することが望ましい。

この意味でダイオード、コンデンサと自己消弧形サイリ
スタの配線を極力短かくしインダクタンスの低減をはか
ることが非常に重要となる。第５図は一般的な自己消弧
形サイリスタ（以下ＧＴＯ素子を例に説明する）を使用
した半導体路流装置の回路を示しＧＴＯ素子１にオンオ
フ信号を流すゲート回路２が接続される。

そしてＧＴＯ素子１には並列にＧＴＯ素子１の保朦回路
であるスナバ−回路３が接続される。スナバ−回路３げ
コンデンサ４．ダイオード５１及び抵抗６から成る。

前記コンデンサ４はサージ等の過電圧を吸収しオフ電圧
上昇率ｄｖ７ａｔの抑制を図りＧＴＯ素子ｌにかかる過
電圧を低減させる。ダイオード５は抵抗６を有しバイパ
ス回路をつくりコンデンサ４に電流を流すとともにコン
デンｆ４の放′亀時ｉ：　Ｇ　ＴＯ素子１に電流が直接
流れない様に逆阻止作用をなしている。抵抗６はサージ
等の過電圧を吸収したコンデンサのエネルギーを放電し
また急激に流れないようＣ二電流の立上りを抑制するも
のでおる。

従来のＧＴＯ素子１の過電圧、オフ電圧上昇率ｄｖ７ａ
ｔを抑制する第５図のスナバ−回路を実装する半導体装
置は、第６図に示す様に、ＧＴＯ素子１のアノード、カ
ソード面に配置したヒートシンク７とともにＧＴＯ素子
１を圧接した（圧接機構は省略）スタック８の近傍にコ
ンデンサ４．ダイオード５を取付はコンデンサ４とダイ
オード５とヒートシンク７間は電線９で接続している。

この様な従来の構成であるとコンデンサ４１ダイオード
５がヒートシンク７の近傍に配置されているとはいえ、
ＧＴＯ素子１のアノード、カソード間までの配線インダ
クタンス分が大きくなってＧＴＯ素子１に許容される耐
電圧値以上の過電圧が加わＩＩ）ＧＴＯ素子１が破壌す
る恐れがあ０ＧＴＯ素子の特性を活しきれない場合もあ
る。

［発明の目的コ 本発明は自己消弧形サイリスタに並列に接続した自己消
弧形サイリスタを保護するスナバ−回路の配線を最短に
しインダクタンスを低減させることに依り自己消弧形サ
イリスタの性能を充分に発揮させ半樽体敲流：装置の小
形、軽量化に大きく貢献出来るスナバ−回路を提供する
ことを目的とする０ ［づ。明の概要］ 本発明は前記コンデンサに、前記ダイオードの一端子を
配線することなく直接取付けられる端子部を設け、その
コンデンサを自己消弧形サイリスタを圧接しているヒー
トシンクの一部に直接取付けるか、まｆｃは前記ヒート
シンクの近傍に取付け、コンデンサとダイオード間の配
線を不要とし且つスナバ−回路を最小本数、最短距離に
て配線しインダクタンスを極少にしＧＴＯ素子の性能を
充分に発揮させることのできるようにしたものである。

［発明の実施例］ 以下本発明の実施例をＧＴＯ素子（ターンオフサイリス
タ）を使用した例（二とり第１図、第２図により説明す
る０スナバ−回路の構成は第５図と同様に構成される。

第１図は半導体整流装置のスタック正面図を示す０第２
図は第１図のＸ−Ｘ断面を表わす。

ＧＴＯ素子１のアノード、カソード面に配置したヒート
シンク７とＧＴＯ素子１を圧接保持しスタック８を構成
している。ヒートシンク７の一部にコンデンサー４が直
接取付けられており前記コンデンサ４の一端子は端子を
絶縁する碍子４ａを有し、めねじが切られており、スタ
ッド型のダイオード５の陽極が直接ねじ込み取付けられ
ている。

第１図、第２図で明らかの様にこのコンデンサ４は一端
子形でありケース自身が導電性金属で構成されケース自
身の取付穴とＧＴＯ素子１を、圧接しているヒートシン
ク７にネジで取付けることによりＧＴＯ素子１のアノー
ドと電気的に接続されたことになる。そしてＧＴＯ素子
１のカンードとダイオード５のカンード端子５ａの間は
最短長さの一本の電線９により電気的に接続されたスナ
バ−回路を構成している。

第３図は他の実施例を表わしコンデンサ４は本発明実施
例と同様（ニ一端子形であるが、平形ダイオード５で直
接取付けられる平面形状にし平形ダイオード５をネジで
取付けること：二依り電気的にコンデンサ４と接続され
る。平形ダイオード５のカンード端子５ａはヒートシン
ク７：二電線９で配線される。第４図は更（二個の実施
例を表わしＧＴＯ素子１の容量、ヒートシンク７の形状
、コンデンサ４の容量に応じヒートシンクに近接させコ
ンデンサを取付ける場合、あるいにコンデンサ４のケー
ス自身を電気的に絶縁する場合の構成である。

コンデンサ４の一端子４ａは第２図あるいは第３図の様
にダイオードを直接取付けられる端子構造であり、ケー
ス自身は一般のコンデンサＰｌ様電気的に絶縁され７’
Ｃ２端子構造である。この場合ＧＴＯ素子１のアノード
、カノードへの接続は各々配線する必要があるが、ＢＵ
Ｓ　　ＢＡＲ等を使用し、形状を平たくし且つ最短にす
ることにより充分にインダクタンスを減少させることが
でさる０［発明の効果コ 以上の様（二本発明による構成であるとコンデンサとダ
イオードとが密接した状態で取付けられ、特に中小容量
クラスの半導体整流装置についてはコンデンサをＧＴＯ
素子を圧接しているヒートシンク上に直接取付けること
によりＧＴＯ素子のアノード側とコンデンサは電気的に
接続されたこととなる。つまりＧＴＯ素子に並列に設け
られたスナバ−回路の配線はダイオードと、ＧＴＯ素子
を圧接しているヒートシンク間のみで最少、且つ最短に
なる。従ってスナバ−回路のインダクタンスを極小にて
きＧＴＯ素子の性能を充分に発揮させることができ、半
導体整流装置の製作９組立が容易に７なり小形、軽金化
を図れる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す正匍側の構成図、第２
図は第１図のＸ−Ｘ断面図、第３図、第４図は本発明の
それぞれ異なった他の実施例を示す各々の構成図、第５
図は一般のＧＴＯ素子を使用したスナバ−回路図、第６
図は第５図の従来例を示す構成図である。 １・・・ＧＴＯ２・・・ゲート回路 ３・・・スナバ−ＤＯ路　　４・・・コンデンサ４ａ・
・・碍子　　　　　５・・・ダイオード６・・・抵抗器
　　　　　７・・・ヒートシンク８・・・スタック　　
　　９・・・電線代理人　弁理士　則　近　憲　佑（ほ
か１名）￥Ｓ１図　　　第３図 第５図

Claims (1)

【特許請求の範囲】
1. （１）自己消弧形サイリスタのアノード、カソード間に
   少なくとも保護用コンデンサーと保護用ダイオードの直
   列回路を接続して成るスナバー回路において、前記保護
   コンデンサーの一端に、前記保護用のダイオードの一端
   子を配線することなく直接取付けられる端子部を設け、
   前記保護用コンデンサーの他端を保護用コンデンサーの
   ケースとし、該ケースを前記自己消弧形サイリスタを圧
   接しているヒートシンクの一方に取付けヒートシンクの
   他方と前記保護用ダイオードの他端のみを配線接続した
   ことを特徴とするスナバー回路。