JPS6156523B2 - - Google Patents

Info

Publication number
JPS6156523B2
JPS6156523B2 JP12267078A JP12267078A JPS6156523B2 JP S6156523 B2 JPS6156523 B2 JP S6156523B2 JP 12267078 A JP12267078 A JP 12267078A JP 12267078 A JP12267078 A JP 12267078A JP S6156523 B2 JPS6156523 B2 JP S6156523B2
Authority
JP
Japan
Prior art keywords
control
output
dδu
deviation signal
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12267078A
Other languages
Japanese (ja)
Other versions
JPS5549705A (en
Inventor
Kazushi Taoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP12267078A priority Critical patent/JPS5549705A/en
Publication of JPS5549705A publication Critical patent/JPS5549705A/en
Publication of JPS6156523B2 publication Critical patent/JPS6156523B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】 本発明は電子計算機を用いてプロセスをフイー
ドバツク制御するプロセス制御装置に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a process control device that performs feedback control of a process using an electronic computer.

電子計算機によつてプロセスをフイードバツク
制御するには電子計算機に接続される入力装置に
よつてプロセス量を入力し、それに適当な演算を
施して制御出力を求め、それを電子計算機に接続
される出力装置によつてプロセスに出力する必要
がある。
To perform feedback control of a process using an electronic computer, input the process quantity through an input device connected to the electronic computer, perform appropriate calculations on it to obtain the control output, and output it to the output connected to the electronic computer. It is necessary to output to the process by the device.

第1図に従来行なわれている電子計算機による
プロセスのフイードバツク制御のブロツク図を示
す。
FIG. 1 shows a block diagram of conventional process feedback control using an electronic computer.

第1図において、入力装置3はプロセス1より
アナログ量Auを入力し、それをA/D変換器に
よつてデイジタル量Duに変換し電子計算機5に
与える。電子計算機5はDuと制御目標値Du0との
偏差Dδuを計算する。次に制御出力演算部4は
偏差Dδuをもとに、それに対して比例、積分、
微分演算等を施し制御出力DYを得る。得られた
制御出力DYは出力装置2内のD/A変換器によ
つてアナログ量AYに変換されプロセス1に出力
される。通常入力装置3からの入力Du及び出力
装置2への出力DYは固定小数点で表わされ、又
制御出力演算部4で行なう演算は浮動小数点で行
なわれる。その為に固定小数点で表わされている
Dδuをフオーマツト変換して浮動小数点に直
し、そののち制御出力演算部4で浮動小数点を行
ない、その結果を再び固定小数点に変換してDY
を得る必要がある。
In FIG. 1, an input device 3 inputs an analog quantity Au from a process 1, converts it into a digital quantity Du by an A/D converter, and supplies it to a computer 5. The electronic computer 5 calculates the deviation Dδu between Du and the control target value Du 0 . Next, based on the deviation Dδu, the control output calculation unit 4 calculates proportional, integral,
Perform differential calculations, etc. to obtain control output DY. The obtained control output DY is converted into an analog quantity AY by a D/A converter in the output device 2 and output to the process 1. Normally, the input Du from the input device 3 and the output DY to the output device 2 are expressed in fixed point numbers, and the calculations performed by the control output calculation section 4 are performed in floating point numbers. To do this, Dδu, which is expressed as a fixed point number, is converted into a floating point number by converting it into a floating point number, and then the control output calculation section 4 performs floating point processing, and the result is converted back to a fixed point number.
It is necessary to obtain

最近、このような単純なフイードバツク制御は
マイクロコンピユータを使用して行なう傾向にあ
るが、通常のマイクロコンピユーターは浮動小数
点演算機能を持つていないものが多いし、又持つ
ていたとしても浮動小数点数の演算及び固定小数
点数から浮動小数点数への変換又はその逆の変換
に時間がかかり、速い周期の制御には不向きであ
る。
Recently, there has been a tendency to use microcomputers to perform such simple feedback control, but most microcomputers do not have floating-point arithmetic functions, and even if they do, they cannot process floating-point arithmetic. It takes time to perform calculations and convert fixed-point numbers to floating-point numbers or vice versa, making it unsuitable for fast cycle control.

本発明はこの点に鑑みてなされたものであり、
浮動小数点演算機能を持たない電子計算機、又は
持つていたとしてもプロセスの制御周期に比べて
遅い電子計算機においても速い周期のフイードバ
ツク制御を可能ならしめるプロセス制御装置を提
供するものである。
The present invention has been made in view of this point,
To provide a process control device that enables fast-cycle feedback control even in an electronic computer that does not have a floating-point arithmetic function, or even if it does have it, the computer has a slower control cycle than the process control cycle.

本発明の基本的構成を第2図に示す。 The basic configuration of the present invention is shown in FIG.

第2図と第1図の相違は、第1図に於ける制御
出力演算部4がテーブル検索部6に置きかわつて
いる点である。
The difference between FIG. 2 and FIG. 1 is that the control output calculation section 4 in FIG. 1 is replaced with a table search section 6.

プロセスのアナログ量Auは入力装置3の中の
A/D変換器によりデイジタル量Duに変換され
る。デイジタル量Duのビツト数はA/D変換器
のビツト数によるが、仮にA/D変換器が符号ビ
ツトを含めて11ビツトであるとするとDuは−
1024≦Du≦+1023の範囲にある整数である。そ
の為Dδuも−1024≦Dδu≦+1023の範囲の整
数になる。出力装置2のD/A変換器のビツト数
は入力装置3のA/D変換器のビツト数より多い
必要はない為、仮に出力装置2のD/A変換器の
ビツト数も符号ビツトを含めて11ビツトであると
するとDYは−1024≦DY≦+1023の範囲にある整
数である。
The analog quantity Au of the process is converted by an A/D converter in the input device 3 into a digital quantity Du. The number of bits of the digital quantity Du depends on the number of bits of the A/D converter, but if the A/D converter is 11 bits including the sign bit, Du is -
It is an integer in the range of 1024≦Du≦+1023. Therefore, Dδu also becomes an integer in the range of −1024≦Dδu≦+1023. Since the number of bits of the D/A converter of output device 2 does not need to be greater than the number of bits of the A/D converter of input device 3, suppose that the number of bits of the D/A converter of output device 2 also includes the sign bit. Assuming that there are 11 bits, DY is an integer in the range -1024≦DY≦+1023.

すなわち、最終的な制御出力DYを得るには、−
1024≦Dδu≦+1023の範囲にある整数値を入力
とし−1024≦DY≦+1023の範囲にある整数値で
ある制御出力DYを求めれば良い。
That is, to obtain the final control output DY, −
The control output DY, which is an integer value in the range -1024≦DY≦+1023, may be obtained by inputting an integer value in the range of 1024≦Dδu≦+1023.

DδuとDYとの関係は前もつて判つているの
であるから、従来のように実時間で演算して求め
る必要はなく第3図に示すようなテーブルを作成
し前もつて計算機の記憶装置内に保存しておけば
よい。第3図における絶対番地とは記憶装置内の
番地であり、第3図によれば記憶装置内のA0
地から上記テーブルが保存されている事になる。
DY(Dδu)はDδuに対応する出力を表わし
ており、例えばDδu=0の時はA0+1024番地
にあるDY(0)を記憶装置から取り出して出力
すれば良い。このテーブルを使えばDδuに対応
するDY(Dδu)が保存してある番地Aは、以
下の式で求めれば良い。
Since the relationship between Dδu and DY has already been known, there is no need to calculate it in real time as in the past, but instead create a table like the one shown in Figure 3 and store it in the computer's storage device. You can save it to . The absolute address in FIG. 3 is an address in the storage device, and according to FIG. 3, the above table is stored starting from address A0 in the storage device.
DY(Dδu) represents the output corresponding to Dδu. For example, when Dδu=0, DY(0) at address A 0 +1024 may be taken out from the storage device and output. Using this table, the address A where DY (Dδu) corresponding to Dδu is stored can be found using the following formula.

A=A0+1024+Dδu ……(1) 上式でA0は前もつてわかつているのであるか
らA1=A0+1024とすると A=A1+Dδu ……(2) という一回の足し算でDδuに対応する出力DY
(Dδu)の番地を求める事ができる。
A=A 0 +1024+Dδu ...(1) Since A 0 in the above equation is known in advance, if A 1 =A 0 +1024, A=A 1 +Dδu ...(2) Dδu can be obtained by one addition. Output DY corresponding to
The address of (Dδu) can be found.

第4図に電子計算機で行なう上記処理の流れを
フローチヤートに示す。
FIG. 4 is a flowchart showing the flow of the above processing performed by an electronic computer.

点線で図つた部分が第2図のテーブル検索部6
の処理である。入力装置3から入力されたDδu
をもとに偏差Dδuを計算する。Dδuに対応す
る出力DYは、(2)式によつて定まる番地に第3図
のテーブルに従つて記憶されたテーブル検索部の
内容である。従つて本発明によればプロセスから
の入力と制御出力との関係をテーブルとして記憶
しておく事により、制御出力を求める際に複雑な
演算を必要とせず、より速い周期でプロセスの制
御を行なう事ができる。
The part indicated by the dotted line is the table search section 6 in Fig. 2.
This is the process. Dδu input from input device 3
Calculate the deviation Dδu based on . The output DY corresponding to D.delta.u is the contents of the table search section stored in accordance with the table of FIG. 3 at the address determined by equation (2). Therefore, according to the present invention, by storing the relationship between the input from the process and the control output as a table, the process can be controlled at a faster cycle without requiring complicated calculations when determining the control output. I can do things.

上記説明に於ては偏差Dδuと制御出力DYと
が一対一に対応する場合について述べてきた。こ
れは例えば偏差Dδuに一定の比例定数Kを乗じ
たものを制御出力DYとするようないわゆる比例
制御(P制御)の場合である。
In the above explanation, the case has been described where the deviation Dδu and the control output DY have a one-to-one correspondence. This is the case, for example, in the case of so-called proportional control (P control) in which the control output DY is obtained by multiplying the deviation Dδu by a constant proportionality constant K.

本発明は、さらに制御出力DYが過去の偏差D
δuの積算値に比例するような積分制御(I制
御)にも応用する事ができる。なお、積分制御は
2重積分以上の多重積分制御であつてもよいこと
は勿論である。
The present invention further provides that the control output DY is equal to the past deviation D
It can also be applied to integral control (I control) that is proportional to the integrated value of δu. It goes without saying that the integral control may be multiple integral control of double integral or more.

積分制御に応用する場合のフローチヤートの一
例を第5図に示す。第5図に於て点線で囲つた部
分6は第2図のテーブル検索部6で行なう処理の
流れである。第5図に於て偏差Dδuは偏差積算
部7で積算される。この積算値ΣDδuと制御出
力DYとが一対一に対応するように絶対番地Aが
(2)式のかわりに A=A1+ΣDδu ……(3) によつて求められるように構成されている。第5
図は第4図に偏差積算部7が追加されているだけ
であり、偏差Dδuの積算には浮動小数点での加
算は不要で、固定小数点数のままできるので、浮
動小数点演算機能を持たない電子計算機又は持つ
ていてもそのスピードが制御周期に比べて遅い電
子計算機に適用する事が容易である。
An example of a flowchart when applied to integral control is shown in FIG. A portion 6 surrounded by a dotted line in FIG. 5 is the flow of processing performed by the table search section 6 of FIG. 2. In FIG. 5, the deviation Dδu is integrated by the deviation integration section 7. The absolute address A is set so that this integrated value ΣDδu and the control output DY correspond one-to-one.
Instead of formula (2), it is configured to be obtained by A=A 1 +ΣDδu...(3). Fifth
The figure is the same as in Figure 4 except that the deviation accumulator 7 is added, and the accumulation of the deviation Dδu does not require floating-point addition and can be done as a fixed-point number. It is easy to apply to a computer or an electronic computer whose speed is slower than the control cycle even if it has one.

上記は比例制御と積分制御について述べたが、
同様に微分制御(D制御)にも応用する事ができ
る。
The above mentioned proportional control and integral control, but
Similarly, it can be applied to differential control (D control).

微分制御に応用する場合のフローチヤートの一
例を第6図に示す。第6図に於て点線で囲つた部
分6は第2図のテーブル検索部6で行なう処理の
流れである。第4図と第6図との相違は、第6図
に於ては、微分制御を行なう為の演算部8が追加
されているだけである。演算部8ではDDδu=
Dδu−Dδu*の演算を行なう。ここでDδu
*は、前回の偏差である。すなわち今回の偏差D
δuと前回の偏差Dδu*の差DDδuを求め、
DDδuと制御出力DYとが一対一に対応するよう
に絶対番地Aが(2)式の代りに A=A1+DDδu ……(4) によつて求められるように構成されている。微分
制御を行なう為の演算部8で行なう減算は固定小
数点数のまま行なう事ができるので、浮動小数点
演算機能を持たない電子計算機又は持つていても
その速度が制御周期に比べて遅い電子計算機に対
しても適用が容易である。なお、微分制御は2階
微分以上の多階微分制御であつてもよいことは勿
論である。
An example of a flowchart when applied to differential control is shown in FIG. A portion 6 surrounded by a dotted line in FIG. 6 is the flow of processing performed by the table search section 6 of FIG. 2. The only difference between FIG. 4 and FIG. 6 is that in FIG. 6, an arithmetic unit 8 for performing differential control is added. In the calculation unit 8, DDδu=
The calculation Dδu-Dδu * is performed. Here Dδu
* is the previous deviation. In other words, the current deviation D
Find the difference DDδu between δu and the previous deviation Dδu * ,
The absolute address A is determined by A=A 1 +DDδu (4) instead of equation (2) so that DDδu and control output DY correspond one-to-one. Since the subtraction performed in the arithmetic unit 8 for performing differential control can be performed using fixed-point numbers, it is suitable for electronic computers that do not have floating-point arithmetic functions or whose speed is slower than the control cycle even if they do have floating-point arithmetic functions. It is also easy to apply. Note that it goes without saying that the differential control may be multi-order differential control that is higher than second-order differential control.

次に第7図に、第4図、第5図、第6図を組み
合わせて比例・積分・微分制御(PID制御)を行
なう場合のフローチヤートを示す。
Next, FIG. 7 shows a flowchart when performing proportional/integral/derivative control (PID control) by combining FIGS. 4, 5, and 6.

尚この場合には、一般的には比例制御を行なう
為のテーブル、積分制御を行なう為のテーブル、
微分制御を行なう為のテーブルの3種類のテーブ
ルが必要である。第7図の点線で囲つた部分6は
第2図のテーブル検索部6で行なう処理の流れで
ある。比例制御を行なう為のテーブルは電子計算
機の記憶装置内のA′0番地から保存されており、
積分制御を行なう為のテーブルはA′1番地から微
分制御を行なう為のテーブルはA′2番地から保存
されているとする。各テーブルに於いてDδu=
0,ΣDδu=0,DDδu=0に対応する番地
A0,A1,A2を使うと、Dδuに対応する比例制
御出力DYPの保存番地AP及びΣDδuに対応す
る積分制御出力DYIの保存番地AI及びDDδuに
対応する微分制御出力DYDの保存番地ADはそれ
ぞれ下記式によつて求める事ができる。
In this case, generally a table for proportional control, a table for integral control,
Three types of tables are required for differential control. A portion 6 surrounded by a dotted line in FIG. 7 is the flow of processing performed by the table search unit 6 in FIG. 2. The table for proportional control is stored starting from address A'0 in the computer's storage device.
It is assumed that the table for performing integral control is stored from address A'1 and the table for performing differential control is stored from address A'2 . At each table, Dδu=
Address corresponding to 0, ΣDδu=0, DDδu=0
Using A 0 , A 1 , A 2 , the storage address A P of the proportional control output DY P corresponding to Dδu and the storage address A P of the integral control output DY I corresponding to ΣDδu and the differential control output DY corresponding to DDδu The storage address A D of D can be calculated using the following formula.

P=A0+Dδu AI=A1+ΣDδu AD=A2+DDδu 上記AP,AI,ADを使つて、各テーブルを検
索する事により求められた比例制御の出力DYP
積分制御の出力DYI、微分制御の出力DYDは、最
後に加え合わされ制御出力DYとなつて電子計算
機に接続される出力装置2に出力される。
A P =A 0 +Dδu A I =A 1 +ΣDδu A D =A 2 +DDδu Proportional control output DY P obtained by searching each table using the above A P , A I , and A D ,
The output DY I of the integral control and the output DY D of the differential control are finally added together to form a control output DY, which is output to an output device 2 connected to a computer.

以上のように本発明によればプロセスからの入
力と制御出力との関係をテーブルとして記憶して
おく事により、制御出力を求める際に複雑な演算
を必要とせず、より速い周期でプロセスの制御を
行なう事ができる。
As described above, according to the present invention, by storing the relationship between the input from the process and the control output as a table, there is no need for complex calculations when determining the control output, and the process can be controlled at a faster cycle. can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は電子計算機を用いた従来のフイードバ
ツク制御を示すブロツク図、第2図は本発明の基
本的構成を示すブロツク図、第3図は電子計算機
の記憶装置に保存される入出力の関係を表わすテ
ーブル、第4図〜第7図はそれぞれ本発明を比例
制御、積分制御、微分制御、およびPID制御に応
用した場合のフローチヤートである。 1……プロセス、2……出力装置、3……入力
装置、4……制御出力演算部、5……電子計算
機、6……テーブル検索部。
Figure 1 is a block diagram showing conventional feedback control using a computer, Figure 2 is a block diagram showing the basic configuration of the present invention, and Figure 3 is the relationship between input and output stored in the storage device of the computer. 4 to 7 are flowcharts when the present invention is applied to proportional control, integral control, differential control, and PID control, respectively. DESCRIPTION OF SYMBOLS 1...Process, 2...Output device, 3...Input device, 4...Control output calculation unit, 5...Electronic computer, 6...Table search unit.

Claims (1)

【特許請求の範囲】[Claims] 1 プロセスから得られたアナログ信号をデイジ
タル量に変換して電子計算機に入力し、この電子
計算機内でフイードバツク量と制御目標値とから
偏差信号を求め、この偏差信号に応じた制御出力
を求め、この制御出力をアナログ量に変換してプ
ロセスに出力し、これによつてプロセスをフイー
ドバツク制御するプロセス制御装置において、デ
イジタル量で求められたプロセス偏差信号、プロ
セス偏差信号の積分値またはプロセス偏差信号の
微分値のうち、少なくともプロセス偏差信号を含
む複数の値に夫々対応する制御出力のテーブルを
別々に設け、これら複数の値を夫々引数として前
記複数のテーブルから夫々適正な制御出力を検索
し、これら複数の制御出力を組み合わせてプロセ
スに対する出力値を求め、この出力値をアナログ
量に変換して出力することを特徴とするプロセス
制御装置。
1. Converting the analog signal obtained from the process into a digital quantity and inputting it into a computer, calculating a deviation signal from the feedback amount and the control target value within the computer, calculating a control output according to this deviation signal, In a process control device that converts this control output into an analog quantity and outputs it to the process, thereby providing feedback control of the process, the process deviation signal, the integral value of the process deviation signal, or the process deviation signal obtained as a digital quantity is used. Separate tables of control outputs corresponding to a plurality of values including at least a process deviation signal among the differential values are provided separately, and appropriate control outputs are searched from the plurality of tables using each of these plurality values as arguments. A process control device that combines a plurality of control outputs to obtain an output value for a process, converts this output value into an analog quantity, and outputs the converted value.
JP12267078A 1978-10-06 1978-10-06 Process control unit Granted JPS5549705A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12267078A JPS5549705A (en) 1978-10-06 1978-10-06 Process control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12267078A JPS5549705A (en) 1978-10-06 1978-10-06 Process control unit

Publications (2)

Publication Number Publication Date
JPS5549705A JPS5549705A (en) 1980-04-10
JPS6156523B2 true JPS6156523B2 (en) 1986-12-03

Family

ID=14841722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12267078A Granted JPS5549705A (en) 1978-10-06 1978-10-06 Process control unit

Country Status (1)

Country Link
JP (1) JPS5549705A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57135894U (en) * 1981-02-20 1982-08-24
JPS58138103U (en) * 1982-03-06 1983-09-17 株式会社東芝 Feedback control device
JPS6112115U (en) * 1984-06-25 1986-01-24 株式会社アドバンテスト Temperature control device for IC test equipment
JPS60144803A (en) * 1984-12-14 1985-07-31 Hitachi Ltd Feedback controller
JP4493017B2 (en) * 2004-12-21 2010-06-30 財団法人電力中央研究所 Method, apparatus and program for correcting energy system operation plan corresponding to parameter change

Also Published As

Publication number Publication date
JPS5549705A (en) 1980-04-10

Similar Documents

Publication Publication Date Title
US5220524A (en) Machine method to perform newton iterations for reciprocals
US6055555A (en) Interface for performing parallel arithmetic and round operations
US5206823A (en) Apparatus to perform Newton iterations for reciprocal and reciprocal square root
US5157624A (en) Machine method to perform newton iterations for reciprocal square roots
JPH04127364A (en) Product sum calculating device
JPH03171324A (en) Circuit and method for calculating square root of operand
JPS6156523B2 (en)
US5361219A (en) Data circuit for multiplying digital data with analog
Lahari et al. High Speed Floating Point Multiply Accumulate Unit using Offset Binary Coding
US4990915A (en) Signal processing device such as a digital filter utilizing redundant binary expression and operating method therefor
JP2578482B2 (en) Floating point arithmetic unit
SE9203683L (en) Device for converting a binary floating point into a 2 logarithm in binary form or vice versa
JPH03192429A (en) Square root arithmetic unit
JP2951685B2 (en) Fixed-point arithmetic unit
WO2022088157A1 (en) Floating-point number computing circuit and floating-point number computing method
KR20010067226A (en) Interpolation method and apparatus
JPH0371331A (en) Multiplier
JP2972326B2 (en) Square root calculator
JPS63240626A (en) Function computing element
Jain et al. Floating-point nonlinear DSP coprocessor cell-Two cycle chip
SU676986A1 (en) Digital function generator
JP2797773B2 (en) Reciprocal arithmetic unit
JPS6395535A (en) Arithmetic processing system
JP2960595B2 (en) Digital signal processor
JP2870018B2 (en) Product-sum operation circuit