JPS615619A - Transistor circuit - Google Patents

Transistor circuit

Info

Publication number
JPS615619A
JPS615619A JP12503284A JP12503284A JPS615619A JP S615619 A JPS615619 A JP S615619A JP 12503284 A JP12503284 A JP 12503284A JP 12503284 A JP12503284 A JP 12503284A JP S615619 A JPS615619 A JP S615619A
Authority
JP
Japan
Prior art keywords
transistor
collector
transistors
load
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12503284A
Other languages
Japanese (ja)
Inventor
Masataka Osada
昌登 長田
Koji Nitta
新田 幸二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP12503284A priority Critical patent/JPS615619A/en
Publication of JPS615619A publication Critical patent/JPS615619A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To reduce breakdowns and deterioration due to malfunction of a transistor (TR) by providing a resistance between the emitter and collector of a TR in a bipolar driving circuit. CONSTITUTION:Resistances 13-16 are connected between collectors and emitters of TRs 5-8 respectively. Resistance values of the resistances 13 and 15 and resistance values of the resistances 14 and 16 are set equal. When all of the TRs 5-8 are turned off with control signals from input terminals 1-4, the voltage at a point C is partial voltage of a power source 18 depending upon the resistance values of the resistances 13 and 14 and the voltage at a point D is a partial voltage of the power source 18 based upon the resistance values of the resistances 15 and 16. Consequently, the potential difference between the points C and D is eliminated and no load current I flows. Consequently, breakdowns and deterioration due to malfunction of a TR are reduced.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、バイポーラ駆動回路からなるトランジスタ回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a transistor circuit comprising a bipolar drive circuit.

(従来の技術) 第3図は、従来のバイポーラ駆動回路の回路図である。(Conventional technology) FIG. 3 is a circuit diagram of a conventional bipolar drive circuit.

同図において、31〜34はトランジスタ35〜38を
0N10FFさせる制御信号が入力される入力端子、3
5〜38はスイッチング動作を行なうトランジスタ、3
9は負荷、40は電源である。電源40の正極側はトラ
ンジスタ35 、37のエミッタに接続され、負極側は
トランジスタ38 、38のエミッタに接続されている
。また、トランジスタ35のコレクタはトランジスタ3
6のコレクタに接続され、トランジスタ37のコレクタ
はトランジスタ38のコレクタに接続される。トランジ
スタ35 、3eの各コレクタの接続共通部とトランジ
スタ3? 、 3Bの各コレクタの接続共通部との間に
負荷39が挿入されて接続される。
In the same figure, 31 to 34 are input terminals to which a control signal for turning the transistors 35 to 38 into 0N10FF is input;
5 to 38 are transistors that perform switching operations; 3;
9 is a load, and 40 is a power supply. The positive side of the power supply 40 is connected to the emitters of transistors 35 and 37, and the negative side is connected to the emitters of transistors 38 and 38. Further, the collector of the transistor 35 is connected to the transistor 3
6, and the collector of transistor 37 is connected to the collector of transistor 38. The common connection between the collectors of transistors 35 and 3e and transistor 3? , 3B, a load 39 is inserted and connected between the common connection portion of each collector.

次に、動作について説明すると、入力端子31〜34か
ら制御信号が入力されてトランジスタ35 、38がO
N状態、トランジスタ38 、37がOFF状態の時、
負荷38を介して負荷電力I、ヰが流れ、トランジスタ
35 、3BがOFF状態、トランジスタ313 、3
?がON状態の時、負荷39を介して負荷電流1.4と
逆方向に流れる負荷電流I3’lが流れる。このような
バイポーラ駆動回路においてはトランジスタ35〜38
の状態により、負荷38に順、逆方向の負荷電流を流す
ことができる。
Next, to explain the operation, control signals are input from the input terminals 31 to 34, and the transistors 35 and 38 are turned off.
N state, when transistors 38 and 37 are OFF state,
Load power I, I flows through the load 38, transistors 35 and 3B are in the OFF state, and transistors 313 and 3
? When is in the ON state, a load current I3'l flows through the load 39 in the opposite direction to the load current 1.4. In such a bipolar drive circuit, transistors 35 to 38
Depending on the state, a load current can be passed through the load 38 in the forward or reverse direction.

しかしながら、入力端子31〜34に入力される制御信
号が乱れた場合つまりトランジスタ35 、3Eiが同
時にON状態となった場合、トランジスタ35 、38
に大電流が流れるためにトランジスタの破壊、劣化し、
またノイズ発生源となり他の回路1機器の誤動作の原因
となりさらに不必要な電力を消費するという問題点があ
る。また、トランジスタ37゜38が同時にON状態と
なった場合も同様である。一般に負荷電流を大きく取り
たい場合にはトランジスタ35〜38にダーリントント
ランジスタを使用する場合が多い。この場合、ダーリン
トントランジスタの電流増幅率が大きいので、入力端子
31〜34に入力される制御信号に関゛係なくトランジ
スタ35〜38がON状態となってしまう、これを図面
に基づいて説明する。
However, if the control signals input to the input terminals 31 to 34 are disturbed, that is, if the transistors 35 and 3Ei are turned on at the same time, the transistors 35 and 38
Due to the large current flowing through the transistor, the transistor is destroyed and deteriorated.
Further, there is a problem in that it becomes a source of noise, causes malfunction of other circuit 1 equipment, and further consumes unnecessary power. Further, the same applies when the transistors 37 and 38 are turned on at the same time. Generally, when a large load current is desired, Darlington transistors are often used for the transistors 35-38. In this case, since the current amplification factor of the Darlington transistor is large, the transistors 35 to 38 are turned on regardless of the control signals input to the input terminals 31 to 34. This will be explained based on the drawings.

第4図は、ダーリントントランジスタ1個を用いたバイ
ポーラ駆動回路の回路図である。同図において、41は
ダーリントントランジスタ42を0N10FFさせる制
御信号が入力される入力端子、42はダーリントントラ
ンジスタ、43はダーリントントランジスタ42のベー
ス−コレクタ間の浮遊容量を等価的に表わすコンデンサ
、44は負荷、45はスイッチ、4Bは電源である。ダ
ーリントントランジスタ42のベースは入力端子41に
、コレクタは負荷44の一端に各々接続し、エミッタは
接地されている。
FIG. 4 is a circuit diagram of a bipolar drive circuit using one Darlington transistor. In the figure, 41 is an input terminal into which a control signal for turning the Darlington transistor 42 into 0N10FF is input, 42 is a Darlington transistor, 43 is a capacitor equivalently representing the stray capacitance between the base and collector of the Darlington transistor 42, 44 is a load, 45 is a switch, and 4B is a power supply. The base of the Darlington transistor 42 is connected to the input terminal 41, the collector is connected to one end of the load 44, and the emitter is grounded.

負荷44の他端はスイッチ45の一端に接続し、スイッ
チ45の他端は電源4Bの正極側に接続し、電源48の
負極側は接地されている。ここで、コンデンサ43の容
量つまりダーリントントランジスタ42ノベース・コレ
クタ間の浮遊容量をCo&+ダーリントントランジスタ
42のベースΦコレクタ電圧を■とする。今、スイッチ
45が閉じたとすると、コンデ(発明が解決しようとす
る問題点) しかしながら、ダーリントントランジスタ42は電流増
幅率hfaが大きいために微小電流Ibでもコレクタ電
流Ie=hチ巴*i6が流れることになる。
The other end of the load 44 is connected to one end of a switch 45, the other end of the switch 45 is connected to the positive side of the power source 4B, and the negative side of the power source 48 is grounded. Here, the capacitance of the capacitor 43, that is, the stray capacitance between the base and collector of the Darlington transistor 42 is Co&+the base Φ collector voltage of the Darlington transistor 42 is assumed to be . Now, if the switch 45 is closed, the problem to be solved by the invention is that the Darlington transistor 42 has a large current amplification factor hfa, so even if the current Ib is small, the collector current Ie = h chi tomoe * i6 will flow. become.

第2図の回路を第1図の回路に置換えた場合。When the circuit in Figure 2 is replaced with the circuit in Figure 1.

スイッチ45はトランジスタ35(又はトランジスタ3
7)、ダーリントントランジスタ42はトランジスタ3
e(又はトランジスタ38)、負荷44は対応なしとな
る。トランジスタ35がON状態となった場合、トラン
ジスタ3Bのベース・コレクタ間浮遊容量に短時間であ
るが微小電流iLが流れることによりトランジスタ3B
に大電流が流れ、トランジスタ35もしくはトランジス
タ3Bの破壊、劣化し、ノイズの発生、他の回路の誤動
作の原因となる。
The switch 45 is connected to the transistor 35 (or transistor 3
7), Darlington transistor 42 is transistor 3
e (or transistor 38) and load 44 are not supported. When the transistor 35 is turned on, a small current iL flows for a short time in the stray capacitance between the base and collector of the transistor 3B.
A large current flows through the transistor 35 or transistor 3B, causing destruction or deterioration of the transistor 35 or the transistor 3B, causing noise generation and malfunction of other circuits.

本発明は、これらの問題点を解決するためのもので、ト
ランジスタの誤動作による破壊、劣化を減少させ、発生
しているノイズを減少させて他の回路9機器゛の誤動作
を防ぐことができるトランジスタ回路を提供することを
目的とする。
The present invention is intended to solve these problems, and is a transistor that can reduce destruction and deterioration due to transistor malfunction, reduce generated noise, and prevent malfunction of other circuit devices. The purpose is to provide circuits.

′(問題点を解決するための手段) コレクタ・エミッタ回路を直列に接続した第1及び第3
のトランジスタと、コレクタ・エミッタ回路を直列に接
続した第2及び第4のトランジスタと、第1及び第3の
トランジスタの結合点と、第2及び第4のトランジスタ
の結合点の間に挿入される負荷とからなり、また第1な
いし第4のトランジスタのエミッタ・コレクタ間に抵抗
を各々接続し、しかも、前記第1.第2のトランジスタ
のエミッタφコレクタ間に接続した各抵抗の抵抗値を等
しく、かつ前記第3.第4のトランジスタのエミッタ・
コレクタ間に接続した各抵抗の抵抗値を等しくする。
(Means for solving the problem) The first and third collector-emitter circuits are connected in series.
, second and fourth transistors each having a collector-emitter circuit connected in series, a connection point between the first and third transistors, and a connection point between the second and fourth transistors. and a resistor is connected between the emitter and collector of each of the first to fourth transistors. The resistance values of the respective resistors connected between the emitter and the collector of the second transistor are made equal, and the resistance value of each resistor connected between the emitter and the collector of the third transistor is made equal. Emitter of the fourth transistor
Make the resistance values of each resistor connected between the collectors equal.

(作用) 2つの結合点の電位差が各結合点に接続された抵抗によ
って電源の分圧となり、4つのトランジスタの0N10
FF状態によって負荷に流れる電流方向5トランジスタ
のコレクタ電流の防止を制御する。
(Function) The potential difference between the two connection points becomes a voltage division of the power supply by the resistor connected to each connection point, and the voltage of the four transistors is 0N10.
Depending on the FF state, the current direction flowing to the load is controlled to prevent the collector current of the five transistors.

(実施例) 第1図は、本発明の一実施例を示す回路図である。同図
において、1〜4はトランンジスタ5〜8を0N10F
Fさせる制御信号が入力させる入力端子、5〜8はスイ
ッチング動作を行なうトランジスタ、8〜12は負荷1
7のコイルによる逆起電圧からトランジスタの耐圧破壊
を保護するダイオード、13〜16は抵抗、17は負荷
、18は電源である。入力端子1〜4はトランジスタ5
〜8のベースと各々接続している。電源18の正極側は
トランジスタ1のエミッタ、ダイオード8のアノード、
抵抗13の一端。
(Embodiment) FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the same figure, 1 to 4 indicate transistors 5 to 8 at 0N10F.
Input terminals to which the control signal for F is input; 5 to 8 are transistors that perform switching operations; 8 to 12 are load 1
7 is a diode that protects the transistor from breakdown due to the back electromotive force caused by the coil; 13 to 16 are resistors; 17 is a load; and 18 is a power supply. Input terminals 1 to 4 are transistors 5
~8 bases and are connected to each other. The positive side of the power supply 18 is the emitter of the transistor 1, the anode of the diode 8,
One end of resistor 13.

抵抗15の一端、ダイオー白1のアノード、トランジス
タ7のエミッタと共通接続し、負極側はトランジスタ8
のエミッタ、ダイオードloのカソード。
One end of the resistor 15, the anode of the diode 1, and the emitter of the transistor 7 are commonly connected, and the negative terminal is connected to the transistor 8.
emitter of, cathode of diode lo.

抵抗14の一端、抵抗1Bの一端、ダイオード12のカ
ソード、トランジスタ8のエミッタと共通接続している
。また、負荷17の一端はトランジスタ5のコレクタ、
トランジスタ8のコレクタ、ダイオード8のカソード、
ダイオード10のアノード、抵抗13の他端、抵抗14
の他端と共通接続し、この接続点を0点と量る。他端は
トランジスタ7のコレクタ、トランジスタ8のコレクタ
、ダイオード11のカソード、ダイオード12の7ノー
ド1.抵抗15の他端、抵抗1Bの他端と共通接続し、
この接続点をD点とする。ここで、抵抗13.15の抵
抗値は等しく、抵抗14.IEIの抵抗値は等しい。ま
た、負荷17はリアクタンス性負荷である。今、0点か
ら負荷17を介してD点へ流れる負荷電流工の方向を正
とする。
It is commonly connected to one end of the resistor 14, one end of the resistor 1B, the cathode of the diode 12, and the emitter of the transistor 8. Further, one end of the load 17 is the collector of the transistor 5,
collector of transistor 8, cathode of diode 8,
Anode of diode 10, other end of resistor 13, resistor 14
Connect in common with the other end, and measure this connection point as 0 point. The other end is the collector of transistor 7, the collector of transistor 8, the cathode of diode 11, and the 7 node 1 of diode 12. Commonly connect the other end of the resistor 15 and the other end of the resistor 1B,
Let this connection point be point D. Here, the resistance values of resistors 13.15 and 14.15 are equal. The resistance values of IEI are equal. Further, the load 17 is a reactive load. Now, assume that the direction of the load current flowing from point 0 to point D via load 17 is positive.

次に動作について説明する。入力端子1,4から入力さ
れた制御信号によってトランジスタ5.8がON状態、
入力端子2.3から入力された制御信号によってトラン
ジスタ8.7がOFF状態となった場合、負荷電流Iは
トランジスタ6のコレクタから負荷17を介してトラン
ジスタ8のコレクタへと流れ、負荷17において正の方
向となる。逆に、入力端子1.4から入力された制御信
号によってトランジスタ5.8がOFF状態、入力端子
2.3から入力された制御信号によってトランジスタ6
.7がON状態となった場合、負荷電流Iはトランジス
タ7のコレクタから負荷17を介してトランジスタ8の
コレクタへと流れ、負荷17において負の方向となる。
Next, the operation will be explained. The transistor 5.8 is turned on by the control signal input from the input terminals 1 and 4,
When the transistor 8.7 is turned off by the control signal input from the input terminal 2.3, the load current I flows from the collector of the transistor 6 to the collector of the transistor 8 via the load 17. The direction will be Conversely, the control signal input from the input terminal 1.4 turns the transistor 5.8 off, and the control signal input from the input terminal 2.3 turns the transistor 6 off.
.. 7 is in the ON state, the load current I flows from the collector of the transistor 7 to the collector of the transistor 8 via the load 17, and becomes negative in the load 17.

また、入力端子1〜4からの入力された制御信号によっ
てトランジスタ5〜8の全てがOFF状態となった場合
、0点の電圧は抵抗13と抵抗14の抵抗値による電源
18の分圧であり、D点の電圧は抵抗15と抵抗16の
抵抗値による電源18の分圧であるため、0点とD点の
電位差がなくなり負荷電流Iは流れない。抵抗13〜1
Bはダーリントントランジスタの中に内蔵することもで
きる。
In addition, when all of the transistors 5 to 8 are turned off by the control signals input from the input terminals 1 to 4, the voltage at the 0 point is the divided voltage of the power supply 18 by the resistance values of the resistors 13 and 14. , since the voltage at point D is a divided voltage of the power supply 18 based on the resistance values of the resistor 15 and the resistor 16, there is no potential difference between the 0 point and the point D, and the load current I does not flow. Resistance 13~1
B can also be built into a Darlington transistor.

第2図は、本実施例の実験結果を示す図である。FIG. 2 is a diagram showing the experimental results of this example.

第1図での抵抗13〜1Bに27にΩの抵抗を使用した
場合、第1図での0点、D点の電位差は電源1Bの電圧
の1/2 となる。よって、ベースに流れる微小電流は
1/2 となる。トランジスタのコレクタ電流は微小電
流と電流増幅率との積であるが、抵抗13〜16がある
場合と、ない場合との電流増幅率が異なるのは自明であ
り、直接的には比較できない。
When resistors 13 to 1B in FIG. 1 and resistors 27 of Ω are used, the potential difference between point 0 and point D in FIG. 1 is 1/2 of the voltage of power supply 1B. Therefore, the minute current flowing to the base becomes 1/2. Although the collector current of a transistor is the product of a minute current and a current amplification factor, it is obvious that the current amplification factor is different when the resistors 13 to 16 are present and when they are not, and therefore cannot be compared directly.

第2図はベース微小電流波形であり、波形aは第1図で
の抵抗13〜18がない場合、波形すは第1図での抵抗
13〜1Bに27にΩの抵抗を使用した場合である。同
図よりわかるように、波形aでは第1図でのトランジス
タ5がONした瞬間に、トランジスタ6のコレクタ電流
が1.2 [A]流れていたが、波形すでは0.35 
[A]まで減少した。なお、第2図のような実験結果を
得た実験では、第1図のような回路を用いたが、使用し
た素子は負荷17にワイヤードヘッドのコイルを、トラ
ンジスタ5,7に2SR727(日立製作新製)を、ト
ランジスタ6.8に2SD788(日立製作新制)を用
い、電源18は80 [V]とした。
Figure 2 shows the base minute current waveform. Waveform a is the case when resistors 13 to 18 in Figure 1 are not present, and waveform A is the waveform when resistors 13 to 1B and 27 in Figure 1 are used. be. As can be seen from the figure, in waveform a, the collector current of transistor 6 was flowing at 1.2 [A] at the moment when transistor 5 in Fig. 1 was turned on, but in waveform a, it was 0.35 [A].
It decreased to [A]. In addition, in the experiment that obtained the experimental results shown in Fig. 2, the circuit shown in Fig. 1 was used. 2SD788 (Newly manufactured by Hitachi) was used as the transistor 6.8, and the power supply 18 was set to 80 [V].

(発明の効果) 以上、説明したように、本発明によれば、トランジスタ
のエミッタ・コレクタ間の部分に抵抗を設けることによ
りトランジスタの誤動作による破壊、劣化を減少させ、
発生しているノイズを減少させて他の回路2機器の誤動
作を防ぐことができるトランジスタ回路を提供できる。
(Effects of the Invention) As described above, according to the present invention, by providing a resistor between the emitter and collector of the transistor, destruction and deterioration due to malfunction of the transistor can be reduced.
It is possible to provide a transistor circuit that can reduce generated noise and prevent malfunctions of other circuit 2 devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図、第2図は本実
施例の実験結果を示す図、第3図は従来のバイポーラ駆
動回路の回路図、第4図はダーリントントランジスタ1
個を用いたバイポーラ駆動回路の回路図である。 1−4.31〜34.41−−−一入力端子、5〜8.
35〜38−−一−)ランジスタ、′ 9〜12−−−
−ダイオード、 13〜to−−−一抵抗、   17.39.44−−
−一負荷、18、40.46−−−−電源、45−−−
−スイッチ。 特  許  出  願  人 沖電気工業株式会社 ・特許出願代理人 弁 理 士    山  木  恵  一本7図 本2図 にシンジスク5〃忙ONg!t
Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 is a diagram showing experimental results of this embodiment, Fig. 3 is a circuit diagram of a conventional bipolar drive circuit, and Fig. 4 is a Darlington transistor 1.
FIG. 1-4.31 to 34.41---one input terminal, 5 to 8.
35-38--1-) transistor,' 9-12---
-Diode, 13~to---one resistor, 17.39.44---
-One load, 18, 40.46---Power supply, 45---
-Switch. Patent application Hitoki Electric Industry Co., Ltd. Patent application agent Megumi Yamaki 1 book 7 figures Book 2 figures + 5 Shinjisku Busy ONg! t

Claims (1)

【特許請求の範囲】[Claims] コレクタ・エミッタ回路を直列に接続した第1及び第3
のトランジスタと、コレクタ・エミッタ回路を直列に接
続した第2及び第4のトランジスタと、第1及び第3の
トランジスタの結合点と第2及び第4のトランジスタの
結合点の間に挿入される負荷とを有し、各トランジスタ
のベースに制御信号が入力されるバイポーラ駆動回路に
おいて、前記第1ないし第4のトランジスタのエミッタ
・コレクタ間に抵抗を各々接続し、しかも、前記第1、
第2のトランジスタのエミッタ・コレクタ間に接続した
各抵抗の抵抗値を等しく、かつ前記第3、第4のトラン
ジスタのエミッタ・コレクタ間に接続した各抵抗の抵抗
値を等しくしたことを特徴とするトランジスタ回路。
The first and third collector-emitter circuits are connected in series.
a transistor, second and fourth transistors having collector-emitter circuits connected in series, and a load inserted between the connection point of the first and third transistors and the connection point of the second and fourth transistors. a bipolar drive circuit in which a control signal is inputted to the base of each transistor, wherein a resistor is connected between the emitter and collector of each of the first to fourth transistors;
The resistance value of each resistor connected between the emitter and collector of the second transistor is equal, and the resistance value of each resistor connected between the emitter and collector of the third and fourth transistors is equal. transistor circuit.
JP12503284A 1984-06-20 1984-06-20 Transistor circuit Pending JPS615619A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12503284A JPS615619A (en) 1984-06-20 1984-06-20 Transistor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12503284A JPS615619A (en) 1984-06-20 1984-06-20 Transistor circuit

Publications (1)

Publication Number Publication Date
JPS615619A true JPS615619A (en) 1986-01-11

Family

ID=14900153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12503284A Pending JPS615619A (en) 1984-06-20 1984-06-20 Transistor circuit

Country Status (1)

Country Link
JP (1) JPS615619A (en)

Similar Documents

Publication Publication Date Title
JP2713167B2 (en) Comparator
JPH043687B2 (en)
US4201957A (en) Power inverter having parallel switching elements
JPH01231421A (en) Comparator with latch circuit
JPH0132684B2 (en)
US6605977B2 (en) Circuit for current injection control in analog switches
JPS615619A (en) Transistor circuit
US3068420A (en) Frequency discriminator
US4069461A (en) Amplifier circuit having two negative feedback circuits
US4260955A (en) Current amplifier with regenerative latch switch
JPH0451094B2 (en)
EP0527641B1 (en) H-bridge flyback recirculator
JP2695791B2 (en) Semiconductor output circuit
JPH0648990Y2 (en) Trigger signal generation circuit
JPS61274411A (en) Variable gain amplifier
JPS622835Y2 (en)
JPS5816148B2 (en) Denatsu Kanno Trigger Cairo
JPS586321B2 (en) transistor circuit
JPS6134686B2 (en)
JPS63101766A (en) Voltage comparing circuit
JPS62243427A (en) Bipolar signal drive circuit
JPH0983267A (en) Differential circuit
JPH0583049A (en) Differential amplifier circuit
JPH0278317A (en) Signal switching circuit
JPS59147514A (en) Gain variable amplifier circuit