JPS6153871B2 - - Google Patents

Info

Publication number
JPS6153871B2
JPS6153871B2 JP53057110A JP5711078A JPS6153871B2 JP S6153871 B2 JPS6153871 B2 JP S6153871B2 JP 53057110 A JP53057110 A JP 53057110A JP 5711078 A JP5711078 A JP 5711078A JP S6153871 B2 JPS6153871 B2 JP S6153871B2
Authority
JP
Japan
Prior art keywords
layer
pressure
diaphragm
diffused
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53057110A
Other languages
Japanese (ja)
Other versions
JPS54149486A (en
Inventor
Tadahiro Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP5711078A priority Critical patent/JPS54149486A/en
Publication of JPS54149486A publication Critical patent/JPS54149486A/en
Publication of JPS6153871B2 publication Critical patent/JPS6153871B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Description

【発明の詳細な説明】 本発明は、例えば流体圧力を測定する半導体圧
力変換装置などに用いられる感圧素子に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pressure sensitive element used, for example, in a semiconductor pressure transducer for measuring fluid pressure.

この種素子は、肉薄の起歪ダイアフラム部を有
する半導体基板上に逆導電型の拡散抵抗層及び出
力取出し用の金属電極から構成されている。具体
的には第1図に示すように構成されている。すな
わち、10は、(100)面のn形シリコンの半導体
基板で、その中央部には肉薄の起歪ダイアフラム
部11が円形に形成されている。また、この基板
10上には、ボロン等の不純物を拡散して形成さ
れたP形の帯状抵抗層12,13,14,15が
設けられている。この各層12,13,14,1
5は、ダイアフラム11の端部に夫々90度位置を
異ならせて配置されている。また、各層12,1
3,14,15は、夫々<110>方向を向いてお
り、その各位置はダイアフラム部11が圧力を受
けた場合に、応力が最大となる位置である。すな
わち、拡散抵抗層12,14は、ダイアフラム部
11の半径方向に位置し、他の層13,15は接
線方向に位置している。したがつて、ピエゾ抵抗
効果の原理により応力が生じると、それぞれ反対
方向の抵抗変化が生じる。また、16………は、
アルミニユム等の金属電極で、夫々その一端が前
記拡散抵抗層12,13,14,15に接し、基
板10のダイアフラム面部11上から外れる肉厚
部分まで延在し、その他端に外部から結線できる
ようにボンデイングペツトを構成している。
This type of element is composed of a semiconductor substrate having a thin strain diaphragm portion, a reverse conductivity type diffused resistance layer, and a metal electrode for output extraction. Specifically, it is configured as shown in FIG. That is, 10 is a (100) plane n-type silicon semiconductor substrate, and a thin strain diaphragm portion 11 is formed in a circular shape in the center thereof. Further, on this substrate 10, P-type band-shaped resistance layers 12, 13, 14, and 15 formed by diffusing impurities such as boron are provided. Each layer 12, 13, 14, 1
5 are arranged at the ends of the diaphragm 11 at different positions by 90 degrees. In addition, each layer 12, 1
3, 14, and 15 each face the <110> direction, and each position is a position where stress is maximum when the diaphragm portion 11 receives pressure. That is, the diffused resistance layers 12 and 14 are located in the radial direction of the diaphragm portion 11, and the other layers 13 and 15 are located in the tangential direction. Therefore, when stress is generated due to the principle of the piezoresistive effect, resistance changes occur in opposite directions. Also, 16...... is,
A metal electrode made of aluminum or the like, one end of which is in contact with the diffusion resistance layer 12, 13, 14, 15, extends to the thick part that comes off the diaphragm surface 11 of the substrate 10, and the other end is connected to the outside. It consists of a bonding pet.

そして、金属電極16………を介して各拡散抵
抗層12,13,14,15でブリツジ回路を組
み応力を測定するのであるが、次のような欠点が
ある。
A bridge circuit is then constructed using the respective diffused resistance layers 12, 13, 14, and 15 via the metal electrodes 16, and the stress is measured, but this method has the following drawbacks.

まず、シリコンダイアフラム表面とアルミニウ
ム配線との境界面には、アルミニウム蒸着時等に
きわめて大きい熱応力が発生しているので、ダイ
アフラム11に全く圧力が印加されていない状態
でも、この熱応力を感知してしまいブリツジの平
衡がくずれてしまう。一般に熱応力の大きさは、
次式で考えることができる。
First, extremely large thermal stress is generated at the interface between the silicon diaphragm surface and the aluminum wiring during aluminum evaporation, so even when no pressure is applied to the diaphragm 11, this thermal stress can be sensed. This causes the bridge to lose its balance. Generally, the magnitude of thermal stress is
It can be considered using the following equation.

εT=A(αSi−αAe)△T εT;温度変化による歪 A;配線の断面形状による係数 αSi;シリコンの線膨張係数 αAe;アルミニウムの線膨張係数 △T;温度変化 また、生じた熱応力は、周囲温度によつても変
化する為、零点の温度特性が非常に不安定なもの
となりやすい。さらに、ダイアフラム11の半径
方向と接線方向との拡散抵抗層12,13,1
4,15間の距離が長いため、シリコン基板10
の比抵抗のばらつき、不純物拡散の際の不純物濃
度のばらつきあるいは温度分布のばらつき等によ
り、抵抗値あるいは温度係数のばらつきが大きく
なり、これまた零点温度特性を悪くしている。
ε T = A (α Si − α Ae ) △T ε T ; Strain A due to temperature change; Coefficient due to cross-sectional shape of wiring α Si ; Linear expansion coefficient of silicon α Ae ; Linear expansion coefficient of aluminum △T; Temperature change Since the generated thermal stress also changes depending on the ambient temperature, the temperature characteristics at the zero point tend to be extremely unstable. Further, the diffusion resistance layers 12, 13, 1 in the radial direction and tangential direction of the diaphragm 11
Because the distance between 4 and 15 is long, the silicon substrate 10
Due to variations in specific resistance, variations in impurity concentration during impurity diffusion, variations in temperature distribution, etc., variations in resistance value or temperature coefficient increase, which also worsens zero point temperature characteristics.

本発明はこのような欠点を除去するもので、拡
散抵抗層をダイアフラム部の一端部分に集中形成
し、かつ金属電極の影響が最少となるように構成
し、零点温度特性の優れた感圧素子を提供しよう
とするものである。
The present invention aims to eliminate these drawbacks, and provides a pressure-sensitive element with excellent zero-point temperature characteristics by forming the diffused resistance layer in a concentrated manner at one end of the diaphragm and minimizing the influence of the metal electrode. This is what we are trying to provide.

以下、第2図a,bを参照して、本発明の一実
施例を説明する。20は、円形肉薄のダイアフラ
ム部21を有するn形シリコンからなる半導体基
板である。この基板20のダイアフラム部21一
端部には、P形の拡散抵抗層22,23,24が
集中して形成されている。この各層22,23,
24は、ボロン等の不純物を拡散して形成された
もので、拡散抵抗層22は<110>方向に位置
し、また他の層23,24は、前記層22に対し
て対称に配置されるとともに、その長手方向が前
記層22の長手方向と直交する方向に配置されて
いる。また25a,25b………は、各層22,
23,24に接続された金属電極で、前記拡散抵
抗層22に対して対称に配置されている。特に、
抵抗層22の一端には、対称となるように2つの
電極25a,25gが形成されている。これらの
電極25a,25b………は、各層22,23,
24が形成された基板20面全体にアルミニウム
等の導電性の金属を真空蒸着したのち、フオトエ
ツチング技術を用いて、不要な部分の金属層をホ
ツトリング酸等によりエツチングして形成され
る。また、これらの電極25a,25b………
は、熱応力に影響をできるだけ少なくするために
前記拡散抵抗層22,23,24の幅と同程度の
幅に形成されている。そして、電極25a,25
b………配線後、500℃でシリタリングを行な
う。また、26は、二酸化珪素膜の絶縁層であ
る。
An embodiment of the present invention will be described below with reference to FIGS. 2a and 2b. Reference numeral 20 denotes a semiconductor substrate made of n-type silicon and having a circular thin diaphragm portion 21 . At one end of the diaphragm portion 21 of the substrate 20, P-type diffused resistance layers 22, 23, and 24 are formed in a concentrated manner. Each layer 22, 23,
24 is formed by diffusing impurities such as boron, and the diffused resistance layer 22 is located in the <110> direction, and the other layers 23 and 24 are arranged symmetrically with respect to the layer 22. In addition, the longitudinal direction thereof is arranged in a direction perpendicular to the longitudinal direction of the layer 22. Moreover, 25a, 25b...... each layer 22,
23 and 24, which are arranged symmetrically with respect to the diffusion resistance layer 22. especially,
Two electrodes 25a and 25g are formed symmetrically at one end of the resistance layer 22. These electrodes 25a, 25b...... are connected to each layer 22, 23,
After a conductive metal such as aluminum is vacuum-deposited on the entire surface of the substrate 20 on which the metal layer 24 is formed, unnecessary portions of the metal layer are etched with hot acid or the like using a photo-etching technique. Moreover, these electrodes 25a, 25b...
are formed to have a width comparable to that of the diffusion resistance layers 22, 23, and 24 in order to minimize the influence on thermal stress. And electrodes 25a, 25
b...After wiring, perform silittering at 500℃. Further, 26 is an insulating layer of silicon dioxide film.

このようにして構成され、例えばダイアフラム
部21の半径方向に配置された拡散抵抗層22と
接線方向に配置された一方の拡散抵抗層23と、
さらに図示しない2個のダミー抵抗とでブリツジ
回路を組んで応力を検知する。すなわち、今、仮
に第2図bの矢印C方向から圧力が加わると、ピ
エゾ抵抗効果により、拡散抵抗層22の抵抗値が
減少し、逆に拡散抵抗層23の抵抗値が増大し
て、印加圧力に比例した出力が取出される。
For example, one diffused resistance layer 22 arranged in the radial direction of the diaphragm part 21 and one diffused resistance layer 23 arranged in the tangential direction, configured in this way,
Furthermore, a bridge circuit is constructed with two dummy resistors (not shown) to detect stress. That is, if pressure is applied from the direction of arrow C in FIG. Output proportional to pressure is extracted.

ところで、印加圧力が零のときのブリツジ回路
出力は、各抵抗層22,23,24がダイアフラ
ム部21の一端に集中している為、不純物拡散の
際の濃度あるいは温度分布のばらつきが非常に少
なく抵抗値が似通つており、したがつて零に近い
ものとなる。また、同様に零点の温度係数も非常
に小さいものとなる。
By the way, when the applied pressure is zero, the bridge circuit output has very little variation in concentration or temperature distribution during impurity diffusion because each resistance layer 22, 23, 24 is concentrated at one end of the diaphragm section 21. The resistance values are similar and therefore close to zero. Similarly, the temperature coefficient at the zero point is also very small.

次に、各抵抗層22,23,24と電極25
a,25b………との温度係数について熱応力の
感点から考察する。すなわち、前記基板20と絶
縁層26とは、線膨張係数が違うため、プレーナ
構造において、前記抵抗層22,23,24形成
のために開口された穴部分に応力が集中する。こ
れは、絶縁層26を形成させる際の温度が1100℃
の雰囲気であるので当然である。また、基板20
及び金属電極25a,25b………についても同
様のことが言え、この発生する熱応力が零点の温
度特性に影響を与える。
Next, each resistance layer 22, 23, 24 and the electrode 25
The temperature coefficients of a, 25b, etc. will be considered from the perspective of thermal stress. That is, since the substrate 20 and the insulating layer 26 have different coefficients of linear expansion, stress is concentrated in the holes opened for forming the resistance layers 22, 23, and 24 in the planar structure. This means that the temperature when forming the insulating layer 26 is 1100°C.
This is natural, given the atmosphere. In addition, the substrate 20
The same can be said of the metal electrodes 25a, 25b, etc., and the generated thermal stress affects the temperature characteristics at the zero point.

したがつて、この一実施例では、まず絶縁層2
6に各抵抗層22,23,24を形成する為に必
要な最少限の穴を対称的に形成して、印加圧力が
零の場合の内部応力が平衡するように構成してい
る。また、電極25a,25b………を必要最少
数にするとともに各層22,23,24から最短
距離を通つてダイアフラム部21外の基板20上
に延在させ、かつ対称的に配置させる。加えて、
電極25a,25b………の幅を狭くするととも
に厚さも薄く形成する。
Therefore, in this embodiment, the insulating layer 2 is first
The minimum number of holes necessary for forming each of the resistance layers 22, 23, and 24 is formed symmetrically in 6, so that the internal stress is balanced when the applied pressure is zero. Further, the electrodes 25a, 25b, . . . are made to the minimum necessary number, extend from each layer 22, 23, 24 through the shortest distance on the substrate 20 outside the diaphragm portion 21, and are arranged symmetrically. In addition,
The electrodes 25a, 25b... are formed to have a narrow width and a small thickness.

このようにして、印加圧力零の状態のブリツジ
回路の出力及び零点の温度係数を少さくし、また
温度特性を安定なものとしている。また、従来例
では、第3図に示すように温度サイクル試験試験
時にブリツジ回路の零点がヒステリシスループを
描き、最大値でブリツジ零点誤差が4%(F.S)
程度生じる。これに対し、この一実施例によれ
ば、第4図に示すように従来例の1/10程度となり
無視できる程小さくなり、その性能が格段に改善
される。
In this way, the output of the bridge circuit when the applied pressure is zero and the temperature coefficient at the zero point are reduced, and the temperature characteristics are made stable. In addition, in the conventional example, the zero point of the bridge circuit draws a hysteresis loop during the temperature cycle test as shown in Figure 3, and the bridge zero point error is 4% (FS) at the maximum value.
Occurs to some extent. On the other hand, according to this embodiment, as shown in FIG. 4, it is about 1/10 of the conventional example, so small that it can be ignored, and its performance is significantly improved.

なお、この一実施例では、n型の半導体基板2
0を用いて説明したが、P型の半導体基板を用い
ても同様に実施することができる。また、拡散抵
抗層22,23,24の方向についても、この一
実施例に限定されるものではない。すなわち、第
5図に示すように、接線方向に配置された拡散抵
抗層23,24を<110>方向に配置し、半径方
向の層22を前記拡散抵抗層23,24に直交す
る方向に配置しても同様に実施することができ
る。また、少なくとも接線あるいは半径方向に配
置された層22,23,24の内一方向の層の長
手方向が、<110>方向の近傍で十分利用できるピ
エゾ抵抗感度を有する方向に配置されれば、必ず
しも完全に<110>方向に配置する必要はない。
Note that in this embodiment, the n-type semiconductor substrate 2
Although the explanation has been made using a P-type semiconductor substrate, the same implementation is possible using a P-type semiconductor substrate. Furthermore, the directions of the diffusion resistance layers 22, 23, and 24 are not limited to this example. That is, as shown in FIG. 5, the tangentially arranged diffused resistance layers 23 and 24 are arranged in the <110> direction, and the radial layer 22 is arranged in the direction orthogonal to the diffused resistance layers 23 and 24. It can also be implemented in the same way. Furthermore, if the longitudinal direction of at least one of the layers 22, 23, and 24 arranged in the tangential or radial direction is arranged in a direction that has piezoresistive sensitivity that can be used sufficiently near the <110> direction, It is not necessarily necessary to arrange it completely in the <110> direction.

また、この一実施例では、拡散抵抗層22,2
3,24をダイアフラム部21上の一端に集中配
置して説明したが、例えば、同様の拡散抵抗層群
を他端に設けても良し、各層22,23,24を
二ケ所以上に設けても良い。また、半径方向の拡
散抵抗層を2個と接線方向の層を1個とを設けて
構成しても同様の効果を奏する。
Further, in this embodiment, the diffused resistance layers 22, 2
3 and 24 are arranged centrally at one end of the diaphragm portion 21, for example, a similar group of diffused resistance layers may be provided at the other end, or each layer 22, 23, and 24 may be provided at two or more locations. good. Further, the same effect can be obtained even if two radial diffusion resistance layers and one tangential layer are provided.

本発明は、このように構成したので、熱応力の
影響を少なくすることができるとともに各拡散抵
抗層の抵抗値をほぼ似通つたものとすることがで
きる。よつて、各抵抗層を用いてブリツジ回路を
構成した場合に、印加圧力零のときの出力を零に
近づけることができるとともにその零点の温度特
性を良好ならしめることが可能となる。
Since the present invention is configured in this way, it is possible to reduce the influence of thermal stress and to make the resistance values of the respective diffused resistance layers substantially similar. Therefore, when a bridge circuit is constructed using each resistance layer, the output when the applied pressure is zero can be brought close to zero, and the temperature characteristics at the zero point can be made good.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の感圧素子を説明する為の平面
図、第2図a,bは夫々本発明の一実施例を説明
する為のもので、同図aは平面図、同図bは同図
aをB−B′線で切断し矢印方向に見た断面図、第
3図及び第4図は本発明の特性を説明する為のも
ので、第3図は従来例の特性図、第4図は一実施
例の特性図、第5図は他の実施例を説明する為の
平面図である。 なお、図中20は半導体基板、21はダイアフ
ラム部、22,23,24は拡散抵抗層、25
a,25b………は金属電極である。
FIG. 1 is a plan view for explaining a conventional pressure-sensitive element, and FIGS. 2 a and 2 b are for explaining an embodiment of the present invention. FIG. 3 and 4 are for explaining the characteristics of the present invention, and FIG. 3 is a characteristic diagram of the conventional example, FIG. 4 is a characteristic diagram of one embodiment, and FIG. 5 is a plan view for explaining another embodiment. In addition, in the figure, 20 is a semiconductor substrate, 21 is a diaphragm part, 22, 23, 24 are diffused resistance layers, and 25
a, 25b... are metal electrodes.

Claims (1)

【特許請求の範囲】 1 起歪ダイアフラム部を有する半導体基板と、
この基板のダイアフラム部上に形成された逆導電
型の複数の拡散抵抗層と、この抵抗層に接続され
た外部結線用の金属電極とを有する感圧素子にお
いて、前記拡散抵抗層をダイアフラムの一端部分
に集中させ、少なくとも一つの拡散抵抗層を基準
に他の拡散抵抗層を対称的に配置し、かつ金属電
極をその基準に対称となるように配置したことを
特徴とする感圧素子。 2 金属電極の幅を、拡散抵抗層の幅と同程度あ
るいはそれ以下にしたことを特徴とする特許請求
の範囲第1項記載の感圧素子。
[Claims] 1. A semiconductor substrate having a strain diaphragm portion;
In a pressure sensitive element having a plurality of diffused resistance layers of opposite conductivity type formed on the diaphragm portion of this substrate and a metal electrode for external connection connected to the resistance layer, the diffused resistance layer is connected to one end of the diaphragm. What is claimed is: 1. A pressure-sensitive element, characterized in that other diffusion resistance layers are arranged symmetrically with respect to at least one diffusion resistance layer, and metal electrodes are arranged symmetrically with respect to the reference. 2. The pressure-sensitive element according to claim 1, wherein the width of the metal electrode is equal to or less than the width of the diffused resistance layer.
JP5711078A 1978-05-16 1978-05-16 Pressure-sensitive element Granted JPS54149486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5711078A JPS54149486A (en) 1978-05-16 1978-05-16 Pressure-sensitive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5711078A JPS54149486A (en) 1978-05-16 1978-05-16 Pressure-sensitive element

Publications (2)

Publication Number Publication Date
JPS54149486A JPS54149486A (en) 1979-11-22
JPS6153871B2 true JPS6153871B2 (en) 1986-11-19

Family

ID=13046373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5711078A Granted JPS54149486A (en) 1978-05-16 1978-05-16 Pressure-sensitive element

Country Status (1)

Country Link
JP (1) JPS54149486A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582805A (en) * 1991-09-19 1993-04-02 Mitsubishi Electric Corp Pressure detecting chip of semiconductor pressure detector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50105285A (en) * 1974-01-25 1975-08-19
JPS51143380A (en) * 1975-06-04 1976-12-09 Hitachi Ltd Semiconductor pressure converter
JPS5217780A (en) * 1975-07-04 1977-02-09 Hitachi Ltd Pressure convertor with semi-conductor elements
JPS52119971A (en) * 1976-03-31 1977-10-07 Honeywell Inc Force converter
JPS5362581A (en) * 1976-11-17 1978-06-05 Hitachi Ltd Pressure detecting element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50105285A (en) * 1974-01-25 1975-08-19
JPS51143380A (en) * 1975-06-04 1976-12-09 Hitachi Ltd Semiconductor pressure converter
JPS5217780A (en) * 1975-07-04 1977-02-09 Hitachi Ltd Pressure convertor with semi-conductor elements
JPS52119971A (en) * 1976-03-31 1977-10-07 Honeywell Inc Force converter
JPS5362581A (en) * 1976-11-17 1978-06-05 Hitachi Ltd Pressure detecting element

Also Published As

Publication number Publication date
JPS54149486A (en) 1979-11-22

Similar Documents

Publication Publication Date Title
US4050049A (en) Solid state force transducer, support and method of making same
US4071838A (en) Solid state force transducer and method of making same
KR840002283B1 (en) Silicon pressure sensor
US3266303A (en) Diffused layer transducers
JPS60128673A (en) Semiconductor pressure-sensing device
GB2042257A (en) Pressure sensor
JPS59136977A (en) Pressure sensitive semiconductor device and manufacture thereof
US3968466A (en) Pressure transducer
US4503709A (en) Pressure sensor
US3537319A (en) Silicon diaphragm with optimized integral strain gages
JP5057606B2 (en) Electronic component and manufacturing method
US6763719B2 (en) Acceleration sensor
US3848329A (en) Method for producing a semiconductor strain sensitive element of an electromechanical semiconductor transducer
JPH0328741A (en) Humidity detector
JPS6153871B2 (en)
JPS5887880A (en) Semiconductor diaphragm type sensor
JPS583081Y2 (en) Diffusion type semiconductor pressure sensor
JPH0712658A (en) Combination sensor comprising silicon
JPH01183165A (en) Semiconductor pressure sensor
JPS6097676A (en) Semiconductor pressure sensor and manufacture thereof
JPH01236659A (en) Semiconductor pressure sensor
JPS6155263B2 (en)
JPH0682844B2 (en) Semiconductor strain converter
JPH05343705A (en) Pressure sensor using soi board
JPH07105504B2 (en) Semiconductor strain detector