JPS6153671B2 - - Google Patents

Info

Publication number
JPS6153671B2
JPS6153671B2 JP4450179A JP4450179A JPS6153671B2 JP S6153671 B2 JPS6153671 B2 JP S6153671B2 JP 4450179 A JP4450179 A JP 4450179A JP 4450179 A JP4450179 A JP 4450179A JP S6153671 B2 JPS6153671 B2 JP S6153671B2
Authority
JP
Japan
Prior art keywords
output
circuit
time
hour
time signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4450179A
Other languages
Japanese (ja)
Other versions
JPS55135782A (en
Inventor
Isato Watanabe
Masaaki Ooishi
Takeshi Yanagisawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP4450179A priority Critical patent/JPS55135782A/en
Publication of JPS55135782A publication Critical patent/JPS55135782A/en
Publication of JPS6153671B2 publication Critical patent/JPS6153671B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Description

【発明の詳細な説明】 本発明は電子報時時計に関するものである。[Detailed description of the invention] The present invention relates to an electronic timepiece.

従来、報時機能を有した時計において、夜間に
報時を停止させるものは、24時間車に連動したカ
ム等によつて停止時刻を設定していたため構成的
に大型になるものであつた。また24時間車と連動
した表示板で午前・午後の判別を行ない、時間合
せの際には針回しによつて午前・午後までも合わ
せ込まなければならず、煩わしいものであつた。
Conventionally, watches with a time signal function that stop the time signal at night have had a large structure because the stop time has been set using a cam or the like linked to a car 24 hours a day. In addition, a display board connected to the car 24 hours a day was used to distinguish between AM and PM, and when setting the time, the user had to turn the hand to set AM and PM, which was cumbersome.

そこで本発明は電子的な構成によつて報時およ
びその夜間停止を行なう電子報時時計を提供し、
従来の欠点を除去するものである。
Therefore, the present invention provides an electronic time signal clock that uses an electronic configuration to notify the time and stop it at night.
This eliminates the drawbacks of the conventional method.

以下本発明の一実施例を図面に基づいて説明す
る。第1図において、1は正時の検出装置、2は
水晶発振器、3は分周器である。4は制御信号発
生回路、5は報時信号を発生する信号発生回路、
は発音装置である。7は12進の正時の計時回
路、8は報時数の計数回路、9は一致回路であ
る。10は記憶回路、11は比較回路である。1
2,13,14はフリツプフロツプ回路、15は
カウンタである。16,17はゲート回路、18
は停止時刻設定用の手動スイツチである。19,
20はそれぞれ午前および午後の設定スイツチ、
21は停止解除スイツチ、22………25は抵抗
である。
An embodiment of the present invention will be described below based on the drawings. In FIG. 1, 1 is an hour detecting device, 2 is a crystal oscillator, and 3 is a frequency divider. 4 is a control signal generation circuit; 5 is a signal generation circuit that generates a time signal;
6 is a sounding device. 7 is a decimal hour clock circuit, 8 is a time counting circuit, and 9 is a coincidence circuit. 10 is a storage circuit, and 11 is a comparison circuit. 1
2, 13, and 14 are flip-flop circuits, and 15 is a counter. 16 and 17 are gate circuits, 18
is a manual switch for setting the stop time. 19,
20 are AM and PM setting switches, respectively;
21 is a stop release switch, and 22...25 is a resistor.

つぎに動作について説明する。まず報時動作に
ついて述べる。なおフリツプフロツプ回路12,
14はリセツトされており、ゲート回路17が開
いているものとし、計時回路7はつぎに到来する
正時を計時しているものとする。正時に検出装置
1から出力が発生すると、フリツプフロツプ回路
12がセツトされ、その出力Qによつて制御信号
発生回路4が動作するとともにゲート回路16が
開く。本例では制御信号発生回路4からは1秒間
期の制御信号が発生するように設定してあり、こ
れがゲート回路16を介して計数回路8および信
号発生回路5に供給される。信号発生回路5から
は報時信号が発生し、ゲート回路17を介して発
音装置6に供給され、報時音が発生する。一方計
数回路8は上記制御信号を受けて報時数を計数す
る。その計数内容が計時回路7の計時内容と一致
すると、一致回路9から出力が生じ、フリツプフ
ロツプ回路12がリセツトされて報時が終了す
る。一方一致回路9からの上記出力は計数回路8
をリセツトするとともに計時回路7の内容を一つ
進める。
Next, the operation will be explained. First, we will discuss the time signal operation. Note that the flip-flop circuit 12,
14 has been reset, the gate circuit 17 is open, and the clock circuit 7 is assumed to be counting the next hour on the hour. When an output is generated from the detection device 1 on the hour, the flip-flop circuit 12 is set, and its output Q operates the control signal generation circuit 4 and opens the gate circuit 16. In this example, the control signal generating circuit 4 is set to generate a control signal with a period of 1 second, and this is supplied to the counting circuit 8 and the signal generating circuit 5 via the gate circuit 16. A time signal is generated from the signal generating circuit 5, and is supplied to the sounding device 6 via the gate circuit 17 to generate a time signal. On the other hand, the counting circuit 8 receives the control signal and counts the number of time reports. When the counted contents match the timed contents of the clock circuit 7, an output is generated from the coincidence circuit 9, the flip-flop circuit 12 is reset, and the time reporting ends. On the other hand, the above output from the matching circuit 9 is
At the same time, the contents of the clock circuit 7 are advanced by one.

以上のようにして報時が行なわれる。 Time reporting is performed in the manner described above.

つぎに夜間等における報時の停止動作について
説明する。計時回路7は上述のようにして毎正時
に一つずつ歩進され、その12時間ごとの出力によ
つてフリツプフロツプ回路13がトリガされ、出
力Qは午前および午後にそれぞれ“1”、“0”に
保持される。そこで報時を停止したい時刻になつ
たときに、スイツチ18を閉成して計時回路7の
内容およびフリツプフロツプ回路13の出力を記
憶回路10に記憶させる。例えば10時以降は報時
を停止したい場合には、午後9時の報時が終了し
てから午後10時になるまでの間、すなわち計時回
路9が10時を計時し、フリツプフロツプ回路13
の出力Qが“0”のときに、スイツチ18を閉成
するものである。これによつて記憶回路10には
午後10時が記憶されて比較回路11から出力が生
じ、フリツプフロツプ回路14がセツトされる。
そのためゲート回路17が閉じ、報時信号が遮断
されて報時が行なわれなくなる。一方フリツプフ
ロツプ回路14の出力Qによつてカウンタ15の
リセツトが解除され、カウンタ15は一致回路9
からの毎正時の出力によつて報時停止時間の計時
を開始する。カウンタ15の計時時間を例えば8
時間に設定しておけば、8時間後に出力が生じ、
フリツプフロツプ回路14がリセツトされてゲー
ト回路17が開き、その以降の各正時には報時が
行なわれる。
Next, a description will be given of the operation of stopping the alarm at night or the like. The clock circuit 7 is incremented by one at every hour on the hour as described above, and the flip-flop circuit 13 is triggered by the output every 12 hours, and the output Q is set to "1" and "0" in the morning and afternoon, respectively. is maintained. When the desired time to stop the time reporting arrives, the switch 18 is closed and the contents of the clock circuit 7 and the output of the flip-flop circuit 13 are stored in the memory circuit 10. For example, if you want to stop the time signal after 10 o'clock, the clock circuit 9 measures 10 o'clock from the end of the 9 p.m. time signal until 10 p.m., and the flip-flop circuit 13
When the output Q of the switch is "0", the switch 18 is closed. As a result, 10:00 pm is stored in the memory circuit 10, an output is generated from the comparator circuit 11, and the flip-flop circuit 14 is set.
Therefore, the gate circuit 17 is closed, the time signal is cut off, and the time is no longer reported. On the other hand, the reset of the counter 15 is canceled by the output Q of the flip-flop circuit 14, and the counter 15 is reset to the coincidence circuit 9.
Timing of the time signal stop time is started by the output every hour on the hour. For example, the time measured by the counter 15 is 8
If you set it to the time, the output will occur after 8 hours.
Flip-flop circuit 14 is reset, gate circuit 17 is opened, and a time signal is made at each subsequent hour on the hour.

そして再び午後9時の報時が終了して計時回路
7が10時を計時すると、比較回路11から出力が
生じ、8時間後まで報時が停止する。
When the time signal of 9 p.m. ends again and the clock circuit 7 measures 10 o'clock, an output is generated from the comparator circuit 11, and the time signal stops until 8 hours later.

報時の停止を解除するには、スイツチ21を閉
成することによつてゲート回路17を開けばよ
い。
To cancel the stoppage of the alarm, the gate circuit 17 may be opened by closing the switch 21.

以上詳述したごとく本発明によれば、所望時刻
に手動スイツチを操作してその時刻を記憶させ、
毎日その時刻から一定時間の間報時を停止させる
ようにしたので、外部にスイツチを一つ設けるだ
けで任意の時間帯に報時を停止させることがで
き、構成的に極めて簡素化することができる。
As detailed above, according to the present invention, a manual switch is operated at a desired time to memorize the time,
Since the time signal is stopped for a certain period of time from that time every day, the time signal can be stopped at any time by simply installing one external switch, making it extremely simple in terms of configuration. can.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例を示した論理回路図で
ある。 5……信号発生回路、7……計時回路、8……
計数回路、10……記憶回路、11……比較回
路、14……フリツプフロツプ回路、15……カ
ウンタ、18……手動スイツチ。
The drawing is a logic circuit diagram showing an embodiment of the present invention. 5... Signal generation circuit, 7... Timing circuit, 8...
Counting circuit, 10... Memory circuit, 11... Comparison circuit, 14... Flip-flop circuit, 15... Counter, 18... Manual switch.

Claims (1)

【特許請求の範囲】[Claims] 1 時の桁を表す出力を発生する出力発生手段
と、報時数を計数する計数手段と、正時を検出す
る検出手段と、この検出手段から出力が発生した
ときに上記出力発生手段および上記計数手段の出
力によつて時の桁に対応した数の報時信号を発生
する信号発生手段と、手動スイツチと、この手動
スイツチの操作時における上記出力発生手段の内
容を記憶する記憶手段と、この記憶手段と上記出
力発生手段の出力が一致したときに一致出力を発
生する比較手段と、上記一致出力の発生から所望
時間経過後まで報時を停止せしめる報時制御手段
とからなる電子報時時計。
1. An output generating means that generates an output representing the hour digit, a counting means that counts the number of time signals, a detecting means that detects the hour, and when an output is generated from the detecting means, the output generating means and the above a signal generating means for generating a number of time signals corresponding to the hour digits according to the output of the counting means; a manual switch; and a storage means for storing the contents of the output generating means when the manual switch is operated; An electronic time signal comprising a comparison means that generates a coincidence output when the outputs of the storage means and the output generation means match, and a time signal control means that stops the time signal until a desired time elapses from the occurrence of the coincidence output. clock.
JP4450179A 1979-04-11 1979-04-11 Electronic time casting clock Granted JPS55135782A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4450179A JPS55135782A (en) 1979-04-11 1979-04-11 Electronic time casting clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4450179A JPS55135782A (en) 1979-04-11 1979-04-11 Electronic time casting clock

Publications (2)

Publication Number Publication Date
JPS55135782A JPS55135782A (en) 1980-10-22
JPS6153671B2 true JPS6153671B2 (en) 1986-11-19

Family

ID=12693291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4450179A Granted JPS55135782A (en) 1979-04-11 1979-04-11 Electronic time casting clock

Country Status (1)

Country Link
JP (1) JPS55135782A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912087U (en) * 1982-07-16 1984-01-25 富士計器株式会社 Electronic time signal clock with arbitrary alarm settings
JPS6053090U (en) * 1983-09-21 1985-04-13 株式会社精工舎 time signal clock

Also Published As

Publication number Publication date
JPS55135782A (en) 1980-10-22

Similar Documents

Publication Publication Date Title
US4023344A (en) Automatically corrected electronic timepiece
US3994124A (en) Electronic timepiece
JPS6153671B2 (en)
US4228645A (en) Electronic timepiece equipped with alarm system
GB1575580A (en) Electronic watch or clock
GB1524086A (en) Electronic alarm timepiece
US4246651A (en) Electronic timepiece
US4370066A (en) Correction signal input system for electronic timepiece
US4681465A (en) Alarm signalling electronic timepiece with timer function
JPS6058433B2 (en) Electronic clock time signal device
US4184320A (en) Electronic stop watches
US4279029A (en) Electronic timepiece
JPS6212870B2 (en)
JPS641680Y2 (en)
JPS6133595Y2 (en)
JPS6139992Y2 (en)
CA1069319A (en) Electronic watch with alarm mechanism
SU1755252A1 (en) Timer
JPS5916868Y2 (en) Calendar display electronic clock
JPS5824237Y2 (en) Electronic clock with alarm
JPS5920716Y2 (en) electronic clock
JPS6124670B2 (en)
JPS6124669B2 (en)
JPS6247109Y2 (en)
JPS623914B2 (en)