JPS6151550U - - Google Patents
Info
- Publication number
- JPS6151550U JPS6151550U JP13572384U JP13572384U JPS6151550U JP S6151550 U JPS6151550 U JP S6151550U JP 13572384 U JP13572384 U JP 13572384U JP 13572384 U JP13572384 U JP 13572384U JP S6151550 U JPS6151550 U JP S6151550U
- Authority
- JP
- Japan
- Prior art keywords
- input
- line switching
- sets
- units
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004092 self-diagnosis Methods 0.000 claims 3
- 230000005856 abnormality Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Information Transfer Systems (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
第１図は従来のデータバス・インターフエース
装置の構成を示す図、第２図は本考案の装置の一
実施例を示す図である。図中、１はサブシステム
、２はサブシステム・インターフエース部、３ａ
，３ｂは入出力レジスタ部、４ａ，４ｂはエンコ
ーダ・デコーダ部、５ａ，５ｂは送受信部、６は
データバス・インターフエース装置、７ａ，７ｂ
はデータバス、８はライン切替制御部、９ａ〜９
ｄはライン切替部である。なお、図中、同一ある
いは相当部分には同一符号を付して示してある。
装置の構成を示す図、第２図は本考案の装置の一
実施例を示す図である。図中、１はサブシステム
、２はサブシステム・インターフエース部、３ａ
，３ｂは入出力レジスタ部、４ａ，４ｂはエンコ
ーダ・デコーダ部、５ａ，５ｂは送受信部、６は
データバス・インターフエース装置、７ａ，７ｂ
はデータバス、８はライン切替制御部、９ａ〜９
ｄはライン切替部である。なお、図中、同一ある
いは相当部分には同一符号を付して示してある。
Claims (1)
- 制御用電子計算機を持つサブシステムとの間で
並列データバスを介し情報の伝達を行うサブシス
テム・インターフエース部と、このサブシステム
・インターフエース部の２組の入出力信号ライン
にライン切替部を介して接続される２組の入出力
レジスタ部と、この２組の入出力レジスタ部から
の入出力信号ラインにライン切替部を介して接続
され、入出力データを直列変換、並列変換する２
組のエンコーダ・デコーダ部と、この２組のエン
コーダ・デコーダ部からの入出力信号ラインにラ
イン切替部を介して接続され、データバスに対し
入出力信号の送信及び受信を行う２組の送受信部
と、この２組の送受信部からの入出力信号を２組
のデータバスに接続する際の切替をするライン切
替部と、前記の各ライン切替部の制御を行うライ
ン切替制御部から構成され、サブシステムの制御
用電子計算機の制御により自己診断を実施し異常
が有つた場合は前記ライン切替制御部の指令によ
り前記ライン切替部を作動させ、入出力信号ライ
ンを順次切替えて自己診断をくり返し、その結果
故障箇所の分離ができ、また、故障箇所が複数で
両チヤンネルに渡る場合は、自己診断で検出した
不良部分を回避するように前記のライン切替部を
作動させ、１ラインが正常となる入出力信号ライ
ンを確保するようにしたことを特徴とするデータ
バス・インターフエース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13572384U JPS6151550U (ja) | 1984-09-07 | 1984-09-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13572384U JPS6151550U (ja) | 1984-09-07 | 1984-09-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6151550U true JPS6151550U (ja) | 1986-04-07 |
Family
ID=30694204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13572384U Pending JPS6151550U (ja) | 1984-09-07 | 1984-09-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151550U (ja) |
-
1984
- 1984-09-07 JP JP13572384U patent/JPS6151550U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0301501A3 (en) | Fault tolerant digital data processor with improved bus protocol | |
| JPS6151550U (ja) | ||
| JPS6052458B2 (ja) | 二重化した計算機制御システム | |
| JPS61126353U (ja) | ||
| JP2591141B2 (ja) | ２ｃｐｕ間の片方向通信制御回路 | |
| JPS60135902U (ja) | 冗長化制御装置 | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| JPH0317834U (ja) | ||
| JPS5996621U (ja) | リモ−ト入出力部の接続チエツク装置 | |
| JPS59171237A (ja) | デ−タ転送方式 | |
| JPH0284954U (ja) | ||
| JPH01151641U (ja) | ||
| JPS61243552A (ja) | 周辺制御装置の切替方式 | |
| JPS6312950U (ja) | ||
| JPH02123633U (ja) | ||
| JPS58117530U (ja) | アナログ／デイジタル変換機能診断回路 | |
| JPS63159436U (ja) | ||
| JPH0172646U (ja) | ||
| JPH0191955U (ja) | ||
| JPH0164753U (ja) | ||
| JPS60116758U (ja) | デ−タ転送制御装置 | |
| JPS63135437U (ja) | ||
| JPH01124040A (ja) | Ｒａｍ診断方式 | |
| JPS6178348U (ja) | ||
| JPS6142152U (ja) | 遠隔集中制御システム |