JPS6146600A - Transmitter for disaster preventor - Google Patents

Transmitter for disaster preventor

Info

Publication number
JPS6146600A
JPS6146600A JP16793784A JP16793784A JPS6146600A JP S6146600 A JPS6146600 A JP S6146600A JP 16793784 A JP16793784 A JP 16793784A JP 16793784 A JP16793784 A JP 16793784A JP S6146600 A JPS6146600 A JP S6146600A
Authority
JP
Japan
Prior art keywords
signal
pulse
transmission
circuit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16793784A
Other languages
Japanese (ja)
Other versions
JPH0444996B2 (en
Inventor
木村 徹男
隆司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nittan Co Ltd
Original Assignee
Nittan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nittan Co Ltd filed Critical Nittan Co Ltd
Priority to JP16793784A priority Critical patent/JPS6146600A/en
Publication of JPS6146600A publication Critical patent/JPS6146600A/en
Publication of JPH0444996B2 publication Critical patent/JPH0444996B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Alarm Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、火災警報装置、防排煙制御装置、消火制御
装置等の防災装置の伝送装置に関し、特にパルス信号に
よる時分割多重伝送装置に関する。
Detailed Description of the Invention "Field of Industrial Application" The present invention relates to a transmission device for disaster prevention equipment such as a fire alarm device, smoke prevention control device, fire extinguishing control device, etc., and particularly relates to a time division multiplex transmission device using pulse signals. .

「従来の技術」 従来、中央処理装置と複数の中継器または端末器から構
成される装置 装置のクロックパルスに同期して中継器または端末器の
制御または情報伝送を行なう伝送装置がある。(例えば
、特公昭53−42582号公報、特公昭53−465
43号公報) 「発明が解決しようとする問題点」 このような従来の伝送装置においては、パルス信号は伝
送路の分布定数回路の影響を受け、特に伝送路が長くな
る場合には、パルス信号が鈍り、立上り、立下り時間が
大きくなる。したがってこのパルス信号を受信し波形整
形するパルス信号は、伝送路の距離およひ電気的特性に
関係した大きさで遅延する。この遅延時間がクロックパ
ルスの周期と比較し短かければ問題なく受信することが
できるが、これより長くなるとクロックパルスの位置に
応じた信号が受けとれない。しだがって伝送路の電気的
特性と、クロック周期(伝送速度)により伝送距離が制
限される。同じ品質の伝送路を使用して伝送距離を延ば
したい場合にはクロック周期を長くしなければならない
。すなわち、伝送速度を遅くする必要がある。この場合
、中継器や端末器の接続個数が多く成ると、情報の伝達
や制御に時間がかかり過ぎることがあり問題になる。
``Prior Art'' Conventionally, there is a transmission device that controls a repeater or terminal device or transmits information in synchronization with a clock pulse of the device device, which is composed of a central processing unit and a plurality of repeaters or terminal devices. (For example, Japanese Patent Publication No. 53-42582, Japanese Patent Publication No. 53-465
Publication No. 43) "Problems to be Solved by the Invention" In such conventional transmission devices, pulse signals are affected by the distributed constant circuit of the transmission path, and especially when the transmission path is long, the pulse signal becomes slower, and the rise and fall times become longer. Therefore, the pulse signal received and waveform-shaped is delayed by a magnitude related to the distance and electrical characteristics of the transmission path. If this delay time is short compared to the period of the clock pulse, the signal can be received without any problem, but if it is longer than this, the signal corresponding to the position of the clock pulse cannot be received. Therefore, the transmission distance is limited by the electrical characteristics of the transmission path and the clock cycle (transmission speed). If you want to extend the transmission distance using a transmission line of the same quality, you must increase the clock cycle. That is, it is necessary to reduce the transmission speed. In this case, if the number of connected repeaters and terminal devices increases, it may take too much time to transmit information and control, which poses a problem.

[−問題点を解決するだめの手段」 この発明の伝送装置は、中央処理装置からの信号の送出
時のクロック周期と比較し、中継器または端末器からの
信号の送出時のクロック周期を遅くすることのできるク
ロックパルス発生手段を設けたことを特徴する。
[-Means for Solving the Problem] The transmission device of the present invention slows down the clock cycle when transmitting signals from the repeater or terminal device compared to the clock cycle when transmitting signals from the central processing unit. The present invention is characterized in that it is provided with a clock pulse generating means that can perform the following steps.

「作 用」 伝送速度をさほど下げることなく伝送距離を延ばすこと
ができる。
``Effect'' Transmission distance can be extended without significantly reducing transmission speed.

「実施例」 この発明の伝送装置の一実施例を第1図に示したブロツ
ク図および第2図に示したタイミングチャートに基づい
て説明する。
Embodiment An embodiment of the transmission device of the present invention will be described based on the block diagram shown in FIG. 1 and the timing chart shown in FIG. 2.

第2図において、防災装置は中央処理装置RCと、伝送
線LC,LT,LRと、複数個の中継器または端末器R
,Sとから構成されている。そして中央処理装置R,C
の伝送部は、基準のクロックパルスを発生する発振器1
と、n分周のカウンター回路2と\ 2分周用のフリッ
プフロップ回路3と、2人力のアンド回路4と、3人力
のアンド回路5と、2人力のオア回路6と、否定回路7
とから成るクロックパルス発生手段と、並列直列変換用
のンフ1・レジスタ8と、直列並列変換用のシフトレジ
スタ9と、出力回路10,1.1と、入力回路12とか
ら構成されている。
In Figure 2, the disaster prevention device includes a central processing unit RC, transmission lines LC, LT, LR, and multiple repeaters or terminals R.
, S. and central processing units R, C
The transmission section includes an oscillator 1 that generates a reference clock pulse.
, a counter circuit 2 for frequency division by n, a flip-flop circuit 3 for frequency division by 2, an AND circuit 4 powered by two people, an AND circuit 5 powered by three people, an OR circuit 6 powered by two people, and a negative circuit 7
1, a shift register 9 for serial to parallel conversion, an output circuit 10, 1.1, and an input circuit 12.

の矩形パルスAを出力し、アンド回路4,フリノプフロ
ノプ回路3,カウンター回路2にそれぞれ入力する。フ
リップフロップ回路3の出力は基準のパルスを2分周し
た矩形パルスBになる。カウンター回路2の出力はn分
周された矩形パルスCになる。カウンター回路2の出力
がハイの時はこの中央処理装置RCは送信状態であり、
ローの時は受信状態である。アンド回路4は送信時のみ
矩形パルスAと同じパルスを発生し受信時はローにる。
A rectangular pulse A is outputted and inputted to an AND circuit 4, a Flinopflonop circuit 3, and a counter circuit 2, respectively. The output of the flip-flop circuit 3 becomes a rectangular pulse B obtained by dividing the frequency of the reference pulse by two. The output of the counter circuit 2 becomes a rectangular pulse C whose frequency is divided by n. When the output of the counter circuit 2 is high, the central processing unit RC is in the transmitting state;
When low, it is in the receiving state. The AND circuit 4 generates the same pulse as the rectangular pulse A only during transmission, and goes low during reception.

カウンター回路2の出力は否定回路7で反転されてアン
ド回路5に入力される。アンド回路5は受信時にパルス
間隔が2倍にされた受信用のクシ7ト ロノクパルスEを出力する。これは−1〉yv′ジスタ
9のクロックパルスとして用いられる。オア回路6けパ
ルスDとパルスEを合成したパルスFを出力する。この
パルスFは出力回路1oを介し中継器示すれていない中
央処理部からのアトレスとコマンドの並列信号を直列信
号に変換し送信用のクロックパルスDに同期して出力す
る。この信号パルスGは出力回路11を介し伝送線LT
に送出される。
The output of the counter circuit 2 is inverted by the NOT circuit 7 and input to the AND circuit 5. The AND circuit 5 outputs a receiving pulse E with the pulse interval doubled during reception. This is used as a clock pulse for the -1>yv' register 9. OR circuit outputs pulse F, which is a combination of six pulses D and pulse E. This pulse F converts parallel signals of address and command from a central processing unit (not shown) into a serial signal via an output circuit 1o, and outputs the serial signal in synchronization with a clock pulse D for transmission. This signal pulse G is passed through the output circuit 11 to the transmission line LT.
sent to.

中継器または端末器RSは中央処理装置RCがら送出さ
れるクロックパルスFと信号パル7Gを図示されていな
い伝送部で受信する。そして自己のアドレスと一致して
いる場合はコマンドの分析を行ないコマンドに対応した
制御等を行ない、まだ今持っている内容の情報を送り返
す。この返送の信号パルスHはクロックパルスFと比べ
伝送路でのパルスの鈍りにより遅延する。そして、この
信号パルスI]は伝送線LRを通る間に鈍り、入力回路
12の前では鈍った信号パルスH′になる。入力回路1
2で波形整形するとさらに遅延した信号パルス1−1“
になる。この信号パルスH“はシフトレジスタ9に入力
され受信用のクロックパルスEと同期され直列信号を並
列信号に変換される。変換された並列信号は中央処理部
でデータの収集と分析が行なわれる。信号パルスH“は
クロックパルスEに比べ遅延しているがクロックの周期
に比べ小さければ問題なく受信することができる。そし
て、クロックの周期はこの受信時には長くなっているの
で、信号パルスI」“の遅延範囲も大きく取れる。すな
わち伝送距離を延ばすことができる。このように、中央
処理装置RCから見て受信時だけの伝送速度の低下だけ
で伝送距離を大幅に延ばすことができる。
The repeater or terminal RS receives the clock pulse F and the signal pulse 7G sent from the central processing unit RC at a transmission section (not shown). If it matches its own address, it analyzes the command, performs control corresponding to the command, and sends back the information it currently has. This return signal pulse H is delayed compared to the clock pulse F due to the dullness of the pulse in the transmission path. This signal pulse I] becomes dull while passing through the transmission line LR, and becomes a dull signal pulse H' before the input circuit 12. Input circuit 1
When the waveform is shaped by 2, the signal pulse 1-1 is further delayed.
become. This signal pulse H" is input to the shift register 9, and is synchronized with the receiving clock pulse E to convert the serial signal into a parallel signal. Data of the converted parallel signal is collected and analyzed by the central processing section. The signal pulse H" is delayed compared to the clock pulse E, but if it is smaller than the clock period, it can be received without any problem. Since the clock cycle is longer at the time of reception, the delay range of the signal pulse I'' can also be increased.In other words, the transmission distance can be extended.In this way, from the perspective of the central processing unit RC, only at the time of reception The transmission distance can be significantly extended simply by reducing the transmission speed.

中央処理装置RCから送出される信号パルスGのビット
数と、この時のクロックの周期また、中継器または端末
器R8から送出される信号パルスHのビット数と、この
時のクロック周期は、この実施例に示しだものに限るも
のではなく、マイクロコンビーータ等のソフトで行なえ
ば、種々な場合に対応でき容易に実施することができる
。まだ、各信号ごとに伝送線LC,LT、 LRを設け
ているが、各信号の合成や組合せ、また電圧による信号
と電流による信号の信号形態の違い等を使用し、それぞ
れの信号を同一線上に乗せて実施することもできる。
The number of bits of the signal pulse G sent from the central processing unit RC and the clock cycle at this time, and the number of bits of the signal pulse H sent from the repeater or terminal R8 and the clock cycle at this time are as follows. The present invention is not limited to those shown in the embodiments, but can be easily implemented in various cases by using software such as a microcomputer. Although transmission lines LC, LT, and LR are still provided for each signal, it is possible to transmit each signal on the same line by combining and combining each signal, and by using the difference in signal form between voltage signals and current signals. It can also be carried out on the .

同じかまたは多い。この発明は中継器または端末器R8
から送出されるビット数が少ない場合は特に伝送の速度
低下が少なく伝送距離を延ばすことができるので効果的
である。
The same or more. This invention is a repeater or a terminal R8
This is especially effective when the number of bits transmitted from the transmission is small, since there is little reduction in transmission speed and the transmission distance can be extended.

「発明の効果」 以上説明したように、この発明は、伝送品質を維持し、
伝送速度をさほど下げないで、伝送距離を長くすること
ができる防災装置に適した伝送装置を提供することがで
きるので防災上極めて有益である。
"Effects of the Invention" As explained above, this invention maintains transmission quality and
Since it is possible to provide a transmission device suitable for a disaster prevention device that can lengthen the transmission distance without reducing the transmission speed much, it is extremely useful for disaster prevention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の防災装置の伝送装置の一実施例を示
すブロック図、第2図はタイミングチャートである。 RC・ 中央処理装置、R8・・・中継器または端末器
、LC、LT 、 LR伝送線、1・・・発振器、2・
・・カウンター回路、3・・フリップフロップ回路、4
,5・・・アンド回路、6・オア回路、7否定回路、8
゜9・・77トレジスタ、10.11・・−出力回路、
12・・・入力回路。
FIG. 1 is a block diagram showing an embodiment of a transmission device for a disaster prevention device according to the present invention, and FIG. 2 is a timing chart. RC/Central processing unit, R8... Repeater or terminal, LC, LT, LR transmission line, 1... Oscillator, 2...
...Counter circuit, 3...Flip-flop circuit, 4
, 5...AND circuit, 6. OR circuit, 7 NOT circuit, 8
゜9...77 register, 10.11...-output circuit,
12...Input circuit.

Claims (2)

【特許請求の範囲】[Claims] (1)中央処理装置と、複数の中継器または端末器とか
ら構成される火災警報装置、防排煙制御装置、消火制御
装置等に使用され、前記中央処理装置からのクロックパ
ルスに基づいて前記中継器または端末器の制御または情
報伝送を行なう防災装置の伝送装置において、前記中央
処理装置からの信号送出時のクロック周期と比較し前記
中継器または端末器からの信号送出時のクロック周期を
異ならすクロックパルス発生手段を設けたことを特徴と
する防災装置の伝送装置。
(1) Used in fire alarm systems, smoke prevention control systems, fire extinguishing control systems, etc., which are composed of a central processing unit and a plurality of repeaters or terminals, and the In a transmission device of a disaster prevention device that controls a repeater or terminal device or transmits information, if the clock cycle when the signal is sent out from the repeater or terminal device is different from the clock cycle when the signal is sent out from the central processing unit. A transmission device for a disaster prevention device, characterized in that it is provided with a clock pulse generating means.
(2)前記クロックパルス発生手段は前記中央処理装置
からの信号送出時のクロック周期と比較し前記中継器ま
たは端末器からの信号送出時のクロック周期を長くさせ
た特許請求の範囲第1項記載の防災装置の伝送装置。
(2) The clock pulse generating means has a longer clock cycle when the signal is sent from the repeater or terminal device than the clock cycle when the signal is sent from the central processing unit. Transmission device for disaster prevention equipment.
JP16793784A 1984-08-13 1984-08-13 Transmitter for disaster preventor Granted JPS6146600A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16793784A JPS6146600A (en) 1984-08-13 1984-08-13 Transmitter for disaster preventor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16793784A JPS6146600A (en) 1984-08-13 1984-08-13 Transmitter for disaster preventor

Publications (2)

Publication Number Publication Date
JPS6146600A true JPS6146600A (en) 1986-03-06
JPH0444996B2 JPH0444996B2 (en) 1992-07-23

Family

ID=15858817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16793784A Granted JPS6146600A (en) 1984-08-13 1984-08-13 Transmitter for disaster preventor

Country Status (1)

Country Link
JP (1) JPS6146600A (en)

Also Published As

Publication number Publication date
JPH0444996B2 (en) 1992-07-23

Similar Documents

Publication Publication Date Title
KR940012969A (en) Network for isochronous-source data with frame structure
JPS6146600A (en) Transmitter for disaster preventor
US4041392A (en) System for simultaneous transmission of several pulse trains
JPS61161568A (en) Information transmission system
SU1434558A1 (en) Digital signal regenerator
SU987830A1 (en) Information transmitting and receiving device
RU1771075C (en) Device for receiving binary data in serial code
SU1571769A1 (en) Coder for optical communication line
SU1172047A1 (en) Device for transmission and reception of digital signals
JPS5853807B2 (en) Transmission method using clock loopback
SU711569A1 (en) Code discriminator
JPS6411980B2 (en)
SU1372355A1 (en) Buffer follower
SU1681405A1 (en) Tv signals transmitter
JPH04239833A (en) Timing generator for repeater
JPS63114339A (en) Data communication system
KR940012139A (en) Bus relay circuit of long distance interface device
JPS6253530A (en) Control information generating circuit for tdma communication equipment
JPH0810854B2 (en) Data line terminator
JPS62142430A (en) Information transmission system
JPS60111553A (en) Data communication system
JPS63171016A (en) Pulse generating circuit
KR940017476A (en) Line Delay Compensation Circuit of Digital Transmission System
JPS5830362U (en) Pulse receiver circuit
JPS60132445A (en) Asynchronous data terminal store device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees