JPS6145628Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、受信信号処理装置に関し、特に、ソ
ーナー装置におけるダイナミツクレンジの広い受
信信号の雑音レベルを均一にするためのデイジタ
ル自動利得制御回路に関する。

従来、この種のデイジタル自動利得制御回路に
おいて、第１図に示すように、入力端信号がバイ
ポーラの場合には入力端信号を検波回路２で検波
し、この信号をソーナーの場合においては送信パ
ルス幅の約４倍程度の時定数をもつ積分回路３で
積分し、逆数演算回路４で積分出力の逆数をと
る。この信号に、第１図の出力端信号のレベルを
決定するために、定数（Ｋ）６を乗算回路５で掛
け合せる。この乗算出力信号と第１図の入力端信
号を乗算回路１で掛け合せ出力端信号を得てい
る。

しかしながら、このような回路構成は、第２図
のような信号を入力端に加えた場合、積分回路の
パルス応答特性の影響を受けて、第３図に示すよ
うに、パルスの終端以後のレベルが、積分時定数
の時間の間、パルスのレベルに比例して、低下す
るという欠点を有していた。

本考案は従来の上記事情に鑑みてなされたもの
であり、従つて本考案の目的は、積分回路のパル
ス応答特性の内、パルスの終端以後の積分出力値
に、同じくパルスの終端以後の微分出力値を加え
て積分回路によるパルスの終端以後の特性の影響
を除去することにより、前記欠点を解決し、ダイ
ナミツクレンジの広い雑音レベルを均一にできる
新規なデイジタル自動利得制御回路を提供するこ
とにある。

本考案は、入力端信号がバイポーラの場合には
検波し、ユニポーラの場合にはそのままの信号か
ら、この信号を積分した信号を減算して微分信号
を作り、この微分信号から負の信号を検出して、
この負の微分信号と前記積分した信号を加算し、
逆数演算によりこの加算出力の逆数を作り、この
信号に出力端レベルを決定するための定数を掛
け、この信号と入力端信号を掛け合せるように構
成することによつて、積分回路のパルスの終端以
後の特性により出力端レベルが低下するという欠
点を除去し、最適なデイジタル自動利得制御が行
いえるようにしたことを特徴としている。

次に本考案をその良好な一実施例について図面
を参照して詳細に説明する。

第４図は本考案の一実施例を示すブロツク構成
図である。第４図の構成において、第１図と同じ
要素には第１図と同じ参照番号が付されている。

第４図に示すように、入力端信号がバイポーラ
の場合には、そのバイポーラ信号を検波回路２で
検波することになるが、ユニポーラの場合にはこ
の検波回路は不用となり、ユニポーラ信号が直接
積分回路３に入力されることになる。本実施例で
は入力端信号がバイポーラの場合を一例として示
しており、第５図の出力波形は第４図の出力端信
号を検波した波形を示している。

さて、入力端からのバイポーラ信号は検波回路
２により検波され、その検波出力信号は、出力を
希望するパルス幅の約４倍程度の時定数（積分時
間）をもつ積分回路３で積分される。ここまでは
第１図に示した従来例と同じであり、第１図の入
力端にダイナミツクレンジが広く低周波のなめら
かなエンベロープ特性をもつ雑音とその雑音レベ
ルより十分高いレベルを有するパルス信号が加わ
つた信号を入力した場合、積分回路によりパルス
の始端及びパルスの終端以後に過渡応答を生じ
る。この過渡応答の内後者の特性により、即ち入
力信号レベルが小さくなつているにもかかわらず
積分出力信号レベルがｅ−ｔ／τ（τ：時定数）でし か低下していかないために、第３図に示すよう
に、第１図の出力端の信号を検波した波形はパル
スの終端以後のレベルが希望する出力端レベルよ
り低下することになり、この部分に他の希望する
信号が含まれていた場合には、その信号のレベル
も低下することになる。この傾向は雑音レベルに
対するパルス信号のレベルに比例して低下も大き
くなり、この信号を輝度変調した表示器で見た場
合には、見失う確率は増すことになる。

そこで第４図の本考案においては、検波出力信
号から積分出力信号を減算回路７で差し引き微分
出力を取り出し、この微分信号から負信号検出回
路８でパルス終端部に相当する部分のみの微分信
号を抽出する。この微分信号と積分回路３からの
積分信号を加算回路９で加え合せ、積分回路３の
パルス応答に対するパルス終端以後の過渡現象を
除去する。逆数演算回路４で、加算回路９の加算
出力の逆数をとり、第５図の出力端平均レベルを
決定するために定数Ｋ６を乗算回路５で掛け合せ
る。この乗算出力信号と第４図の入力端信号を乗
算回路１で掛け合せ、出力端信号をえる。

本考案は、以上説明したように、入力端信号が
バイポーラの場合には検波し、ユニポーラの場合
にはそのままの信号から、この信号を積分した信
号を減算して微分信号を作り、この微分信号から
負の信号を検出して、この負の微分信号と前記積
分した信号を加算し、逆数演算によりこの加算出
力の逆数を作り、この信号に出力端レベルを決定
するための定数を掛け、この信号と入力端信号を
掛け合せるように構成することによつて、第５図
に示すように、積分回路のパルスの終端以後の過
渡特性により出力端レベルが低下するという欠点
を除去し、最適なデイジタル自動利得制御ができ
る効果がある。

【図面の簡単な説明】

第１図は従来用いられているデイジタル自動利
得制御回路の例を示す図、第２図は入力端信号を
検波した場合の波形を示す図、第３図は従来の回
路を通した出力端信号を検波した場合の波形を示
す図、第４図は本考案の一実施例を示すブロツク
図、第５図は入力端に第２図に示す信号を第４図
に示す回路に通した場合の出力端信号を検波した
場合の波形を示す図である。 １……乗算回路、２……検波回路、３……積分
回路、４……逆数演算回路、５……乗算回路、６
……定数（Ｋ）、７……減算回路、８……負信号
検出回路、９……加算回路。

Claims (1)

【実用新案登録請求の範囲】
1. 入力端信号がバイポーラの場合にはその信号を
   検波し、ユニポーラの場合にはそのままの信号を
   使用し、前記検波出力信号又はユニポーラ信号か
   ら前記検波出力信号又はユニポーラ信号を積分し
   た信号を減算し、この減算出力信号から負の信号
   を検出し、この負の信号と前記積分した信号を加
   算し、逆数演算によりこの加算出力の逆数を作
   り、この逆数信号に出力端レベルを決定するため
   の定数を掛け、この信号と前記入力端信号を掛け
   合せるように構成したことを特徴とするデイジタ
   ル自動利得制御回路。