JPS6145550Y2 - - Google Patents

Info

Publication number
JPS6145550Y2
JPS6145550Y2 JP17206679U JP17206679U JPS6145550Y2 JP S6145550 Y2 JPS6145550 Y2 JP S6145550Y2 JP 17206679 U JP17206679 U JP 17206679U JP 17206679 U JP17206679 U JP 17206679U JP S6145550 Y2 JPS6145550 Y2 JP S6145550Y2
Authority
JP
Japan
Prior art keywords
calculation
data
input
stored
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17206679U
Other languages
Japanese (ja)
Other versions
JPS5692240U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17206679U priority Critical patent/JPS6145550Y2/ja
Publication of JPS5692240U publication Critical patent/JPS5692240U/ja
Application granted granted Critical
Publication of JPS6145550Y2 publication Critical patent/JPS6145550Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Description

【考案の詳細な説明】[Detailed explanation of the idea]

この考案は小型電子式計算機に関する。 電子式卓上計算機を用いての演算処理中に他の
作業、例えば電話の応答、その他の用事等のため
に演算処理を一時中断する場合があるが、演算を
再開する際にどこまで処理したのか忘れてしまう
ことがある。例えば、数字あるいはフアンクシヨ
ン表示が残つていても、その表示によつて表わさ
れる数字が置数キー操作により入力された演算デ
ータなのかフアンクシヨンキー操作後に表示され
る演算結果なのか判断がつかなかつた。また、計
算処理過程中にある演算結果を用いて他の計算を
行ないたいときには、あらかじめ計算順序及びメ
モリの使用時期を考えておかなければならず、途
中で割込み計算をしたいときは、メモ用紙にそれ
までの演算結果等をメモしておく等の手間がかか
つた。 この考案は上記の点に鑑みてなされたもので、
その目的は計算途中において割り込み演算が可能
な小型電子式計算機を提供することにある。 以下この考案の一実施例を図面を参照して説明
する。第1図において11はキー入力部で、この
キー入力部11の操作部にはテンキー11a、フ
アンクシヨンキー11b、演算処理を中断及びそ
の中断の解除を行なうインタラプト(INT)キー
11cが設けられている。上記テンキー11a及
びフアンクシヨンキー11bの各キーのオンオフ
情報はバスラインaを介してROMアドレス部1
2に送られる。そしてROMアドレス部12は
ROM(リードオンリメモリ)14に対し、キー
入力部11により指定された置数フロー、演算フ
ロー等を実行するようにアドレス指定を行う。ま
た、INTキー11cのオンオフ情報は2進カウン
タ(F)13を介して上記ROMアドレス部12
に送られる。そしてROMアドレス部12はROM
14に対しINT(インタラプト)フローを実行す
るようにアドレス指定を行う。すなわち、前記
ROM14には、プログラム演算処理用制御マイ
クロプログラム等の各種マイクロプログラムが組
込まれており、このマイクロプログラムによつて
ROM14は内部RAM(ランダムアクセスメモ
リ)15のアドレス指定を行う行アドレス信号
U、列アドレス信号L、数値コードCO、インス
トラクシヨン信号INST等の各種マイクロ命令を
それぞれバスラインb,c,d,eに並列的に出
力する。なお、前記行アドレス信号UはRAM1
5を構成するX,Y,Z,A,B等(なおこの実
施例では、Xレジスタは表示用レジスタとして使
用される。)の各レジスタを指定する信号であ
り、前記列アドレス信号Lは前記各レジスタの桁
を指定する信号である。しかしてROM14によ
り指定されたRAM15内のデータはバスライン
fを介して演算/判断回路16に送られ、演算/
判断回路16からの演算結果はバスラインgを介
してRAM15に送られ、指定レジスタの指定桁
に記憶される。なおRAM15にはインストラク
シヨンデコーダ18から出力されるリード/ライ
ト信号R/Wが制御信号として入力され、RAM
15からのデータの読出し及びRAM15へのデ
ータの書込みを制御している。前記演算/判断回
路16には、RAM15から読出されたデータお
よび前記数値コード信号COが入力される。そし
てこれらの入力データは、インストラクシヨンデ
コーダ18から出力される制御信号にしたがつて
前記演算/判断回路16にて加算、減算あるいは
判断等の各処理を受ける。そしてその演算結果
は、バスラインgによりRAM15内の指定され
たレジスタに送られて記憶されると共に、判断処
理がなされた場合には前記演算/判断回路16か
ら判断結果信号が出力され、ROMアドレス部1
2に送られて、判断結果信号に応じた次ステツプ
のアドレス指定が行われる。前記インストラクシ
ヨン信号INSTはインストラクシヨンデコーダ1
8に入力されてデコードされ、前述したような各
種の制御信号が作成される。これらの制御信号の
うちリセツト信号Rは前記2進カウンタ13に入
力してその内容をクリアする。 次に上記のように構成されたこの考案による小
型電子式計算機の動作を第2図ないし第5図を用
いて説明する。まず、電源をONすると、インス
トラクシヨンデコーダ18からリセツト信号が2
進カウンタ13に出力され、これをリセツトす
る。この状態で一連の演算「30+10−25=」を実
行するためキー入力部11より第2図1に示すよ
うに置数データ「30」を入力すると、ROMアド
レス部12によりROM14に格納されている第
3図の置数フローが実行される。即ち、ステツプ
S11において置数データ「30」が、ROM14より
出力される行アドレス信号U及び列アドレス信号
Lにより指定され、RAM15内のXレジスタの
置数データ領域(以下XVと称す)に格納され
る。そして上記Xレジスタに格納された置数デー
タ「30」は演算/判断回路16を介して第2図1
に示すように表示される。次に、キー入力部11
より第2図2に示すようにフアンクシヨンデータ
「+」を入力すると、第4図の演算フローが実行
される。そして、ステツプS21において演算可能
か否か判定される。これは、Xレジスタのフアン
クシヨン領域(以下XFと称す)にフアンクシヨ
ンデータが格納されているか否かにより判定され
る。この場合まだXVにはフアンクシヨンデータ
が格納されていないので「NO」と判定されステ
ツプS22へ進む。ここにおいて、XVの内容がYレ
ジスタの置数データ領域(以下YVと称す)に転
送され、今回キー入力されたフアンクシヨンデー
タ「+」がXFに格納されると共にXレジスタの
内容は表示部17に出力される。次に第2図3に
示される置数データ「10」を入力すると、第3図
の置数フローが実行される。ステツプS11におい
て前述と同様にして置数データ「10」がXVに格
納され、その内容が表示部17に出力される。次
に第2図4に示されるフアンクシヨンデータ
「−」を入力すると、第4図の演算フローが実行
される。そして、ステツプS21において演算可能
か否か判定される。XFには第2図3のように前
回入力されたフアンクシヨンデータ「+」が格納
されているので「YES」と判定され、ステツプ
S23へ進む。このステツプS23において2進カウン
タ13が「1」か否か判定される。ここにおい
て、まだ
This invention relates to a small electronic calculator. During calculation processing using an electronic desktop calculator, the calculation process may be temporarily interrupted to perform other tasks, such as answering a telephone call or other errands, but when restarting the calculation, you may forget how far you have processed. Sometimes it happens. For example, even if a number or function display remains, it is difficult to determine whether the number represented by the display is the calculation data entered by operating the numeric key, or the calculation result displayed after operating the function key. Ta. Also, if you want to perform other calculations using the results of a calculation during the calculation process, you must consider the calculation order and memory usage timing in advance. It took a lot of effort to write down the calculation results etc. This idea was made in view of the above points,
The purpose is to provide a small electronic calculator that can perform interrupt operations during calculation. An embodiment of this invention will be described below with reference to the drawings. In FIG. 1, reference numeral 11 denotes a key input section, and the operation section of this key input section 11 is provided with a numeric keypad 11a, a function key 11b, and an interrupt (INT) key 11c for interrupting and canceling arithmetic processing. There is. The on/off information of each key of the numeric keypad 11a and function key 11b is transmitted to the ROM address section 1 via bus line a.
Sent to 2. And the ROM address section 12 is
An address is specified to the ROM (read only memory) 14 so as to execute a number flow, arithmetic flow, etc. specified by the key input unit 11. Also, the on/off information of the INT key 11c is passed through the binary counter (F) 13 to the ROM address section 12.
sent to. And the ROM address section 12 is a ROM
14 to execute an INT (interrupt) flow. That is, the above
The ROM 14 incorporates various microprograms such as a control microprogram for program calculation processing.
The ROM 14 sends various micro-instructions such as a row address signal U, a column address signal L, a numerical code CO, and an instruction signal INST to bus lines b, c, d, and e for addressing the internal RAM (random access memory) 15, respectively. Output in parallel. Note that the row address signal U is RAM1
The column address signal L is a signal that specifies each register such as X, Y, Z, A, B, etc. (in this embodiment, the This is a signal that specifies the digit of each register. The data in the RAM 15 specified by the ROM 14 is then sent to the arithmetic/judgment circuit 16 via the bus line f.
The calculation result from the judgment circuit 16 is sent to the RAM 15 via the bus line g and stored in a designated digit of the designated register. Note that the read/write signal R/W output from the instruction decoder 18 is input to the RAM 15 as a control signal, and
The RAM 15 controls data reading from the RAM 15 and data writing to the RAM 15. The data read out from the RAM 15 and the numerical code signal CO are input to the arithmetic/judgment circuit 16. These input data are subjected to various processes such as addition, subtraction, and judgment in the arithmetic/judgment circuit 16 in accordance with a control signal outputted from the instruction decoder 18. The result of the calculation is sent to a designated register in the RAM 15 via the bus line g and stored therein, and when a judgment process is performed, a judgment result signal is output from the calculation/judgment circuit 16, and the ROM address is Part 1
2, and the address of the next step is specified in accordance with the determination result signal. The instruction signal INST is sent to the instruction decoder 1.
8 and is decoded to create various control signals as described above. Of these control signals, a reset signal R is input to the binary counter 13 to clear its contents. Next, the operation of the compact electronic calculator of this invention constructed as described above will be explained with reference to FIGS. 2 to 5. First, when the power is turned on, the instruction decoder 18 outputs a reset signal of 2.
It is output to the advance counter 13 and reset. In this state, in order to execute a series of operations "30+10-25=", input the numeric data "30" from the key input section 11 as shown in FIG. The numeric flow shown in FIG. 3 is executed. That is, step
In S11 , numeric data "30" is specified by the row address signal U and column address signal L output from the ROM 14, and is stored in the numeric data area of the X register (hereinafter referred to as XV ) in the RAM 15. . The numeric data "30" stored in the X register is then passed through the calculation/determination circuit 16 as shown in FIG.
It will be displayed as shown. Next, the key input section 11
When the function data "+" is input as shown in FIG. 2, the calculation flow shown in FIG. 4 is executed. Then, in step S21 , it is determined whether calculation is possible. This is determined by whether or not function data is stored in the function area (hereinafter referred to as X F ) of the X register. In this case, since the function data has not yet been stored in XV , the determination is "NO" and the process proceeds to step S22 . Here, the contents of X V are transferred to the numeric data area of the Y register (hereinafter referred to as Y V ), the function data "+" inputted this time is stored in X F , and the contents of the X register are transferred. is output to the display section 17. Next, when inputting the number data "10" shown in FIG. 2, the number setting flow shown in FIG. 3 is executed. In step S11 , the numeric data "10" is stored in XV in the same manner as described above, and its contents are output to the display section 17. Next, when the function data "-" shown in FIG. 2 is input, the calculation flow shown in FIG. 4 is executed. Then, in step S21 , it is determined whether calculation is possible. Since the function data “+” input last time is stored in
Proceed to S 23 . In this step S23 , it is determined whether the binary counter 13 is "1" or not. Here, still

【式】キーが操作されていないた め、F=0であるので、ステツプS24へ進む。こ
のステツプS24においてXVに格納されている置数
データ「10」がAレジスタの置数データ領域(以
下AVと称す)に転送される。さらに、今回入力
されたフアンクシヨンデータ「−」がAレジスタ
のフアンクシヨンデータ領域(以下AFと称す)
に格納される。そして、第2図3のXFに格納さ
れている前回入力されたフアンクシヨンデータ
「+」に従つて演算が行なわれ、その演算結果
「40」がXV,YV及びBレジスタの置数データ領
域(以下BVと称す)に転送される。また、今回
入力されたフアンクシヨンデータ「−」がXF
びBレジスタのフアンクシヨンデータ領域(以下
Fと称す)に格納される。そして、Xレジスタ
の内容が表示部17に出力され、第4図のフロー
チヤートの処理が終了する。次に第2図5に示さ
れるように「25」を置数すべきところ電話等のた
め置数データ「2」だけを入力したとすると、第
3図の置数フローが実行される。そしてステツプ
S11において置数データ「2」がXVに格納され、
Xレジスタの内容が表示部17に出力され処理を
終了する。そこで、オペレータのインタラプト業
務が終了すると、前回までのキー操作を確認する
ため第2図6に示される
[Formula] Since the key is not operated, F=0, so the process advances to step S24 . In this step S24 , the numeral data "10" stored in X V is transferred to the numeral data area of the A register (hereinafter referred to as A V ). Furthermore, the function data "-" input this time is the function data area of the A register (hereinafter referred to as A F ).
is stored in Then, an operation is performed according to the previously input function data "+ " stored in X F in FIG. 2, and the result of the operation "40" is placed in the data area (hereinafter referred to as BV ). Furthermore, the function data "-" input this time is stored in the function data area (hereinafter referred to as B F ) of the X F and B registers. Then, the contents of the X register are output to the display section 17, and the processing in the flowchart of FIG. 4 is completed. Next, as shown in FIG. 2, if "25" should have been entered, but only the numeric data "2" is input due to a telephone call, etc., then the numeric entry flow shown in FIG. 3 is executed. and step
At S11 , the digit data “2” is stored in XV ,
The contents of the X register are output to the display section 17, and the process ends. Therefore, when the operator's interrupt task is completed, the key operations shown in Figure 2 6 are displayed to confirm the previous key operations.

【式】キー11c を操作すると、第5図に示すINTフローが展開さ
れる。そしてステツプS31において、2進カウン
タ13に「+1」される。次に、ステツプS32
おいて2進カウンタ13の内容が「1」か否か判
定される。この場合、F=1であるので
「YES」と判定され、Aレジスタの内容がXレジ
スタに転送される。このことにより、Aレジスタ
に格納されている前回入力されたフアンクシヨン
データ「−」とこのフアンクシヨンデータ「−」
の前に入力された置数データ「10」がXレジスタ
に格納され、表示部17に表示され、第5図のフ
ローチヤートが終了する。つまり、インタラプト
業務以前に「10−」のキー操作が行われたことが
わかる。次に第2図7に示される
When the [Formula] key 11c is operated, the INT flow shown in FIG. 5 is expanded. Then, in step S31 , the binary counter 13 is incremented by "+1". Next, in step S32 , it is determined whether the content of the binary counter 13 is "1". In this case, since F=1, the determination is "YES" and the contents of the A register are transferred to the X register. As a result, the previously input function data "-" stored in the A register and this function data "-"
The numeral data "10" inputted before is stored in the X register and displayed on the display section 17, and the flowchart of FIG. 5 is completed. In other words, it can be seen that the "10-" key operation was performed before the interrupt task. Next shown in FIG.

【式】キ ー11cを再度操作すると、第5図のINTフロー
が展開される。そしてステツプS31において2進
カウンタ13に「+1」される。次に、ステツプ
S32において2進カウンタ13の内容が「1」か
否か判定される。この場合、F=0であるので
「NO」と判定され、Bレジスタの内容がXレジス
タに転送される。このことにより、Bレジスタに
格納されている今回入力されたフアンクシヨンデ
ータ「−」とそれまでの演算結果「40」がXレジ
スタに格納されるとともに、表示部17に表示さ
れ、第5図のフローチヤートが終了する。次に第
2図8に示される置数データ「25」を入力する
と、第3図の置数フローが実行される。そしてス
テツプS11において置数データ「25」がXVに格納
され、Xレジスタの内容が表示部17に出力さ
れ、処理を終了する。次に第2図9に示される□=
キーを入力すると、第4図の演算フローが展開さ
れる。そして、ステツプS21において演算可能か
否か判定される。XFには第2図8のようにフア
ンクシヨンデータ「−」が格納されているので
「YES」と判定され、ステツプS23へ進む。このス
テツプS23において2進カウンタ13が「1」か
否か判定される。ここにおいて、前回
[Formula] When the key 11c is operated again, the INT flow shown in FIG. 5 is developed. Then, in step S31 , the binary counter 13 is incremented by "+1". Next, step
In S32 , it is determined whether the content of the binary counter 13 is "1". In this case, since F=0, the determination is "NO" and the contents of the B register are transferred to the X register. As a result, the currently input function data "-" stored in the B register and the previous calculation result "40" are stored in the X register and displayed on the display unit 17, as shown in FIG. The flowchart ends. Next, when the numeral data "25" shown in FIG. 2 is input, the numeral flow shown in FIG. 3 is executed. Then, in step S11 , the numeral data "25" is stored in XV , the contents of the X register are output to the display section 17, and the process ends. Next, □= shown in Figure 2 9
When a key is input, the calculation flow shown in FIG. 4 is developed. Then, in step S21 , it is determined whether calculation is possible. Since the function data "-" is stored in XF as shown in FIG. 2, the determination is "YES" and the process proceeds to step S23 . In this step S23 , it is determined whether the binary counter 13 is "1" or not. Here, last time

【式】キーが操作されたときにF=0に戻 されているのでステツプS24へ進む。このステツ
プS24においてXVに格納されている置数データ
「25」がAVに転送される。さらに、XFに格納さ
れているフアンクシヨンデータ「−」により演算
が行なわれ、その演算結果「15」がXV,YV,B
Vに格納される。またXレジスタの内容は表示部
17に表示され、このフローチヤートの処理が終
了する。以上説明したように一連の演算「30+10
−2」の後の
Since F=0 was returned when the [expression] key was operated, the process advances to step S24 . In this step S24 , the numeric data "25" stored in XV is transferred to AV . Furthermore, an operation is performed using the function data “-” stored in X F , and the operation result “15” is assigned to X V , Y V , B
Stored in V. The contents of the X register are also displayed on the display section 17, and the processing of this flowchart is completed. As explained above, the series of operations ``30+10
-2” after

【式】キー11cを操作し、 演算動作にインタラプトをかけ、再び
[Formula] Operate key 11c to interrupt the calculation operation, and then

【式】キー11cを操作してインタラプト を解除して再び「25」を入力すると、「30+10−
25」の演算が行われる。 次にこの考案の他の実施例を説明する。まず電
源ONすると、インストラクシヨンデコーダ18
からリセツト信号が2進カウンタ13に出力さ
れ、これをリセツトする。次に、キー入力部11
より第6図1に示すように置数データ「123」を
入力すると、ROMアドレス部12によりROM1
4に格納されている第3図の置数フローが実行さ
れる。そして、ステツプS11において置数データ
「123」が、ROM14より出力される行アドレス
信号U及び列アドレス信号Lにより指定される
RAM15内のXVに格納される。そして上記Xレ
ジスタに格納された置数データ「123」は演算/
判断回路16を介して表示部17に出力される。
次に、キー入力部11より第6図2に示すように
フアンクシヨンデータ「+」を入力すると、第4
図の演算フローが展開される。そして、ステツプ
S21において演算可能か否か判定される。これ
は、第6図1により示されるXFにフアンクシヨ
ンデータが格納されているか否かにより判定され
る。この場合にはまだXFにはフアンクシヨンデ
ータが格納されていないので「NO」と判定され
ステツプS22へ進む。ここにおいてXVの内容がY
Vに転送され、今回キー入力されたフアンクシヨ
ンデータ「+」がXFに格納されるとともに、X
レジスタの内容は表示部17に出力される。次に
第6図3に示される置数データ「456」を入力す
ると、第3図の置数フローが実行される。そし
て、ステツプS11において置数データ「456」がX
Vに格納され、その内容が表示部17に出力され
る。次に第6図4に示されるフアンクシヨンデー
タ「+」を入力すると、第4図の演算フローが実
行される。そして、ステツプS21において演算可
能か否か判定される。 XFには第6図3のように前回入力されたフア
ンクシヨンデータ「+」が格納されているので
「YES」と判定され、ステツプS23へ進む。このス
テツプS23において2進カウンタ13が「1」か
否か判定される。ここにおいてまだ
[Formula] Operate key 11c to cancel the interrupt and enter "25" again. "30 + 10 -
25" calculation is performed. Next, another embodiment of this invention will be described. First, when the power is turned on, the instruction decoder 18
A reset signal is output from the binary counter 13 to reset it. Next, the key input section 11
Therefore, as shown in FIG.
The number flow shown in FIG. 3 stored in 4 is executed. Then, in step S11 , the numeric data "123" is specified by the row address signal U and column address signal L output from the ROM 14.
Stored in XV in RAM15. Then, the numeric data “123” stored in the above X register is calculated/
It is output to the display section 17 via the judgment circuit 16.
Next, when the function data "+" is inputted from the key input section 11 as shown in FIG.
The calculation flow in the figure is developed. And the steps
In S21 , it is determined whether calculation is possible. This is determined by whether or not function data is stored in X F shown in FIG. 61. In this case, since the function data has not yet been stored in XF , the determination is "NO" and the process proceeds to step S22 . Here, the content of X V is Y
The function data “+” that was transferred to V and entered this time is stored in X F , and
The contents of the register are output to the display section 17. Next, when the number data "456" shown in FIG. 6 is input, the number setting flow shown in FIG. 3 is executed. Then, in step S11 , the number data “456” is
V , and its contents are output to the display unit 17. Next, when the function data "+" shown in FIG. 6 is input, the calculation flow shown in FIG. 4 is executed. Then, in step S21 , it is determined whether calculation is possible. Since the previously input function data "+" is stored in XF as shown in FIG. 6, the determination is "YES" and the process proceeds to step S23 . In this step S23 , it is determined whether the binary counter 13 is "1" or not. still here

【式】 キーが操作されていないため、F=0であるので
ステツプS24へ進む。このステツプS24においてX
Vに格納されている置数データ「456」がAVに転
送される。さらに、今回入力されたフアンクシヨ
ンデータ「+」がAFに格納される。そして第6
図3のXFに格納されている前回入力されたフア
ンクシヨンデータ「+」に従つて演算が行なわ
れ、その演算結果「579」がXV,YV及びBVに転
送される。また、今回入力されたフアンクシヨン
データ「+」がXF及びBFに格納される。そし
て、Xレジスタの内容が表示部17に出力され、
第4図のフローチヤートの処理が終了する。ここ
で、インタラプト演算を行なうために、第6図5
に示される
[Formula] Since the key is not operated, F=0, so the process advances to step S24 . In this step S 24
The numeric data “456” stored in V is transferred to A V. Furthermore, the function data "+" input this time is stored in A F. and the sixth
An operation is performed according to the previously input function data "+" stored in XF in FIG. 3, and the operation result "579" is transferred to XV , YV and BV . Furthermore, the function data "+" input this time is stored in X F and B F. Then, the contents of the X register are output to the display section 17,
The processing in the flowchart of FIG. 4 is completed. Here, in order to perform the interrupt operation, as shown in FIG.
shown in

【式】キー11cを操作する と、第5図のINTフローが展開される。そしてス
テツプS31において2進カウンタ13に「+1」
される。次にステツプS32において2進カウンタ
13の内容が「1」か否か判定される。この場
合、F=1であるので「YES」と判定され、A
レジスタの内容がXレジスタに転送される。この
ことによりAレジスタに格納されている前回入力
されたフアンクシヨンデータ「+」とこのフアン
クシヨンデータ「+」の前に入力された置数デー
タ「456」がXレジスタに格納されるとともに、
表示部17に表示され、第5図のフローチヤート
が終了する。次に、第6図6に示される置数デー
タ「30」を入力すると、第3図の置数フローが展
開される。そして、ステツプS11において置数デ
ータ「30」がXVに格納され、その内容が表示部
17に出力される。次に、第6図7に示されるフ
アンクシヨンデータ「×」を入力すると、第4図
の演算フローが展開される。そして、ステツプ
S21において演算可能か否か判定される。これは
第6図6により示されるXFにフアンクシヨンデ
ータが格納されているか否かにより判定される。
この場合にはXFにはフアンクシヨンデータが格
納されていないので「NO」と判定されステツプ
S22へ進む。ここにおいてXVの内容がYVに転送
され、今回キー入力されたフアンクシヨンデータ
「×」がXFに格納されるとともに表示部17に出
力される。次に第7図8に示される置数データ
「6」を入力すると、第3図の置数フローが実行
される。そしてステツプS11において置数データ
「6」がXVに格納されるとともに、表示部17に
表示され、第5図のフローチヤートを終了する。
次に第7図9に示される□=キーを入力すると、第
4図の演算フローが展開される。そして、ステツ
プS21において演算可能か否か判定される。XF
は第7図8のようにフアンクシヨンデータ「×」
が格納されているので「YES」と判定され、ス
テツプS23へ進む。このステツプS23において2進
カウンタ13が「1」か否か判定される。ここに
おいて、F=1であるのでステツプS25へ進む。
このステツプS25において「30×6」の演算が行
なわれ、その演算結果「180」がXV及びYVに格
納され、表示部17に表示される。次に第7図1
0に示される
When the [Formula] key 11c is operated, the INT flow shown in FIG. 5 is developed. Then, in step S31 , "+1" is added to the binary counter 13.
be done. Next, in step S32 , it is determined whether the content of the binary counter 13 is "1". In this case, since F=1, it is determined as "YES", and A
The contents of the register are transferred to the X register. As a result, the previously input function data "+" stored in the A register and the numeric data "456" input before this function data "+" are stored in the X register. ,
This is displayed on the display unit 17, and the flowchart of FIG. 5 ends. Next, when inputting the number data "30" shown in FIG. 6, the number setting flow shown in FIG. 3 is developed. Then, in step S11 , the numeric data "30" is stored in XV , and its contents are output to the display section 17. Next, when the function data "x" shown in FIG. 6 is input, the calculation flow shown in FIG. 4 is developed. And the steps
In S21 , it is determined whether calculation is possible. This is determined by whether or not function data is stored in X F shown in FIG.
In this case, since no function data is stored in XF , the judgment is "NO" and the step is
Proceed to S 22 . At this point, the contents of XV are transferred to YV , and the function data "x" inputted this time is stored in XF and output to the display section 17. Next, when the numeral data "6" shown in FIG. 7 is input, the numeral flow shown in FIG. 3 is executed. Then, in step S11 , the numeral data "6" is stored in XV and displayed on the display section 17, and the flowchart of FIG. 5 is ended.
Next, when the □= key shown in FIG. 7 is input, the calculation flow shown in FIG. 4 is developed. Then, in step S21 , it is determined whether calculation is possible. X F has the function data “×” as shown in Figure 7 and 8.
is stored, the determination is ``YES'' and the process proceeds to step S23 . In this step S23 , it is determined whether the binary counter 13 is "1" or not. Here, since F=1, the process advances to step S25 .
In this step S25 , the calculation "30×6" is performed, and the calculation result "180" is stored in XV and YV and displayed on the display section 17. Next, Figure 7 1
shown in 0

【式】キー11cを再度操作 すると、第5図のINTフローが展開される。そし
てステツプS31において2進カウンタ13に「+
1」される。次にステツプS32において2進カウ
ンタ13の内容が「1」か否か判定される。この
場合、F=0であるので「NO」と判定され、B
レジスタの内容がXレジスタに転送される。この
ことにより、Bレジスタに格納されているフアン
クシヨンデータ「+」とそれまでの演算結果
「579」がXレジスタに格納されるとともに、表示
部17に表示され、第5図のフローチヤートが終
了する。次に第7図11に示されるようにフアン
クシヨンデータ「+」を入力すると、第4図のフ
ローチヤートが実行される。そして、ステツプ
S21、ステツプS23、ステツプS24を介して第7図
10のXVの内容がAVに転送され、今回入力され
たフアンクシヨンデータ「+」がAFに格納され
る。従つて前回入力されたフアンクシヨンデータ
「+」により「579+180」の演算が行なわれ、そ
の演算結果「759」がXV,YV及びBVに格納され
る。さらに今回入力されたフアンクシヨンデータ
「+」がXF及びBFに格納されるとともに、表示
部17に表示される。次に、第7図12のように
置数データ「10」を入力すると、第3図の置数フ
ローが実行される。そしてステツプS11において
この置数データ「10」がXVへ格納されるととも
に表示部17に表示される。次に第7図13に示
される□=キーを入力すると、第4図のフローが実
行される。そして、ステツプS21,S23,S24を介
してXVに格納されている置数データ「10」がAV
に転送され、「759+10」の演算が行なわれ、その
演算結果「769」がXV,YV,BVに格納される。
以上説明したように一連の演算「123+456+」の
後に
[Formula] When the key 11c is operated again, the INT flow shown in FIG. 5 is expanded. Then, in step S31 , the binary counter 13 reads "+".
1” is done. Next, in step S32 , it is determined whether the content of the binary counter 13 is "1". In this case, since F=0, the determination is "NO", and B
The contents of the register are transferred to the X register. As a result, the function data "+" stored in the B register and the calculation result "579" up to that point are stored in the X register and displayed on the display section 17, and the flowchart shown in FIG. finish. Next, when function data "+" is input as shown in FIG. 7 and 11, the flowchart in FIG. 4 is executed. And the steps
The contents of XV in FIG. 7 and 10 are transferred to AV through steps S21 , S23 , and S24 , and the function data "+" input this time is stored in AF . Therefore, the calculation "579+180" is performed using the function data "+" input last time, and the calculation result "759" is stored in X V , Y V and B V . Furthermore, the function data "+" input this time is stored in X F and B F and displayed on the display section 17. Next, when the numeric data "10" is input as shown in FIG. 7, the numeral flow shown in FIG. 3 is executed. Then, in step S11 , this number data "10" is stored in XV and displayed on the display section 17. Next, when the □= key shown in FIG. 7 is input, the flow shown in FIG. 4 is executed. Then, through steps S 21 , S 23 , and S 24 , the number data “10” stored in X V is transferred to A V
The calculation result of "759+10" is performed, and the calculation result "769" is stored in X V , Y V , and B V .
As explained above, after the series of operations "123+456+"

【式】キー11cを操作して演算動作 にインタラプトをかけ、その間に他の演算「30×
6」を行ない、その後再度
[Formula] Operate key 11c to interrupt the calculation operation, and in the meantime perform other calculations ``30×
6” and then again

【式】キー11 cを操作して、インタラプトを解除し、「579+
180」の動作を行なつた。 以上詳述したように、この考案によれば、演算
結果および演算処理開始前に入力されたキー入力
データを演算処理動作から退避させて記憶する退
避データ記憶手段を設けるともに、特定キーの操
作に応じて上記退避データ記憶手段に記憶されて
いるキー入力データ及び演算結果を適宜データ記
憶手段に転送させるとともに、退避データ記憶手
段への新たなデータの入力を阻止する手段を設け
たことにより、計算の途中でオペレータが電話等
の用事で席を立つ等しても計算機をインタラプト
の状態に設定すればどこまで計算したか容易に知
ることができ、また計算の途中で計算機をインタ
ラプトの状態に設定することにより別の計算を割
り込ませて行なうことも可能となる。
[Formula] Operate key 11 c to cancel the interrupt and select "579+
180" movement. As described in detail above, according to this invention, a save data storage means is provided to save and store the calculation result and key input data input before the start of the calculation process from the calculation process operation, and Accordingly, key input data and calculation results stored in the save data storage means are transferred to the data storage means as appropriate, and a means for preventing new data from being input to the save data storage means is provided. Even if the operator leaves his/her desk in the middle of the calculation to make a phone call or other errand, he/she can easily see how far the calculation has been made by setting the computer to an interrupt state; This makes it possible to interrupt another calculation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の一実施例を示す全体の回路
構成図、第2図は同実施例を説明するためのレジ
スタ及び表示部の内容の変化を示す図、第3図な
いし第5図は同実施例の動作を示すフローチヤー
ト、第6図及び第7図はこの考案の他の実施例を
説明するためのレジスタ及び表示部の内容の変化
を示す図である。 11……キー入力部、12……ROM(リード
オンリメモリ)アドレス部、13……2進カウン
タ、14……ROM(リードオンリメモリ)、15
……RAM(ランダムアクセスメモリ)、16……
演算/判断回路、17……表示部、18……イン
ストラクシヨンデコーダ。
Fig. 1 is an overall circuit configuration diagram showing one embodiment of this invention, Fig. 2 is a diagram showing changes in the contents of the register and display section to explain the embodiment, and Figs. 3 to 5 are A flowchart showing the operation of the same embodiment, and FIGS. 6 and 7 are diagrams showing changes in the contents of the register and display section to explain another embodiment of this invention. 11...Key input section, 12...ROM (read only memory) address section, 13...Binary counter, 14...ROM (read only memory), 15
...RAM (Random Access Memory), 16...
Arithmetic/judgment circuit, 17...display section, 18...instruction decoder.

Claims (1)

【実用新案登録請求の範囲】 (1) 数値キー、フアンクシヨンキー及び特定キー
を有するキー入力手段と、該キー入力手段から
入力された数値データ及びフアンクシヨンデー
タに基づき演算処理する演算手段と、上記キー
入力手段から入力されたデータあるいは上記演
算手段に於ける演算結果を記憶し、該記憶内容
を演算手段に出力するデータ記憶手段と、該デ
ータ記憶手段の内容を表示する表示手段と、上
記演算手段に於いて演算結果が得られた際、該
演算結果および演算処理が行なわれる前に上記
キー入力手段から入力されたデータを演算処理
動作から退避させて記憶する退避データ記憶手
段と、上記特定キーの操作に応じて上記退避デ
ータ記憶手段に記憶されているキー入力データ
及び演算結果を適宜、上記データ記憶手段へ転
送させるとともに、上記退避データ記憶手段へ
の新たなデータの入力を阻止する手段とを具備
してなる小型電子式計算機。 (2) 上記特定キーの再度の操作に応じて退避デー
タ記憶手段への新たなデータの入力を阻止する
ことを解除する手段を具備してなる実用新案登
録請求の範囲第1項記載の小型電子式計算機。
[Claims for Utility Model Registration] (1) Key input means having numerical keys, function keys, and specific keys, and calculation means for performing calculation processing based on numerical data and function data input from the key input means. , a data storage means for storing the data input from the key input means or the calculation result in the calculation means and outputting the stored contents to the calculation means; and a display means for displaying the contents of the data storage means; When a calculation result is obtained in the calculation means, a save data storage means for saving the calculation result and data input from the key input means from the calculation processing operation before the calculation process is performed, and storing the calculation result; In response to the operation of the specific key, key input data and calculation results stored in the saved data storage means are appropriately transferred to the data storage means, and new data is prevented from being input to the saved data storage means. A small electronic calculator comprising means for (2) The small electronic device according to claim 1 of the utility model registration claim, comprising means for canceling the blocking of inputting new data into the saved data storage means in response to a second operation of the specific key. Formula calculator.
JP17206679U 1979-12-12 1979-12-12 Expired JPS6145550Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17206679U JPS6145550Y2 (en) 1979-12-12 1979-12-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17206679U JPS6145550Y2 (en) 1979-12-12 1979-12-12

Publications (2)

Publication Number Publication Date
JPS5692240U JPS5692240U (en) 1981-07-22
JPS6145550Y2 true JPS6145550Y2 (en) 1986-12-22

Family

ID=29682881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17206679U Expired JPS6145550Y2 (en) 1979-12-12 1979-12-12

Country Status (1)

Country Link
JP (1) JPS6145550Y2 (en)

Also Published As

Publication number Publication date
JPS5692240U (en) 1981-07-22

Similar Documents

Publication Publication Date Title
JPS6145550Y2 (en)
JPH0421151Y2 (en)
JP3498323B2 (en) Electronic calculator and arithmetic processing method
JPH0426919Y2 (en)
JPS642179Y2 (en)
JP2707162B2 (en) Data processing device
JPH04250555A (en) Electronic computer
JPH0610433Y2 (en) Small electronic calculator
JPH0738995Y2 (en) Small computer
JPS6019030B2 (en) educational electronics
JPH035956Y2 (en)
JPH0435955Y2 (en)
JPS6230112Y2 (en)
JPS6225208B2 (en)
JPS6329826A (en) Data inputting method
JPH0456349B2 (en)
JPS5921068B2 (en) Program step calculation method
JPS6116109B2 (en)
JPS6226496B2 (en)
JPS6332680A (en) Mode altering apparatus for electronic type cash register
JPH05265899A (en) Information terminal equipment
JPH0567092A (en) Word processor
JPH064482A (en) Electronic desktop calculator
JPH05346905A (en) Data bank device
JPH0693236B2 (en) Small electronic calculator