JPS6145384B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は制御極を有する半導体装置に関する
ものである。一般にサイリスタ、GTO等の半導
体装置は規定以上の電圧が印加されると破壊す
る。以下、代表例としてサイリスタについて説明
する。特に高電圧で使用される半導体装置の場
合、所定の耐圧の必要から複数個のサイリスタが
直列に接続される。これらの半導体装置におい
て、個々のサイリスタを過電圧から保護するため
サイリスタと並列に非直線抵抗特性を有するアレ
スターが設けられる。このアレスターは、一般に
酸化亜鉛などのセラミツク系バリスターが採用さ
れる。サイリスタの構造は、半導体エレメントを
絶縁および外気からの密封を目的としてセラミツ
ク等の絶縁容器中に収納し、両端に電極を設ける
のが一般である。

第１図は高電圧用サイリスタ装置の構成例であ
る。図において、２Ａ〜２ＮはＮ個のサイリス
タ、３Ａ〜３Ｎはゲート回路、４Ａ〜４Ｎは各ゲ
ート回路３Ａ〜３Ｎに点弧用指令を与える入力端
子、５Ａ〜５Ｂは電圧抑制用のアレスター、６Ａ
〜６Ｎは電流検出器で、ここを電流が流れた場
合、各々のゲート回路に点弧信号を送出する。こ
れは通常、強制点弧と呼ばれている。７Ａ〜７Ｎ
は強制点弧信号の入力端子である。

第１図において、Ａ−Ｋ端子間に過電圧が印加
された場合、サージ電流は端子Ａ→アレスタ５Ａ
→アレスタ５Ｂ→…アレスタ５Ｎ→Ｋ端子と流れ
Ａ−Ｋ端子間を所定の電圧以下に抑制して保護す
る。

また、通常のスイツチング動作時は図示しない
ゲート信号発生器から端子４Ａ〜４Ｎにゲート信
号が加えられると、ゲート回路３Ａ〜３Ｎから各
サイリスタ２Ａ〜２Ｎにゲート信号が入力されサ
イリスタ２Ａ〜２Ｎは一斉に導通状態となり、負
荷電流が端子Ａ→サイリスタ２Ａ→サイリスタ２
Ｂ→…サイリスタ２Ｎ→端子Ｋに流れる。

ところが、何らかの原因でゲート信号発生器か
らのゲート信号が、例えば端子４Ｂに加えられな
い場合、サイリスタ２Ｂを除いて他のサイリスタ
は一斉に導通するため、負荷電流が流入するが、
この電流はサイリスタ２Ｂのみブロツク状態なの
でアレスター５Ｂを通して第２図のように流れ
る。ところが、アレスターはサージ等の継続時間
が短かい電流に対して所定の耐量を有している
が、上記の負荷電流のような時間的に長い電流に
対する熱的耐量は有しないのが普通である。

したがつて、このような場合、第２図に示した
ように電流検出器６Ｂがこの負荷電流を検知して
ゲート回路３Ｂに強制点弧信号を送りサイリスタ
２Ｂを点弧させて負荷電流iLをアレスター５Ｂか
らサイリスタ２Ｂに転流し、アレスター５Ｂの熱
的責務を軽減することができる。よつて、経済的
で小形のアレスターの設置が可能となる。

ところで、第３図に示すように半導体エレメン
ト１０を従来のセラミツクのかわりにセラミツク
バリスターの容器１３内に電極１１，１２でしめ
つけ密封した構造の新しいサイリスタが提案され
ており、この場合構造が簡単化し、かつ装置とし
てアレスタを別に設ける必要がないため小形化も
可能で有効である。このサイリスタの電気的構成
は第４図に示す回路となる。

しかし、このサイリスタが第１図のように直列
接続して使用する場合、次のような欠点がある。

すなわち、構造的にサイリスタのアノード−カ
ソ−ド間に直接アレスターが並列接続されるた
め、強制点弧用の電流検出器が設置できず、ゲー
ト信号等の故障時には強制点弧ができないので、
負荷電流がアレスターに継続して流れ続け、サイ
リスタ容器としてのセラミツクアレスターが熱
的、機械的に破壊し、アークの発生や材料の飛散
による２次的事故が発生する。

この発明は上記欠点を解消するためになされた
もので、一対の電極間に半導体エレメントを配置
し、非直線抵抗特性を有する焼結体から成る第１
の筒体と絶縁性を有する焼結体から成る第２の筒
体２個から成る容器で両電極間を密閉し、両筒体
の接合部に電極を設けることにより、アレスター
に電流が流れるとき、この電流を検出する回路構
成を可能とし、強制点弧作用によりアレスターが
破損することを防止することができる半導体装置
を提供する。

以下、図について説明する。第５図において、
１０〜１２は従来と同様である。図において、１
４は非直線抵抗特性を有するセラミツクバリスタ
の筒体、１５Ａ，１５Ｂは従来の絶縁性を有する
セラミツクからなる筒体、１６Ａ，１６Ｂは筒体
１４と筒体１５Ａ，１５Ｂとの接触部に配置され
筒体１４の両端に接続された電極である。なお、
両筒体１４，１５Ａ，１５Ｂで容器１７を構成し
ている。上記構成の半導体装置の電気的回路は第
６図のようになり、アレスター１４に端子１６
Ａ，１６Ｂが設けられ、端子１１，１２と端子１
６Ａ，１６Ｂは独立しているのが特徴である。

本発明によると第１図に示すような高耐圧サイ
リスタ装置とするとき、第７図に示すように端子
１２と端子１６Ｂ間に図示のごとく電流検出器６
を設置することが可能となり、直列サイリスタの
内１個のサイリスタにゲート信号が送られないで
点弧しないために並列に接続されたアレスターに
負荷電流が流れても強制点弧の効果ですぐサイリ
スタが導通し、継続負荷電流によるアレスターの
熱的、機械的破壊を防止できる。

一方、第７図のようにサイリスタ等がスイツチ
ング動作をしない状態では全アレスターが直列に
接続され、かつ、これが直列サイリスタ群と完全
並列になるため、外部からの侵入サージに対して
完全な保護が可能となる。

筒体１５Ａ，１５Ｂは通常、端子１１，１６Ａ
間、および端子１２，１６Ｂ間はほとんど電圧差
がないため簡単な絶縁特性すなわち、薄いもので
も良い。さらに、セラミツクバリスタにはサイリ
スタの耐圧との強調を考慮して所定の電圧−電流
特性をもたせる必要があり、この特性はセラミツ
クバリスターの厚み寸法で調整する。したがつ
て、筒体１５Ａ，１５Ｂはサイリスタ構造物の寸
法誤差吸収用としての機能も付加されており、全
てのサイリスタを所定の電圧−電流特性をもたせ
た上で、一定の寸法に作りあげるために厚みを調
整する。

この発明によると、非直線抵抗特性を有する第
１の筒体で容器を構成し、両端から電極を導生し
たので、強制点弧機能を有する回路構成が容易に
できるため、過電圧による破壊を防止でき、かつ
取付スペースの縮小化および配線作業の簡素化が
図れる。

【図面の簡単な説明】

第１図は高耐圧サイリスタ装置の構成図、第２
図は第１図のゲート故障時の現象を説明した説明
図、第３図は従来の半導体装置を示す断面図、第
４図は第３図の電気回路図、第５図はこの発明の
一実施例を示す断面図、第６図は第５図の電気回
路図、第７図は第５図を使用した高耐圧サイリス
タ装置の構成図である。図において、１０は半導
体エレメント、１１は第１の電極、１２は第２の
電極、１４は第１の筒体、１５Ａ，１５Ｂは第２
の筒体、１６Ａ，１６Ｂは第３の電極、１７は容
器である。なお、各図中同一符号は同一又は相当
部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 絶縁性を有する筒状の容器の両端にそれぞれ
   第１及び第２の電極を密封固着し、上記容器内に
   配置された半導体エレメントを上記両電極間に接
   続したものにおいて、上記容器を非直線抵抗性を
   有する焼結体からなる第１の筒体と、この第１の
   筒体の両端にそれぞれ密封固着され絶縁性を有す
   る焼結体からなる第２の筒体とで構成し、上記第
   １の両端から一対の第３の電極を導出したことを
   特徴とする半導体装置。 ２ 第１の筒体は酸化亜鉛粉末を焼結したもので
   あることを特徴とする特許請求の範囲第１項記載
   の半導体装置。