JPS6144412B2 - - Google Patents
Info
- Publication number
- JPS6144412B2 JPS6144412B2 JP9025580A JP9025580A JPS6144412B2 JP S6144412 B2 JPS6144412 B2 JP S6144412B2 JP 9025580 A JP9025580 A JP 9025580A JP 9025580 A JP9025580 A JP 9025580A JP S6144412 B2 JPS6144412 B2 JP S6144412B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- terminal
- generated
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
Landscapes
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジヨン受像機の選局装置にお
ける信号検出回路に関するものであり、信号検出
用の集積回路素子のピンの数を削減することので
きるものを提供するものである。
ける信号検出回路に関するものであり、信号検出
用の集積回路素子のピンの数を削減することので
きるものを提供するものである。
まず、第１図に従来の信号検出回路の例を示し
てする。第１図に於て、１は検出回路用の集積回
路素子（以下ICという）、２はその電源電圧供給
端子、３は接地端子である。ここで、テレビ受像
機のAFC検波出力（Ｓカーブ出力）Ａを入力端
子４に入力する。これをトランジスタ５で構成す
るエミツタフオロアで受け、チユーナのAFC回
路への供給用としてダイオード６を介して端子７
へ出力するとともに、各コンパレータ（電圧比較
器）８，９，１０へ供給する。
てする。第１図に於て、１は検出回路用の集積回
路素子（以下ICという）、２はその電源電圧供給
端子、３は接地端子である。ここで、テレビ受像
機のAFC検波出力（Ｓカーブ出力）Ａを入力端
子４に入力する。これをトランジスタ５で構成す
るエミツタフオロアで受け、チユーナのAFC回
路への供給用としてダイオード６を介して端子７
へ出力するとともに、各コンパレータ（電圧比較
器）８，９，１０へ供給する。
ここで、端子１１よりAFCをオン又はオフす
るための入力を入れる。AFCオフとはチユーナ
へのAFC電圧供給端子７に6.5Vの固定電圧を供
給することであり、AFCオンとはチユーナへの
AFC電圧供給端子７にAFCの検波出力を伝達す
るとである。今、端子１１が高レベルであると、
トランジスタ１２は導通状態で、ダイオード１３
はカツトオフし、トランジスタ１４はカツトオフ
であるから、ダイオード６は導通状態となり、端
子４から入力されたAFC検波出力はエミツタフ
オロアの出力となり、ダイオード６を介して端子
７に出力される。即ち、AFCオンの状態であ
る。一方、端子１１が低レベルであると、トラン
ジスタ１２はカツトオフとなり、トランジスタ１
４は導通状態となるから、ダイオード６はカツト
オフ、ダイオード１３は導通状態となる。即ち抵
抗１５と抵抗１６とトランジスタ１４のベース―
エミツタ間電圧とで分割された固定電圧（約
6.5V）が、ダイオード１３を介してチユーナへ
の端子７へ出力される。即ちAFCオフの状態で
ある。
るための入力を入れる。AFCオフとはチユーナ
へのAFC電圧供給端子７に6.5Vの固定電圧を供
給することであり、AFCオンとはチユーナへの
AFC電圧供給端子７にAFCの検波出力を伝達す
るとである。今、端子１１が高レベルであると、
トランジスタ１２は導通状態で、ダイオード１３
はカツトオフし、トランジスタ１４はカツトオフ
であるから、ダイオード６は導通状態となり、端
子４から入力されたAFC検波出力はエミツタフ
オロアの出力となり、ダイオード６を介して端子
７に出力される。即ち、AFCオンの状態であ
る。一方、端子１１が低レベルであると、トラン
ジスタ１２はカツトオフとなり、トランジスタ１
４は導通状態となるから、ダイオード６はカツト
オフ、ダイオード１３は導通状態となる。即ち抵
抗１５と抵抗１６とトランジスタ１４のベース―
エミツタ間電圧とで分割された固定電圧（約
6.5V）が、ダイオード１３を介してチユーナへ
の端子７へ出力される。即ちAFCオフの状態で
ある。
一方、レベル比較用のコンパレータ８，９，１
０の＋入力にAFCの検波出力Ａを入力し、基準
電圧Ｂ，Ｃ，Ｄを−入力に印加する。ここでＢ≒
7.20V，Ｃ≒6.50V，Ｄ≒5.80Vとする。その結果
これらのコンパレータ８，９，１０の各々の出力
Ｅ，Ｆ，Ｇは第２図に示す様になり、端子１７，
１８，１９に出力する。
０の＋入力にAFCの検波出力Ａを入力し、基準
電圧Ｂ，Ｃ，Ｄを−入力に印加する。ここでＢ≒
7.20V，Ｃ≒6.50V，Ｄ≒5.80Vとする。その結果
これらのコンパレータ８，９，１０の各々の出力
Ｅ，Ｆ，Ｇは第２図に示す様になり、端子１７，
１８，１９に出力する。
テレビ信号の有無の判別回路２２については後
述の発明の具体説明にて行うのでここでは省略す
るが、端子２３，２４への信号入力と端子２５に
接続した積分回路を用い、コンパレータ２０より
の出力はテレビ信号があれば低レベル、無い場合
は高レベルになり、端子２１に出力を出す。
述の発明の具体説明にて行うのでここでは省略す
るが、端子２３，２４への信号入力と端子２５に
接続した積分回路を用い、コンパレータ２０より
の出力はテレビ信号があれば低レベル、無い場合
は高レベルになり、端子２１に出力を出す。
この様に従来の例では、IC化した場合にピン
数が12ピンと多くなりDILパツケージが必要にな
る。
数が12ピンと多くなりDILパツケージが必要にな
る。
そこで本発明はこのピン数を削減した回路を提
供することを目的とするものである。
供することを目的とするものである。
本発明の一実施例における具体回路例を第３図
に示し、その各部の波形説明を第４図、第５図に
示す。
に示し、その各部の波形説明を第４図、第５図に
示す。
第３図の回路に於てはピン数は９ピンであり
IC化した場合にSIL化が可能であり、コスト低減
効果が大きい。ここで、AFCのオン、オフ部分
に関しては従来例のものと同じであるから、同一
番号を付して説明は省略する。
IC化した場合にSIL化が可能であり、コスト低減
効果が大きい。ここで、AFCのオン、オフ部分
に関しては従来例のものと同じであるから、同一
番号を付して説明は省略する。
この回路では、AFCの検波出力Ａは５個のコ
ンパレータ２６〜３０に加えて５つのレベルで比
較する一方の入力とし、他方の入力は第１〜第５
の基準電圧Ｈ，Ｉ，Ｊ，Ｋ，Ｌを供給している。
ここで、抵抗３１、ダイオード３２〜３６によ
り、Ｈ≒7.9V，Ｉ≒7.2V，Ｊ≒6.5V，Ｋ≒
5.8V，Ｌ≒5.1Vに定める。コンパレータ２６の
出力は第４図に示す様にＭの出力波形が得られ、
コンパレータ２７の出力にはＮなる出力が得られ
る。一方、コンパレータ２８の出力にはＯなる出
力が得られるから、出力Ｎと出力Ｏとをアンドゲ
ート３７に加えてＲのような出力を得る。この出
力Ｒと出力Ｍをオアゲート３８に加えてＳのよう
な出力を得る。また、コンパレータ２９の出力は
Ｐとなり、出力Ｏの反転出力とこの出力Ｐとをア
ンドゲート３９に加えてＴのような出力を得る。
この出力Ｔとコンパレータ３０の出力Ｑとをオア
ゲート４０に加えてＵのような出力を得る。
ンパレータ２６〜３０に加えて５つのレベルで比
較する一方の入力とし、他方の入力は第１〜第５
の基準電圧Ｈ，Ｉ，Ｊ，Ｋ，Ｌを供給している。
ここで、抵抗３１、ダイオード３２〜３６によ
り、Ｈ≒7.9V，Ｉ≒7.2V，Ｊ≒6.5V，Ｋ≒
5.8V，Ｌ≒5.1Vに定める。コンパレータ２６の
出力は第４図に示す様にＭの出力波形が得られ、
コンパレータ２７の出力にはＮなる出力が得られ
る。一方、コンパレータ２８の出力にはＯなる出
力が得られるから、出力Ｎと出力Ｏとをアンドゲ
ート３７に加えてＲのような出力を得る。この出
力Ｒと出力Ｍをオアゲート３８に加えてＳのよう
な出力を得る。また、コンパレータ２９の出力は
Ｐとなり、出力Ｏの反転出力とこの出力Ｐとをア
ンドゲート３９に加えてＴのような出力を得る。
この出力Ｔとコンパレータ３０の出力Ｑとをオア
ゲート４０に加えてＵのような出力を得る。
今、ここで、コンパレータ２０の出力Ｖが低レ
ベルで、テレビ信号が有ることを検出していると
すると、出力Ｓが高レベルの場合はトランジスタ
４１は導通状態であり、そのとき出力Ｕが高レベ
ルであればトランジスタ４２が導通するので出力
端子４３への出力Ｗは低レベルになり、出力Ｕが
低レベルであれば出力Ｗは高レベルになる。一
方、出力Ｓが低レベルの場合は、、トランジスタ
４１はカツトオフであり、出力Ｕが高レベルであ
れば出力Ｗは低レベルになり、出力Ｕが低レベル
であれば出力Ｗは中間レベルとなる。即ち、出力
ＳとＵの波形に従つて、第４図のような波形の検
出出力となる。ところが、コンパレータ２０の出
力Ｖが高レベル、即ち、無信号時には、トランジ
スタ４４と４５が導通状態となるから、トランジ
スタ４１と４２はカツトオフとなり出力Ｗは中間
レベル、即ち外付の抵抗４６と４７で電源が分割
されたレベルとなる。
ベルで、テレビ信号が有ることを検出していると
すると、出力Ｓが高レベルの場合はトランジスタ
４１は導通状態であり、そのとき出力Ｕが高レベ
ルであればトランジスタ４２が導通するので出力
端子４３への出力Ｗは低レベルになり、出力Ｕが
低レベルであれば出力Ｗは高レベルになる。一
方、出力Ｓが低レベルの場合は、、トランジスタ
４１はカツトオフであり、出力Ｕが高レベルであ
れば出力Ｗは低レベルになり、出力Ｕが低レベル
であれば出力Ｗは中間レベルとなる。即ち、出力
ＳとＵの波形に従つて、第４図のような波形の検
出出力となる。ところが、コンパレータ２０の出
力Ｖが高レベル、即ち、無信号時には、トランジ
スタ４４と４５が導通状態となるから、トランジ
スタ４１と４２はカツトオフとなり出力Ｗは中間
レベル、即ち外付の抵抗４６と４７で電源が分割
されたレベルとなる。
次にテレビ信号の有無を検出する回路を第３図
と第５図のタイミング図をもとに説明する。
と第５図のタイミング図をもとに説明する。
ここで、４７はフライバツクパルスａの入力端
子であり、４８は水平同期信号ｂの入力端子であ
る。ここでフライバツクパルスａを微分回路４９
で微分した出力をＣとし、水平同期信号ｂを微分
回路５０で微分した出力をｄとすると、トランジ
スタ５１は出力ｄの負パルス時に一時カツトオフ
になつて他は導通状態となり、テレビ信号がある
場合はこの水平同期信号ｂとフライバツクパルス
ａの位相が一致するから第５図に示す様に検出出
力ｅは高レベルとなつてくる。これをフイルター
で積分し、コンパレータ２０でレベル比較して検
出出力Ｖを得る。コンデンサ５２と抵抗５３はフ
イルター、５４，５５はコンパレータ２０の基準
電圧ｌ発生用抵抗である。
子であり、４８は水平同期信号ｂの入力端子であ
る。ここでフライバツクパルスａを微分回路４９
で微分した出力をＣとし、水平同期信号ｂを微分
回路５０で微分した出力をｄとすると、トランジ
スタ５１は出力ｄの負パルス時に一時カツトオフ
になつて他は導通状態となり、テレビ信号がある
場合はこの水平同期信号ｂとフライバツクパルス
ａの位相が一致するから第５図に示す様に検出出
力ｅは高レベルとなつてくる。これをフイルター
で積分し、コンパレータ２０でレベル比較して検
出出力Ｖを得る。コンデンサ５２と抵抗５３はフ
イルター、５４，５５はコンパレータ２０の基準
電圧ｌ発生用抵抗である。
以上説明した様に従来は４個の出力端子を要し
た信号検出出力端子を本発明ではトライステート
出力を用いることによつて１個の信号出力端子に
することができるものである。なお、センターレ
ベルは出力Ｗが“低”→“高”，“高”→“低”と
変化する場合であり、“高”→“低”→“中間”
→“低”（Ｍ＝中間レベル）の時点でAFC検波出
力は第５のレベルＬ以下であり、“低”→“高”
→“中間”→“高”のレベル変化の時点でAFC
検波出力は第１のレベルＨ以上である。これらの
ことをマイクロコンピユータ等で判定することは
きわめて容易である。
た信号検出出力端子を本発明ではトライステート
出力を用いることによつて１個の信号出力端子に
することができるものである。なお、センターレ
ベルは出力Ｗが“低”→“高”，“高”→“低”と
変化する場合であり、“高”→“低”→“中間”
→“低”（Ｍ＝中間レベル）の時点でAFC検波出
力は第５のレベルＬ以下であり、“低”→“高”
→“中間”→“高”のレベル変化の時点でAFC
検波出力は第１のレベルＨ以上である。これらの
ことをマイクロコンピユータ等で判定することは
きわめて容易である。
以上のように本発明によれば、ピン数を削減す
ることによりIC化が容易可能な信号検出するこ
とができる回路が得られるものである。
ることによりIC化が容易可能な信号検出するこ
とができる回路が得られるものである。
第１図は従来の信号検出回路の回路図、第２図
はその動作を説明するタイムチヤート、第３図は
本発明の一実施例における信号検出回路の回路
図、第４図および第５図はその動作を説明するタ
イムチヤートである。 ４……AFC検波出力の入力端子、２６，２
７，２８，２９，３０……コンパレータ、３７，
３９……アンドゲート、３８，４０……オアゲー
ト、４１，４２，４４，４５……トランジスタ、
４３……出力端子、４５，４６……トランジス
タ。
はその動作を説明するタイムチヤート、第３図は
本発明の一実施例における信号検出回路の回路
図、第４図および第５図はその動作を説明するタ
イムチヤートである。 ４……AFC検波出力の入力端子、２６，２
７，２８，２９，３０……コンパレータ、３７，
３９……アンドゲート、３８，４０……オアゲー
ト、４１，４２，４４，４５……トランジスタ、
４３……出力端子、４５，４６……トランジス
タ。
Claims (1)
- １ 自動周波数制御用の検波出力と順次大きさが
異る第１〜第５のレベルの基準電圧とを各々比較
し上記検波出力の方が上記第１〜第５のレベルよ
り大きいときにそれぞれ比較出力を発生する第１
〜第５のコンパレータと、電源電圧供給端子と出
力端子との間に接続された第１のスイツチング素
子と、上記出力端子と接地との間に接続された第
２のスイツチング素子と、上記出力端子と任意の
電源端子との間に接続された抵抗と、上記第１の
コンパレータの比較出力が発生されたとき、およ
び上記第２と第３のコンパレータの比較出力がと
もに発生されたときに上記第１のスイツチング素
子を導通させるゲート回路と、上記第３のコンパ
レータの比較出力が発生されておらずかつ上記第
４のコンパレータの比較出力が発生されたとき、
および上記第５のコンパレータの比較出力が発生
されたときに上記第２のスイツチング素子を導通
させるゲートと、受信信号が存在しない状態を判
別したときに判別出力を発生しその判別出力によ
り上記第１、第２のスイツチング素子をともに強
制的に遮断させる判別回路とを備えたことを特徴
とする信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9025580A JPS5715526A (en) | 1980-07-01 | 1980-07-01 | Signal detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9025580A JPS5715526A (en) | 1980-07-01 | 1980-07-01 | Signal detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5715526A JPS5715526A (en) | 1982-01-26 |
| JPS6144412B2 true JPS6144412B2 (ja) | 1986-10-02 |
Family
ID=13993377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9025580A Granted JPS5715526A (en) | 1980-07-01 | 1980-07-01 | Signal detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5715526A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989006908A1 (en) * | 1988-02-03 | 1989-08-10 | Otsuka Pharmaceutical Co., Ltd. | Protein-rich nutrient food and process for its production |
-
1980
- 1980-07-01 JP JP9025580A patent/JPS5715526A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5715526A (en) | 1982-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4825144A (en) | Dual channel current mode switching regulator | |
| US4054804A (en) | Bipolar charging and discharging circuit | |
| US4140928A (en) | Monostable multivibrator | |
| JPS6144412B2 (ja) | ||
| EP0130384A1 (en) | A two phase voltage signal generating circuit | |
| US5365120A (en) | Data slicer with hold | |
| US6480060B2 (en) | FSK signal demodulating integration-discharge circuit | |
| EP0785440A2 (en) | Signal generating circuit and peak detection circuit | |
| JPS6359568B2 (ja) | ||
| US5781039A (en) | Frequency controlled switch | |
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| JPH0697738B2 (ja) | ロ−レベルクランプ回路 | |
| JPH0434582Y2 (ja) | ||
| US7843513B2 (en) | Automatic adaptation of a video source to a receiver | |
| JPH0417510B2 (ja) | ||
| JP3035413B2 (ja) | サンプル・ホールド回路 | |
| JPH05119857A (ja) | 定電流発生回路 | |
| KR890000714Y1 (ko) | 디지탈 튜너 인터페이스 집적회로 | |
| KR0164527B1 (ko) | 동기신호의 입력 극성 제어 회로 | |
| JP2668928B2 (ja) | 同期分離回路 | |
| KR890005518Y1 (ko) | 수직동기신호 스위칭회로 | |
| JP2568568B2 (ja) | 輝度信号補正回路 | |
| JPH0218601Y2 (ja) | ||
| JPS62183696A (ja) | キラ−回路 | |
| JP2549674Y2 (ja) | Ａｆｔ回路 |