JPS6143826A - Self-reset superconduction loop circuit using josephson junction - Google Patents

Self-reset superconduction loop circuit using josephson junction

Info

Publication number
JPS6143826A
JPS6143826A JP16487184A JP16487184A JPS6143826A JP S6143826 A JPS6143826 A JP S6143826A JP 16487184 A JP16487184 A JP 16487184A JP 16487184 A JP16487184 A JP 16487184A JP S6143826 A JPS6143826 A JP S6143826A
Authority
JP
Japan
Prior art keywords
gate
current
time
loop circuit
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16487184A
Other languages
Japanese (ja)
Other versions
JPH0342020B2 (en
Inventor
Mutsuo Hidaka
睦夫 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP16487184A priority Critical patent/JPS6143826A/en
Publication of JPS6143826A publication Critical patent/JPS6143826A/en
Publication of JPH0342020B2 publication Critical patent/JPH0342020B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To constitute a self-reset superconduction loop circuit not requiring an external reset signal by using a superconduction loop circuit comprising two gates using Josephson junction and a superconduction strip line having an inductance. CONSTITUTION:When an input current Is is inputted at a time t2 after a gate current Ig flows at a time t1, a gate 20 starts switching and a currrent IL appears on an input line 25 of a superconduction loop circuit 23 and a gate 24 at a time t3 with a time tau1 being the sum of the switch time of the gate 20 and the current transfer time from the time t2. On the other hand, a current IA flowing to the gates 20, 24 appears at a time t1 when the gate current Ig is inputted and is zero at the time t3 when the gate current Ig flows to the superconduction loop circuit 23. When the gate 20 is reset to the superconduction state by the decrease in the IA, since the voltage across the inductance of the superconduction loop circuit 23 is zero, the currnt IL is preserved.

Description

【発明の詳細な説明】 本発明はジョセフソン接合と超伝導ストリップラインを
用いて構成されるセルフリセット超伝導ループ回路に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a self-resetting superconducting loop circuit constructed using a Josephson junction and a superconducting strip line.

従来ジ璽セフノン記憶回路等に用いられるジ。Conventionally used in digital memory circuits, etc.

セフソン接合と超伝導ストリップラインからなる超伝導
ループ回路は図1に示す構成を持つ。図中の超伝導ルー
プ回路は以下のよう圧して動作する。
A superconducting loop circuit consisting of a Sefson junction and a superconducting stripline has the configuration shown in FIG. The superconducting loop circuit in the figure operates as follows.

ゲート電流路12からゲート電流1g を流した状態で
入力電流Is を入力線路11に流すと、ゲート10が
電圧状態にスイッチする。ゲートIOが電圧状態にスイ
ッチすると、ゲート電流Igは超伝導ループ回路13を
通って流れる。ゲート10はバイアス電流が減少し零電
圧状態にリセットする。−1超伝導ループ回路13はイ
ンダクタンスを持ち、抵抗成分は零であるので次式が成
立する。
When an input current Is is caused to flow through the input line 11 while a gate current 1 g is flowing from the gate current path 12, the gate 10 is switched to a voltage state. When the gate IO switches to the voltage state, the gate current Ig flows through the superconducting loop circuit 13. Gate 10 is reset to a zero voltage state as the bias current decreases. The -1 superconducting loop circuit 13 has inductance and the resistance component is zero, so the following equation holds true.

L−=V d電 但し L:インダクタンス、■=インダクタンスの両端
電圧工:インダクタンスを流れる電流、t=時 間ゲー
ト電流Igが超伝導ループ回路の方に流れ、ゲート10
が零電圧状態にリセットすると、インので、ゲート電流
Ig ri超超伝導ルー1路路13方に流れ続ける。こ
の状態からゲート電流Igが零になると、上記のインダ
クタンスを有する超伝導ス) IJツブラインに流れる
電流は超伝導ストリップラインの両端の電圧が零の状態
では保存される性質から、超伝導ループ回路13とゲー
ト10で形成される回路には循環電流が流れ続ける。
L-=V d electric current L: inductance, ■=voltage across the inductance: current flowing through the inductance, t=time Gate current Ig flows toward the superconducting loop circuit, gate 10
When reset to the zero voltage state, the gate current Igri continues to flow in the superconducting route 13 direction. When the gate current Ig becomes zero from this state, the current flowing in the superconducting strip line with the above-mentioned inductance is conserved when the voltage across the superconducting strip line is zero, so the superconducting loop circuit 13 A circulating current continues to flow through the circuit formed by the gate 10 and the gate 10.

このためゲート電流が零になってもこの超伝導ループ回
路13は元の状態にリセットされない。従来は前記回路
をリセットするためにリセットゲート14を超伝導ルー
プ回路13と直列に接続し、外部からリセット入力線路
15 ft用いてリセット信号を与え、リセット14を
、電圧状態にスイッチさせることで、インダクタンスの
両端に電圧を発生させ上記閉口路に流れる循環電流を零
にリセットしていた・ しかし第1図に示すリセットゲート14を用しるリセッ
ト方法では、外部にリセット信号を発生する回路が必要
になる。このリセット信号を発生する回路は前記ゲート
10を駆動したゲート電流Igの電流が零である時間に
駆動せねばならず、ゲー)10を駆動した電流と別の時
間依存性を持つ電流を用いなければならない、またリセ
ット信号を与える時刻を決定するためのタイミング制御
回路も必要となり回路が複雑になる欠点を有していた。
Therefore, even if the gate current becomes zero, this superconducting loop circuit 13 is not reset to its original state. Conventionally, in order to reset the circuit, the reset gate 14 is connected in series with the superconducting loop circuit 13, a reset signal is applied from the outside using a reset input line 15 ft, and the reset 14 is switched to a voltage state. The circulating current flowing through the closed circuit was reset to zero by generating a voltage across the inductance.However, the reset method using the reset gate 14 shown in Figure 1 requires an external circuit that generates a reset signal. become. The circuit that generates this reset signal must be driven at a time when the gate current Ig that drove the gate 10 is zero, and a current that has a time dependence different from the current that drove the gate 10 must be used. Furthermore, a timing control circuit for determining the time at which the reset signal is applied is also required, which has the disadvantage of complicating the circuit.

本発明の目的は上記欠点を除去し、外部からのリセット
信号を不要とするジョセフソン接合を用いたセルフリセ
ット超伝導ループ回路t−提供することKある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a self-resetting superconducting loop circuit using a Josephson junction that eliminates the above drawbacks and eliminates the need for an external reset signal.

本発明によればジョセフソン接合を用いたスイッチが一
個または、複数個直列に結合されて構成され入力線路に
引加される電流でスイ、ツチする第1のゲートと、磁気
的に結合された入力線路を持つジョセフソン接合を用い
た第2のゲートと、インダクタンスを有する超伝導スト
リップラインからなる超伝導ループ回路と、前記第1の
ゲートと前記超伝導ループ回路にゲート電流を供給する
ゲート電流路から構成され、前記第1のゲートと第2の
ゲートが直列に結合された第1の電流路と、超伝導ルー
プ回路と第2のゲートの入力線路が直列に結合された第
2の電流路が並列に結合されることを特徴とするジョセ
フソン接合を用いたセルフリセット超伝導ループ回路が
得られる。
According to the present invention, one or more switches using a Josephson junction are connected in series, and the switch is magnetically coupled to a first gate that switches or switches depending on the current applied to the input line. a second gate using a Josephson junction having an input line, a superconducting loop circuit consisting of a superconducting strip line having an inductance, and a gate current supplying gate current to the first gate and the superconducting loop circuit. a first current path in which the first gate and the second gate are connected in series, and a second current path in which the superconducting loop circuit and the input line of the second gate are connected in series. A self-resetting superconducting loop circuit is obtained using a Josephson junction characterized in that the conductors are coupled in parallel.

以下図面を用いて本発明の詳細な説明 うO 第2図は本発明の第1の実施例を示すための図で、図中
20,24は磁気結合型量子干渉計ゲートである。22
はゲート電流路でゲート電流Igが流れる。21riゲ
ート200入力線路でゲート20と磁気的に結合されて
込る。25はゲート20に直列に結合されたゲート24
0入力線路である。
The present invention will be described in detail below with reference to the drawings. FIG. 2 is a diagram showing a first embodiment of the present invention, in which reference numerals 20 and 24 indicate magnetically coupled quantum interferometer gates. 22
is a gate current path through which a gate current Ig flows. 21ri is magnetically coupled to gate 20 by a gate 200 input line. 25 is a gate 24 coupled in series to gate 20;
This is a 0 input line.

23はインダクタンスLを有する超伝導ストリップライ
ンからなる超伝導ループ回路で、ゲート240入力線路
25 と直列に結合されている。またゲ・一ト20およ
びゲート24が直列に結合された第の電流路と、超伝導
ループ回路23およびグー240入力線路25が直列に
結合された第2の電流路が並列に結合されている。
23 is a superconducting loop circuit consisting of a superconducting strip line having an inductance L, and is connected in series with the gate 240 and the input line 25. Further, a second current path in which the gate 20 and the gate 24 are connected in series, and a second current path in which the superconducting loop circuit 23 and the input line 240 are connected in series are connected in parallel. .

第2図に示す回路κ、ゲート電流Ig入力電流Is を
それぞれ第3図に示す時間関係で流す。ゲート電流Ig
 を時刻t,で流した後、時刻i,で入力電流Is が
入力されると、ゲート20はスイッチをけじめ、時刻t
,よりゲー}20のスイッチ時間と電流の転送時間の和
の時間で1だけおくれて時刻t,に超伝導ループ回路2
3およびゲート24の入力線路25に電流ILが現われ
る。−1ゲート20およびゲート24に流れる電流をI
A とするとIAはゲート電流Igが入力される時刻t
1で現われ、ゲート電流Igが超伝導ループ回路23の
方κ流れる時刻t,で零になる。IAが減少するととK
よってゲート20が超伝導状態ヘリセットされると超伝
導ループ回路23のインダクタンスの両端の電圧は零と
なるため電流ILは保存される。時刻14に入力電流I
sが零になっても電流IL+IAは影響を受けない。時
l8J1,でゲート電流igが零になると、超伏ループ
回路23に流れる電流は保存されるため超伝導ループ回
路23とゲー} 2Q,24を直列に接続した閉回路に
循環電流が流れる。この循環電流により11.とIAけ
Ik=−ILと々る。
The circuit κ shown in FIG. 2, the gate current Ig, and the input current Is are caused to flow in the time relationship shown in FIG. 3, respectively. Gate current Ig
When the input current Is is inputted at time i after flowing at time t, the gate 20 closes the switch and the current Is is input at time i.
, then G}20, the superconducting loop circuit 2 is delayed by 1 by the sum of the switching time and the current transfer time, and at time t, the superconducting loop circuit 2
A current IL appears on the input line 25 of 3 and gate 24. −1 The current flowing through the gates 20 and 24 is I
A, then IA is the time t when the gate current Ig is input.
1, and becomes zero at time t, when the gate current Ig flows toward the superconducting loop circuit 23. When IA decreases, K
Therefore, when the gate 20 is reset to the superconducting state, the voltage across the inductance of the superconducting loop circuit 23 becomes zero, so that the current IL is conserved. Input current I at time 14
Even if s becomes zero, the current IL+IA is not affected. When the gate current ig becomes zero at time 18J1, the current flowing through the superconducting loop circuit 23 is conserved, so that a circulating current flows through the closed circuit in which the superconducting loop circuit 23 and gates 2Q and 24 are connected in series. This circulating current causes 11. and IA ke Ik=-IL.

その結果ゲート24にはゲート電流と、入力線路われる
。ここで時間て、けゲート24のスイッチ時間と、上記
閉回路の回路定数から決定される。またゲート24はそ
のゲート!lcR,1人が零になるので超伝導状態ヘリ
セットされる。
As a result, the gate current and the input line are connected to the gate 24. Here, the time is determined from the switching time of the gate 24 and the circuit constant of the closed circuit. Gate 24 is that gate! Since lcR becomes zero, the superconducting state is set.

第4図は、電流IAを縦軸にとシミ流ILを横軸にとっ
たゲート24のしきい仙特性である。上記第2図に示す
回路における第3図のゲート電流Igs入力電流Is 
IC示す時間関係のもとての動作を、第4図を用いて説
明する。最初時刻1゜でポイン)40にあった動作点は
、ゲート電流Iyの入力によシ時刻t、にはボ千ント4
1に移り、ゲート20のスイッチにより時刻tsVcは
、ポイント42に移る。ゲート電流Igが零になること
によって時刻IBには動作点はポイント43に移りゲー
ト24はスイッチする。ゲート24がスイッチすると電
流IA、ILはともに零となるので動作点はボイ/)4
0ド=戻る。
FIG. 4 shows the threshold characteristics of the gate 24, with the current IA plotted on the vertical axis and the stain current IL plotted on the horizontal axis. Gate current Igs in FIG. 3 in the circuit shown in FIG. 2 above Input current Is
The operation based on the time relationship shown by the IC will be explained using FIG. The operating point, which was initially at point 40 at time 1°, changes to point 40 at time t when the gate current Iy is input.
1, and time tsVc moves to point 42 by the switch of gate 20. As the gate current Ig becomes zero, the operating point moves to point 43 at time IB, and the gate 24 switches. When the gate 24 switches, the currents IA and IL both become zero, so the operating point is Boi/)4
0 = go back.

算5図に本発明の第2の実施例を示す。ゲート50は電
flt注入方式の量子干渉計ゲートで、52はゲート電
流」gをグー)50に供給するゲート電ストリップライ
ン力)らなる超伝導ループ回路、54はゲート50に直
列ICM合された単一のジョセフソン累子からなるゲー
ト、55はゲート54の入力線路で超伝導ループ回路5
3と16列に結合さねている。抵抗56はゲート50の
スイッチによる超伝導ルーズ回路53への電流の転送お
よびゲート54のスイッチに!るリセットを確実に行う
ためのグー) 5Q、54に並列に結合されたダンピン
グ抵抗である。第2図に示す第1の実施例と第5図に示
す第2の実施例とを比較して異なる点はゲート20の磁
気結合型量子干渉計ゲートがゲート50づ を流れる電流IA、横軸に超伝導ループ回路23、  
 性3ゲート24の入力線路25を流れる電流ILをと
    Jっている。第6図のディ/トロ0け第3図の
時刻   にtloにおける動作点、ポイント61 は
時刻1.におけ   渉する動作点、ディ/トロ2け時
刻型3における動作点   のポイント63け時刻1.
における動作点である。ま   しまた第6図忙示す非
対称なしきい値特性を持つグー   る1トけ、動作マ
ージンを広げる目的等でa > bのと   る覧きで
もゲート24に用いることができる。       −
(第7図に本発明の第3の実施例を示す。第7図   
有の70〜75は第2図の20〜25と同じく、それぞ
れ第   71のゲート、第1のゲートの入力線路、ゲ
ート電   る。
Figure 5 shows a second embodiment of the present invention. The gate 50 is a quantum interferometer gate using an electric flt injection method, 52 is a superconducting loop circuit consisting of a gate current (g), a gate current strip line power (50), and 54 is a superconducting loop circuit (ICM) connected to the gate 50 in series. 55 is the input line of the gate 54, which is a superconducting loop circuit 5.
It is connected to columns 3 and 16. Resistor 56 transfers current to superconducting loose circuit 53 by switch of gate 50 and switch of gate 54! This damping resistor is connected in parallel to 5Q and 54 to ensure a reliable reset. The difference between the first embodiment shown in FIG. 2 and the second embodiment shown in FIG. superconducting loop circuit 23,
The current IL flowing through the input line 25 of the gate 24 is J. The operating point at tlo is at time 0 in Figure 6 and point 61 is at time 1 in Figure 3. Point 63 of the operating point in Di/Toro 2 time type 3 Time 1.
is the operating point at . Furthermore, a gate 24 having asymmetric threshold characteristics as shown in FIG. 6 can also be used in the gate 24 for the purpose of widening the operating margin. −
(A third embodiment of the present invention is shown in FIG. 7.
Similarly to 20 to 25 in FIG. 2, 70 to 75 are the input lines of the 71st gate, the first gate, and the gate voltage, respectively.

流路、インダクタンスよりなる超伝導ループ回路   
 j第2のゲート、第2のゲートの第1の入力線路で 
  接・1部から、一定の値の入力電流を常に流してや
:とで動作マージンを広げることができる。こT5法は
第2のゲート74に非対称なしきい値特を持つゲートを
用いた場合、特に有効である。
Superconducting loop circuit consisting of flow path and inductance
j second gate, at the first input line of the second gate
The operating margin can be widened by constantly passing a constant input current from the first terminal. This T5 method is particularly effective when the second gate 74 is a gate with asymmetric threshold characteristics.

拭上の説明から明らかなように、第1のゲートよ、二接
合あるいは三接合の磁気結合型量子干はゲートや電流注
入型量子干渉針ゲート、単一)Wセ7ンン接合からなる
ゲート等、抵抗を有ないジョセフノン接合を用いたゲー
トを使用す二とができる。また第2のゲートには二接合
あハは三接合の磁気結合型量子干渉計ゲート、単りジョ
セフノン接合からなるゲート等、抵抗をしない磁気的に
結合した入力線路を持つジ、七ソン接合を用いたゲート
を使用することができ試上説明した如く、本発明による
ジョセフソンきを用いたセルフリセット超伝導ループ回
路は東側に比べ外部リセット信号を発生する回路やセッ
ト信号発生口路を駆動する電源リセット信を発生するタ
イミングを与えるタイミング回路が不要になシ、回路の
小型化、設計の容易さ、動作マージンの増大、タイミン
グ回路不要のため動作時間の短縮等の利点を有する。
As is clear from the explanation above, the first gate, a two-junction or three-junction magnetically coupled quantum gate, a current injection quantum interference needle gate, a gate consisting of a single) Wsen junction, etc. It is also possible to use a gate using a Joseph non-junction, which has no resistance. In addition, the second gate is a two-junction, three-junction magnetically coupled quantum interferometer gate, a gate consisting of a simple Joseph non-junction, and a di-seven son junction with a magnetically coupled input line that creates no resistance. As explained in the trial, the self-resetting superconducting loop circuit using the Josephson gate according to the present invention can drive the circuit that generates the external reset signal and the set signal generation path compared to the east side. This eliminates the need for a timing circuit that provides timing for generating a power supply reset signal, and has advantages such as miniaturization of the circuit, ease of design, increased operating margin, and shortened operating time since no timing circuit is required.

第3図は実施例におけるゲート電流1gs入力電流Is
超伝導ループを流れる電流工L1第1のゲートを流れる
電流IAの時間依存性を示すものである。第4図は第1
の実施例における第2のゲートに用いるゲートのしきい
値特性を示したもので縦軸は第1のゲートを流れる電流
IA1横軸は超伝導ループを流れる電流N、である。第
5図は本発明の第2の実施例を示すものである。第6図
は非対称なしきい値特性をもつゲートのしきい値特性を
示したもので横軸は超伝導ループに流れる電流i L 
s縦軸は第1のゲートに流れる電流1人である。第7図
d本発明の第3の実施例を示すものである。
Figure 3 shows the gate current 1gs and input current Is in the example.
It shows the time dependence of the current IA flowing through the first gate of the current generator L1 flowing through the superconducting loop. Figure 4 is the first
The figure shows the threshold characteristics of the gate used as the second gate in the embodiment, in which the vertical axis is the current IA flowing through the first gate, and the horizontal axis is the current N flowing through the superconducting loop. FIG. 5 shows a second embodiment of the invention. Figure 6 shows the threshold characteristics of a gate with asymmetric threshold characteristics, where the horizontal axis is the current i L flowing in the superconducting loop.
The vertical axis represents the current flowing through the first gate. FIG. 7d shows a third embodiment of the present invention.

図において 10・・・ジ、セフノン接合を用いたゲート、11・・
・入力線路、12・・・ゲート電流路、13・・・超伝
導ループ回路、14・・・リセットゲート、15・・・
リセット−力線路、20・・・第1のゲート、21・・
・第1のゲトの入力線路、22・・・ゲート電流路、2
3・・・超導ループ回路、24・・・第2のゲート、2
5・・・第°・お ゛作″点、42・・・第3図の時刻13における動作点
、43プ〜3 ・・・第3図の時刻t、における動作点、50・・・第
1のゲート、51・・・第1のゲートの入力線路、52
・・・ゲート電流路、53・・・超伝導ループ回路、5
4・・・第2のゲート、55・・・第2のゲートの入力
線路、56・・・ダンピング抵抗、60・・・第3図の
時刻1゜Kおける動作点、61・・・第3図の時刻t、
における動作点、62・・・第3図の時刻t、における
動作点、63・・・第3図の時刻t、における動作点、
70・・・第1のゲート、71・・・第1のゲートの入
力線路、72・・・ゲート電流路、73・・・超伝導ル
ープ回路、74・・・第2のゲート、75・・・第2の
ゲートの第1の入力l路、76・・・W、2のゲートの
第2の入力線路。
In the figure, 10...ji, a gate using a Cefnon junction, 11...
- Input line, 12... Gate current path, 13... Superconducting loop circuit, 14... Reset gate, 15...
Reset-force line, 20...first gate, 21...
- First gate input line, 22...gate current path, 2
3... Superconducting loop circuit, 24... Second gate, 2
5... 1st operation point, 42... Operating point at time 13 in Figure 3, 43 - 3... Operating point at time t in Figure 3, 50... Operating point at time t in Figure 3. 1 gate, 51...first gate input line, 52
...Gate current path, 53...Superconducting loop circuit, 5
4... Second gate, 55... Input line of the second gate, 56... Damping resistor, 60... Operating point at time 1°K in Fig. 3, 61... Third Time t in the diagram,
62...Operating point at time t in FIG. 3, 63...Operating point at time t in FIG.
70... First gate, 71... Input line of first gate, 72... Gate current path, 73... Superconducting loop circuit, 74... Second gate, 75... - the first input line of the second gate, 76...W, the second input line of the gate of 2;

特許出願人 工業技術院長用田裕ア。Patent applicant: Hiroa Yoda, Director of the Agency of Industrial Science and Technology.

Claims (1)

【特許請求の範囲】[Claims] ジョセフソン接合を用いたスイッチが一個または、複数
個直列に結合されて構成され入力線路に引加される電流
でスイッチする第1のゲートと、磁気的に結合された入
力線路を持つジョセフソン接合を用いた第2のゲートと
、インダクタンスを有する超伝導ストリップラインから
なる超伝導ループ回路と、前記第1のゲートと前記超伝
導ループ回路にゲート電流を供給するゲート電流路から
構成され、前記第1のゲートと第2のゲートが直列に結
合された第1の電流路と、超伝導ループ回路と第2のゲ
ートの入力線路が直列に結合された第2の電流路が並列
に結合されることを特徴とするジョセフソン接合を用い
たセルフリセット超伝導ループ回路。
A Josephson junction comprising one or more switches connected in series using a Josephson junction and having a first gate that switches with a current applied to the input line and an input line that is magnetically coupled. a superconducting loop circuit consisting of a superconducting strip line having an inductance; A first current path in which the first gate and the second gate are connected in series, and a second current path in which the superconducting loop circuit and the input line of the second gate are connected in series are connected in parallel. A self-resetting superconducting loop circuit using a Josephson junction characterized by:
JP16487184A 1984-08-08 1984-08-08 Self-reset superconduction loop circuit using josephson junction Granted JPS6143826A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16487184A JPS6143826A (en) 1984-08-08 1984-08-08 Self-reset superconduction loop circuit using josephson junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16487184A JPS6143826A (en) 1984-08-08 1984-08-08 Self-reset superconduction loop circuit using josephson junction

Publications (2)

Publication Number Publication Date
JPS6143826A true JPS6143826A (en) 1986-03-03
JPH0342020B2 JPH0342020B2 (en) 1991-06-25

Family

ID=15801508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16487184A Granted JPS6143826A (en) 1984-08-08 1984-08-08 Self-reset superconduction loop circuit using josephson junction

Country Status (1)

Country Link
JP (1) JPS6143826A (en)

Also Published As

Publication number Publication date
JPH0342020B2 (en) 1991-06-25

Similar Documents

Publication Publication Date Title
US4249094A (en) Relaxation oscillation logic in Josephson junction circuits
US4611132A (en) Circuit utilizing Josephson effect
JPS6143826A (en) Self-reset superconduction loop circuit using josephson junction
US4506166A (en) Pulse generation circuit using at least one Josephson junction device
US4489424A (en) Frequency divider making use of Josephson junction circuits
US4603263A (en) Josephson pulse generator of current injection type
JPH0342019B2 (en)
US3913027A (en) High gain, large bandwidth amplifier based on the josephson effect
JPH0136199B2 (en)
US4603265A (en) Josephson device
JPS6157738B2 (en)
JP2542555B2 (en) Pulse generator
JPH0342809B2 (en)
JPS5995722A (en) Bistable circuit using superconduction element
JPS6143817A (en) Bipolar signal down-edge detecting circuit using josephson junction
JPS60254912A (en) Josephson latch circuit
JPH0425640B2 (en)
JPS59110224A (en) Current injection type josephson switch circuit
JPH047131B2 (en)
JPS6258724A (en) Gate circuit using josephson effect
JPS6322645B2 (en)
JPH0515085B2 (en)
JPH0754900B2 (en) Josephson resistor-coupling negation circuit
JPS648492B2 (en)
JPH0374053B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term