JPS6143300Y2 - - Google Patents
Info
- Publication number
- JPS6143300Y2 JPS6143300Y2 JP1980074526U JP7452680U JPS6143300Y2 JP S6143300 Y2 JPS6143300 Y2 JP S6143300Y2 JP 1980074526 U JP1980074526 U JP 1980074526U JP 7452680 U JP7452680 U JP 7452680U JP S6143300 Y2 JPS6143300 Y2 JP S6143300Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- agc
- signal
- agc signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 description 20
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
本考案は、AGC回路の改良に係り、特にAGC
回路の歪特性及び応答特性の改善を同時に計らん
とするものである。 従来、ラジオ受信機の検波回路の出力端に積分
回路を介してAGC信号発生回路を接続し、該
AGC信号発生回路の出力信号によつてラジオ周
波増幅回路及び中間周波増幅回路の利得制御を行
うAGC回路が公知である。しかして、この様な
AGC回路は、応答特性を改善する為前記積分回
路の時定数を小さくすると歪率が悪化し、歪率を
改善する為に前記積分回路の時定数を大きくする
と応答特性が悪化するという相反する特性を有し
ていた。 本考案は、上述の点に鑑み成されたもので、以
下実施例に基き、図面を参照しながら説明する。
第１図は本考案の一実施例を示す回路ブロツク図
で、１はアンテナ、２はRF（ラジオ周波）増幅
回路、３は局部発振回路４を備える周波数変換回
路、５はIF（中間周波）増幅回路、６は検波回
路、７は検波出力信号が得られる出力端子、８は
抵抗９及びコンデンサ１０から成る積分回路、１
１はAGC信号発生回路、１２は前記積分回路８
の抵抗９に並列接続された可変抵抗手段、及び１
３は前記AGC信号発生回路１１からの制御信号
を遅延させて前記可変抵抗手段１２に印加する為
の遅延回路である。アンテナ１に受信された信号
は、RF増幅回路２で増幅され、周波数変換回路
３で中間周波信号に変換され、IF増幅回路５で
増幅され、検波回路６で検波されて、出力端子７
に検波出力信号が発生する。しかして、前記検波
回路６の出力信号の一部は、積分回路８を介して
AGC信号発生回路１１に印加され、RF増幅回路
２及びIF増幅回路５は前記AGC信号発生回路１
１の出力信号により制御され、自動利得制御が行
なわれる。又、可変抵抗手段１２は、検波出力信
号が小の時最小の抵抗値を有し、検波出力信号の
増大に伴つて徐々にその抵抗値が増大し、AGC
が行なわれる所定レベル以上の検波出力信号で略
無限大となる抵抗値を有する様に、AGC信号発
生回路１１から遅延回路１３を介して前記可変抵
抗手段１２に印加される制御信号で制御される。 無入力状態においては、積分回路８のコンデン
サ１０が充電されていず、AGC信号発生回路１
１からは、AGC信号も制御信号も発生せず、そ
の為、AGCは行なわれず、かつ可変抵抗手段１
２は最小の抵抗値を有する状態にある。無入力状
態から入力信号が急激に大となつたとすれば、積
分回路８のコンデンサ１０は、抵抗９と可変抵抗
手段１２との並列回路を介して短時間で充電され
る。その為、短時間でAGC信号発生回路１１か
らAGC信号が発生し、RF増幅回路２及びIF増幅
回路５は直ちに利得制御される。同時に、AGC
信号発生回路１１から制御信号が発生し、該制御
信号は遅延回路１３を介して一定時間遅れて可変
抵抗手段１２に印加される。その為、コンデンサ
１０の充電が完了する程度の一定時間後に可変抵
抗手段１２はその抵抗値が大となり、積分回路８
に影響しなくなり、前記積分回路８のコンデンサ
１０は、抵抗９のみを介して充電される様にな
る。従つて、積分回路８の時定数は、所定レベル
以上の入力信号において、一定時間経過後抵抗９
とコンデンサ１０とで決まる大きな値となり、通
常動作時の歪率改善が達成される。 第２図は、本考案の具体例を示す回路図で、１
４はIF増幅回路５からのIF信号が印加される入
力端子、１５はトランジスタ１６、コンデンサ１
７及び抵抗１８から成るAM検波回路、１９は抵
抗２０及びコンデンサ２１から成るローパスフイ
ルターを介して検波出力信号が取り出される出力
端子、２２はコンデンサ２３とともに積分回路を
構成する第１抵抗、２４は、制御トランジスタ２
５及び第２抵抗２６から成る可変抵抗手段、２７
及び２８は前記コンデンサ２３の両端電圧に応じ
て導通する継続接続されたトランジスタ、２９は
AGC信号出力端子、３０は差動接続された一対
のトランジスタ３１及び３２とダイオード３３と
を含む前記制御トランジス２５を駆動する駆動回
路、３４は前記トランジスタ２８のエミツタから
前記トランジスタ３１のベースに至る制御信号路
に挿入された遅延回路である。 第２図において、無入力状態で電源を投入する
と、駆動回路３０のトランジスタ３２が直ちに導
通状態を呈し、可変抵抗手段２４の制御トランジ
スタ２５が導通状態を呈する。従つて、積分回路
のコンデンサ２３は、第１及び第２抵抗２２及び
２６と該コンデンサ２３とによつて決まる時定数
で充電される準備状態となる。第１抵抗２２の抵
抗値は、第２抵抗２６の抵抗値よりも十分大きく
設定しておけば、第１抵抗２２とコンデンサ２３
とで決まる時定数は、第１及び第２抵抗２２及び
２６とコンデンサ２３とで決まる時定数に比べ十
分大とすることが出来る。無入力状態において
は、コンデンサ２３が全く充電されていず、その
為、トランジスタ２７及び２８は非導通であり、
AGC信号も制御信号も発生せず、制御トランジ
スタ２５は完全導通状態を呈している。 いま、入力端子１４に印加されるIF信号が無
入力状態から急激に増加したとすれば、検波回路
１５の出力信号も急激に大となる。その時、第１
抵抗２２には、第２抵抗２６が並列接続された状
態にあるから、コンデンサ２３は短時間で充電さ
れ、該コンデンサ２３の両端電圧が所定レベルに
達するとトランジスタ２７及び２８が導通し、
AGC信号出力端子２９に所定のAGC信号が発生
する。又、前記トランジスタ２７及び２８が導通
すると、トランジスタ２８のエミツタから遅延回
路３４を介して一定時間後トランジスタ３１のベ
ースに制御信号が印加される。その結果、前記ト
ランジスタ３１を差動接続されたトランジスタ３
２のコレクタ電流が減り、制御トランジスタ２５
も非導通方向に向う。AGC信号出力端子２９に
所定レベルのAGC信号が得られる迄にコンデン
サ２３の充電が進むと、一定時間後にはトランジ
スタ３１は完全導通状態となり、トランジスタ３
２は完全非導通状態となる。その為、制御トラン
ジスタ２５も完全非導通となり、積分回路の時定
数は、第１抵抗２２とコンデンサ２３とによつて
決まる様になる。 従つて、本考案に係るAGC回路は、入力信号
レベルが小さく、未だAGC信号が所定レベルに
達しない範囲では、可変抵抗手段の作用により積
分回路の時定数を小さくして応答特性の改善を計
ることが出来、又入力信号レベルが大となり、十
分なレベルのAGC信号が発生する範囲では、積
分回路の時定数を大きくして歪特性の改善を計る
ことが出来るという利点を有する。
回路の歪特性及び応答特性の改善を同時に計らん
とするものである。 従来、ラジオ受信機の検波回路の出力端に積分
回路を介してAGC信号発生回路を接続し、該
AGC信号発生回路の出力信号によつてラジオ周
波増幅回路及び中間周波増幅回路の利得制御を行
うAGC回路が公知である。しかして、この様な
AGC回路は、応答特性を改善する為前記積分回
路の時定数を小さくすると歪率が悪化し、歪率を
改善する為に前記積分回路の時定数を大きくする
と応答特性が悪化するという相反する特性を有し
ていた。 本考案は、上述の点に鑑み成されたもので、以
下実施例に基き、図面を参照しながら説明する。
第１図は本考案の一実施例を示す回路ブロツク図
で、１はアンテナ、２はRF（ラジオ周波）増幅
回路、３は局部発振回路４を備える周波数変換回
路、５はIF（中間周波）増幅回路、６は検波回
路、７は検波出力信号が得られる出力端子、８は
抵抗９及びコンデンサ１０から成る積分回路、１
１はAGC信号発生回路、１２は前記積分回路８
の抵抗９に並列接続された可変抵抗手段、及び１
３は前記AGC信号発生回路１１からの制御信号
を遅延させて前記可変抵抗手段１２に印加する為
の遅延回路である。アンテナ１に受信された信号
は、RF増幅回路２で増幅され、周波数変換回路
３で中間周波信号に変換され、IF増幅回路５で
増幅され、検波回路６で検波されて、出力端子７
に検波出力信号が発生する。しかして、前記検波
回路６の出力信号の一部は、積分回路８を介して
AGC信号発生回路１１に印加され、RF増幅回路
２及びIF増幅回路５は前記AGC信号発生回路１
１の出力信号により制御され、自動利得制御が行
なわれる。又、可変抵抗手段１２は、検波出力信
号が小の時最小の抵抗値を有し、検波出力信号の
増大に伴つて徐々にその抵抗値が増大し、AGC
が行なわれる所定レベル以上の検波出力信号で略
無限大となる抵抗値を有する様に、AGC信号発
生回路１１から遅延回路１３を介して前記可変抵
抗手段１２に印加される制御信号で制御される。 無入力状態においては、積分回路８のコンデン
サ１０が充電されていず、AGC信号発生回路１
１からは、AGC信号も制御信号も発生せず、そ
の為、AGCは行なわれず、かつ可変抵抗手段１
２は最小の抵抗値を有する状態にある。無入力状
態から入力信号が急激に大となつたとすれば、積
分回路８のコンデンサ１０は、抵抗９と可変抵抗
手段１２との並列回路を介して短時間で充電され
る。その為、短時間でAGC信号発生回路１１か
らAGC信号が発生し、RF増幅回路２及びIF増幅
回路５は直ちに利得制御される。同時に、AGC
信号発生回路１１から制御信号が発生し、該制御
信号は遅延回路１３を介して一定時間遅れて可変
抵抗手段１２に印加される。その為、コンデンサ
１０の充電が完了する程度の一定時間後に可変抵
抗手段１２はその抵抗値が大となり、積分回路８
に影響しなくなり、前記積分回路８のコンデンサ
１０は、抵抗９のみを介して充電される様にな
る。従つて、積分回路８の時定数は、所定レベル
以上の入力信号において、一定時間経過後抵抗９
とコンデンサ１０とで決まる大きな値となり、通
常動作時の歪率改善が達成される。 第２図は、本考案の具体例を示す回路図で、１
４はIF増幅回路５からのIF信号が印加される入
力端子、１５はトランジスタ１６、コンデンサ１
７及び抵抗１８から成るAM検波回路、１９は抵
抗２０及びコンデンサ２１から成るローパスフイ
ルターを介して検波出力信号が取り出される出力
端子、２２はコンデンサ２３とともに積分回路を
構成する第１抵抗、２４は、制御トランジスタ２
５及び第２抵抗２６から成る可変抵抗手段、２７
及び２８は前記コンデンサ２３の両端電圧に応じ
て導通する継続接続されたトランジスタ、２９は
AGC信号出力端子、３０は差動接続された一対
のトランジスタ３１及び３２とダイオード３３と
を含む前記制御トランジス２５を駆動する駆動回
路、３４は前記トランジスタ２８のエミツタから
前記トランジスタ３１のベースに至る制御信号路
に挿入された遅延回路である。 第２図において、無入力状態で電源を投入する
と、駆動回路３０のトランジスタ３２が直ちに導
通状態を呈し、可変抵抗手段２４の制御トランジ
スタ２５が導通状態を呈する。従つて、積分回路
のコンデンサ２３は、第１及び第２抵抗２２及び
２６と該コンデンサ２３とによつて決まる時定数
で充電される準備状態となる。第１抵抗２２の抵
抗値は、第２抵抗２６の抵抗値よりも十分大きく
設定しておけば、第１抵抗２２とコンデンサ２３
とで決まる時定数は、第１及び第２抵抗２２及び
２６とコンデンサ２３とで決まる時定数に比べ十
分大とすることが出来る。無入力状態において
は、コンデンサ２３が全く充電されていず、その
為、トランジスタ２７及び２８は非導通であり、
AGC信号も制御信号も発生せず、制御トランジ
スタ２５は完全導通状態を呈している。 いま、入力端子１４に印加されるIF信号が無
入力状態から急激に増加したとすれば、検波回路
１５の出力信号も急激に大となる。その時、第１
抵抗２２には、第２抵抗２６が並列接続された状
態にあるから、コンデンサ２３は短時間で充電さ
れ、該コンデンサ２３の両端電圧が所定レベルに
達するとトランジスタ２７及び２８が導通し、
AGC信号出力端子２９に所定のAGC信号が発生
する。又、前記トランジスタ２７及び２８が導通
すると、トランジスタ２８のエミツタから遅延回
路３４を介して一定時間後トランジスタ３１のベ
ースに制御信号が印加される。その結果、前記ト
ランジスタ３１を差動接続されたトランジスタ３
２のコレクタ電流が減り、制御トランジスタ２５
も非導通方向に向う。AGC信号出力端子２９に
所定レベルのAGC信号が得られる迄にコンデン
サ２３の充電が進むと、一定時間後にはトランジ
スタ３１は完全導通状態となり、トランジスタ３
２は完全非導通状態となる。その為、制御トラン
ジスタ２５も完全非導通となり、積分回路の時定
数は、第１抵抗２２とコンデンサ２３とによつて
決まる様になる。 従つて、本考案に係るAGC回路は、入力信号
レベルが小さく、未だAGC信号が所定レベルに
達しない範囲では、可変抵抗手段の作用により積
分回路の時定数を小さくして応答特性の改善を計
ることが出来、又入力信号レベルが大となり、十
分なレベルのAGC信号が発生する範囲では、積
分回路の時定数を大きくして歪特性の改善を計る
ことが出来るという利点を有する。
第１図は本考案の一実施例を示す回路ブロツク
図、第２図はその詳細を示す回路図である。 主な図番の説明、８……積分回路、１１……
AGC信号発生回路、１２……可変抵抗手段。
図、第２図はその詳細を示す回路図である。 主な図番の説明、８……積分回路、１１……
AGC信号発生回路、１２……可変抵抗手段。
Claims (1)
- 検波出力信号を積分回路を介してAGC信号発
生回路に印加する様に成したAGC回路におい
て、前記積分回路を構成する抵抗と並列に可変抵
抗手段を設け、該可変抵抗手段の抵抗値を、前記
AGC信号発生回路から発生するAGC信号が所定
レベルに達する迄小に保ち、前記AGC信号が所
定レベルを越えたとき、前記AGC信号のレベル
に対応して連続的に大とする様に制御する制御回
路とを設け、前記積分回路の時定数を所定レベル
以上のAGC信号に応じて連続的に変化させる様
にしたことを特徴とするAGC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980074526U JPS6143300Y2 (ja) | 1980-05-28 | 1980-05-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980074526U JPS6143300Y2 (ja) | 1980-05-28 | 1980-05-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56174220U JPS56174220U (ja) | 1981-12-23 |
| JPS6143300Y2 true JPS6143300Y2 (ja) | 1986-12-08 |
Family
ID=29437235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980074526U Expired JPS6143300Y2 (ja) | 1980-05-28 | 1980-05-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143300Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310829A (en) * | 1976-07-16 | 1978-01-31 | Yuasa Battery Co Ltd | Method of producing lead battery |
-
1980
- 1980-05-28 JP JP1980074526U patent/JPS6143300Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310829A (en) * | 1976-07-16 | 1978-01-31 | Yuasa Battery Co Ltd | Method of producing lead battery |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56174220U (ja) | 1981-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254303A (en) | Automatic volume adjusting apparatus | |
| US3769592A (en) | Squench circuit with time delay variable in accordance with strength of received signal | |
| US4041409A (en) | Automatic gain control circuit | |
| JPS6143300Y2 (ja) | ||
| JPH054334Y2 (ja) | ||
| US4289981A (en) | Pulsive component detecting apparatus | |
| US2997656A (en) | Gain control for transistor detector or amplifier | |
| US4038611A (en) | Variable on-and off-time relaxation oscillator | |
| US3882410A (en) | Gain control circuit | |
| JPS6141296Y2 (ja) | ||
| US4393354A (en) | Crossover circuit for use in automatic gain control systems | |
| US3007046A (en) | Transistor radio receivers | |
| US3731216A (en) | Automatic gain control circuit | |
| JPS626728Y2 (ja) | ||
| JPS6223141Y2 (ja) | ||
| JPS63283218A (ja) | 自動利得制御増幅回路 | |
| JPH0314814Y2 (ja) | ||
| JPS6134771Y2 (ja) | ||
| JPH0720064B2 (ja) | トランジスタ電力増幅器 | |
| JPS628576Y2 (ja) | ||
| JPS6048609A (ja) | 自動レベル調整回路 | |
| SU760407A1 (ru) | Устройство для автоматического регулирования коэффициента усиления1 - | |
| JPS641786Y2 (ja) | ||
| JPS6138292Y2 (ja) | ||
| JPS5938763Y2 (ja) | ミュ−ティング回路 |