JPS6142659B2 - - Google Patents

Info

Publication number
JPS6142659B2
JPS6142659B2 JP10954980A JP10954980A JPS6142659B2 JP S6142659 B2 JPS6142659 B2 JP S6142659B2 JP 10954980 A JP10954980 A JP 10954980A JP 10954980 A JP10954980 A JP 10954980A JP S6142659 B2 JPS6142659 B2 JP S6142659B2
Authority
JP
Japan
Prior art keywords
wheel
signal
slip
speed
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10954980A
Other languages
Japanese (ja)
Other versions
JPS5733054A (en
Inventor
Tetsuo Arikawa
Teruo Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nabco Ltd
Original Assignee
Nabco Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nabco Ltd filed Critical Nabco Ltd
Priority to JP10954980A priority Critical patent/JPS5733054A/en
Priority to GB8110315A priority patent/GB2073347B/en
Priority to US06/250,877 priority patent/US4420191A/en
Priority to DE19813114026 priority patent/DE3114026A1/en
Publication of JPS5733054A publication Critical patent/JPS5733054A/en
Publication of JPS6142659B2 publication Critical patent/JPS6142659B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Regulating Braking Force (AREA)

Description

【発明の詳細な説明】 本発明は、車両の車輪速度と、その車体速度を
近似する近似車体速度とを比較し、車輪速度が近
似車体速度より所定の量以上小さくなるとスリツ
プ信号を発生するようにしたアンチスキツド制御
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention compares the wheel speed of a vehicle with an approximate vehicle body speed that approximates the vehicle body speed, and generates a slip signal when the wheel speed becomes smaller than the approximate vehicle body speed by a predetermined amount or more. The present invention relates to an anti-skid control circuit.

複数の車輪を有する車両の各車輪または車輪群
を制御するようにした従来のアンチスキツド制御
回路は、それぞれの車輪または車輪群に車輪速度
を検出する車輪速度センサーを装着し、それぞれ
の車輪速度から別々に車体速度を近似する近似車
体速度を形成し、それらの近似車体速度の内最も
高いものを選択して各車輪に共通の近似車体速度
とし、または、それぞれの車輪速度の内最も高い
車輪速度から車体速度を近似する近似車体速度を
形成し、このような近似車体速度とそれぞれの車
輪速度とを比較し、車輪速度がその近似車体速度
に比べて所定の量以上小さくなると、すなわち、
スリツプ率またはスリツプ値が所定の値以上にな
るとスリツプ信号を発生し、また、それぞれの車
輪の加減速度を求め、この加減速度が所定の基準
値を越えると加速度信号または減速度信号を発生
し、これらスリツプ信号、加速度信号または減速
度信号に基づいてブレーキ力を制御する制御信号
を発生するようにしている。
A conventional anti-skid control circuit that controls each wheel or wheel group of a vehicle having multiple wheels is equipped with a wheel speed sensor that detects the wheel speed on each wheel or wheel group. form an approximate vehicle speed that approximates the vehicle speed to An approximate vehicle speed is formed that approximates the vehicle speed, such approximate vehicle speed is compared with each wheel speed, and when the wheel speed is smaller than the approximate vehicle speed by a predetermined amount or more, that is,
When the slip rate or slip value exceeds a predetermined value, a slip signal is generated, and the acceleration/deceleration of each wheel is determined, and when this acceleration/deceleration exceeds a predetermined reference value, an acceleration signal or a deceleration signal is generated; A control signal for controlling the braking force is generated based on these slip signals, acceleration signals, or deceleration signals.

上述のアンチスキツド制御回路において、車輪
速度から近似車体速度を形成する場合、車輪の減
速度が所定の値に達するまでは、車輪速度を車体
速度として用い、車輪減速度が所定の値以上にな
ると、その時の車輪速度を初期値とし、その後予
め設定された所定の勾配で減少させて近似車体速
度を形成している。然るに、車輪に所定の減速度
が発生したときには、車輪にかなりのブレーキが
かけられているため、車輪にある程度、例えば数
%のスリツプ率を生じており、よつて、近似車体
速度は真の車体速度に比べてスリツプ率数%に相
当する速度分低い値となる。
In the above anti-skid control circuit, when forming an approximate vehicle speed from the wheel speed, the wheel speed is used as the vehicle speed until the wheel deceleration reaches a predetermined value, and when the wheel deceleration exceeds the predetermined value, The wheel speed at that time is set as an initial value, and is then decreased by a predetermined slope to form an approximate vehicle speed. However, when a predetermined deceleration occurs in the wheels, a considerable amount of braking is applied to the wheels, and a slip rate of several percent, for example, occurs in the wheels. The value is lower than the speed by an amount corresponding to a slip rate of several percent.

従つて、複数の車輪速度から近似車体速度を形
成する場合、各々の車輪にかなりのブレーキがか
けられ全車輪のスリツプ率がある程度進んでいる
ときには、形成された近似車体速度は真の車体速
度に比べてこのスリツプ率に応じた分だけ小さい
速度となり、また、車輪または車輪群のいずれか
一つに十分なブレーキがかからず、そのスリツプ
率がほとんど零のときには、形成される近似車体
速度は真の車体速度にほぼ等しい。
Therefore, when forming an approximate vehicle speed from multiple wheel speeds, if each wheel is heavily braked and the slip rate of all wheels has advanced to some extent, the approximate vehicle speed will not match the true vehicle speed. Compared to this, the speed becomes smaller by the amount corresponding to this slip ratio. Also, when sufficient braking is not applied to one of the wheels or wheel groups and the slip ratio is almost zero, the approximate vehicle speed that is formed is Approximately equal to the true vehicle speed.

しかしながら、従来のアンチスキツド制御回路
においては、上記の近似車体速度と真の車体速度
との差を無視して、近似車体速度より車輪速度が
固定された所定の量以上小さくなると、スリツプ
信号を発生するようにしていたため、各車輪共十
分にブレーキがかけられていることを想定して所
定の量を設定すると、いずれかの車輪または車輪
群に十分なブレーキがかけられないときには所定
の量が小さすぎて十分にブレーキがかけられる前
にスリツプ信号が発生し、また、逆に、いずれか
の車輪または車輪群に十分にブレーキがかけられ
ないことを想定して所定の量を設定すると、各車
輪共十分なブレーキがかけられたときには、車輪
のスリツプが進みすぎるという欠点がある。
However, in conventional anti-skid control circuits, the difference between the approximate vehicle speed and the true vehicle speed is ignored, and a slip signal is generated when the wheel speed becomes less than the approximate vehicle speed by a fixed predetermined amount. Therefore, if the predetermined amount is set assuming that each wheel is sufficiently braked, the predetermined amount may be too small if sufficient braking cannot be applied to any wheel or wheel group. If a predetermined amount is set assuming that a slip signal occurs before sufficient braking is applied, and conversely, that any wheel or group of wheels is not sufficiently braked, then each wheel The disadvantage is that the wheels slip too much when sufficient braking is applied.

本発明は、上記従来のアンチスキツド制御回路
の欠点に鑑みてなされたものであつて、全車輪に
対し常に適正なブレーキ制御を行うようにしたア
ンチスキツド制御回路を提供することを目的とす
る。
The present invention has been made in view of the above-mentioned drawbacks of the conventional anti-skid control circuit, and an object of the present invention is to provide an anti-skid control circuit that always performs appropriate brake control on all wheels.

以上の目的は、本発明によれば、複数の車輪を
有する車両の車輪または車輪群毎に、車輪速度を
検出する車輪速度センサー、該車輪速度より求め
た車輪の加減速度が所定の基準値を越えると加速
度信号または減速度信号を発生する第1の比較
器、前記車輪速度が車体速度を近似する近似車体
速度より所定の量以上小さくなるとスリツプ信号
を発生する第2の比較器、前記第1および第2の
比較器の出力信号を受け前記車輪または車輪群の
ブレーキ力を制御する制御信号を発生する制御回
路をそれぞれ備え、前記近似車体速度は各前記車
輪速度センサーにより検出される車輪速度に基づ
いて形成するようにしたアンチスキツド制御回路
において、前記車輪または車輪群毎に前記制御信
号に基づいてその車輪または車輪群が制御中であ
るか否かを判別する判別器、及び前記車輪速度と
前記近似車体速度との差が所定の値以上になると
切換信号を発生する切換信号発生器を設け、いず
れかの前記車輪または車輪群が制御中でなく、か
つすべての切換信号発生器からの切換信号が発生
すると、各前記第2の比較器において前記スリツ
プ信号を発生する前記所定の量を小さい量に切り
換えるようにしたことを特徴とするアンチスキツ
ド制御回路によつて達成される。
According to the present invention, the present invention provides a wheel speed sensor that detects the wheel speed for each wheel or wheel group of a vehicle having a plurality of wheels, and a wheel speed sensor that detects the wheel speed so that the acceleration/deceleration of the wheel determined from the wheel speed is set to a predetermined reference value. a first comparator that generates an acceleration signal or a deceleration signal when the wheel speed exceeds an approximate vehicle speed; a second comparator that generates a slip signal when the wheel speed becomes smaller than an approximate vehicle speed that approximates the vehicle body speed by a predetermined amount; and a control circuit that receives the output signal of the second comparator and generates a control signal for controlling the braking force of the wheel or wheel group, and the approximate vehicle speed is determined by the wheel speed detected by each of the wheel speed sensors. In the anti-skid control circuit, the anti-skid control circuit is formed based on the wheel speed and the wheel speed. A switching signal generator is provided that generates a switching signal when the difference from the approximate vehicle speed exceeds a predetermined value, and when any of the wheels or wheel groups is not under control and switching signals from all switching signal generators are provided. This is achieved by an anti-skid control circuit characterized in that, when a slip signal occurs, the predetermined amount for generating the slip signal in each of the second comparators is switched to a smaller amount.

以下、本発明の詳細を、図示した実施例に基づ
き説明する。
Hereinafter, details of the present invention will be explained based on illustrated embodiments.

第1図は自動車に本発明を適用した実施例のア
ンチスキツド制御回路のブロツク図を示し、図に
おいて1a及び1bは右側前輪及び左側前輪に装
着された車輪速度センサーを表わし、1cはプロ
ペラシヤフトに装着された車輪速度センサーを表
わす。車輪速度センサー1a,1b,1cは車輪
の回転速度に比例した周波数のパルスを発生する
が、このうち車輪速度センサー1cは両後輪の平
均車輪回転速度に比例した周波数のパルスを発生
する。車輪速度センサー1a,1b,1cの各出
力はそれぞれ車輪速度演算器2a,2b,2cに
供給され、こゝで車輪速度が演算され、その出力
はそれぞれ加減速度演算比較器3a,3b,3
c、近似車体速度発生器4a,4b,4c、スリ
ツプ演算比較器6a,6b,6c及び切換信号発
生器15a,15b,15cに供給される。
FIG. 1 shows a block diagram of an anti-skid control circuit of an embodiment in which the present invention is applied to an automobile. In the figure, 1a and 1b represent wheel speed sensors mounted on the right front wheel and the left front wheel, and 1c represents the wheel speed sensor mounted on the propeller shaft. represents the wheel speed sensor. The wheel speed sensors 1a, 1b, and 1c generate pulses with a frequency proportional to the rotational speed of the wheels, and among these, the wheel speed sensor 1c generates a pulse with a frequency proportional to the average wheel rotational speed of both rear wheels. The outputs of the wheel speed sensors 1a, 1b, 1c are supplied to wheel speed calculation units 2a, 2b, 2c, respectively, where the wheel speeds are calculated, and the outputs are sent to acceleration/deceleration calculation comparators 3a, 3b, 3, respectively.
c, approximate vehicle speed generators 4a, 4b, 4c, slip calculation comparators 6a, 6b, 6c, and switching signal generators 15a, 15b, 15c.

加減速度演算比較器3a,3b,3cでは、車
輪速度演算器2a,2b,2cの出力が、それぞ
れ時間に関して微分され、車輪の減速度が所定の
減速度基準値(例えば−1.5g)以上になると減
速度信号−bを発生し、車輪の加速度が所定の加
速度基準値(例えば0.5g)以上になると加速度
信号+bを発生する。加減速度演算比較器3a,
3b,3cの減速度信号−bはそれぞれ、近似車
体速度発生器4a,4b,4c及び第2図にその
詳細が示される制御回路7a,7b,7cの第1
入力端子に供給され、それぞれの加速度信号+b
は制御回路7a,7b,7cの第2入力端子に供
給される。
In the acceleration/deceleration comparators 3a, 3b, and 3c, the outputs of the wheel speed calculators 2a, 2b, and 2c are differentiated with respect to time, respectively, and the deceleration of the wheels is determined to be equal to or higher than a predetermined deceleration reference value (for example, -1.5 g). Then, a deceleration signal -b is generated, and when the acceleration of the wheel exceeds a predetermined acceleration reference value (for example, 0.5 g), an acceleration signal +b is generated. Acceleration/deceleration calculation comparator 3a,
The deceleration signals -b of 3b and 3c are respectively applied to approximate vehicle speed generators 4a, 4b, 4c and the first control circuits 7a, 7b, 7c whose details are shown in FIG.
are supplied to the input terminals, and the respective acceleration signals +b
is supplied to the second input terminals of the control circuits 7a, 7b, 7c.

近似車体速度発生器4a,4b,4cは車輪速
度演算器2a,2b,2cの出力を受けて、車輪
の減速度が所定の減速度基準値(本実施例では−
1.5g、勿論これには限定されない)に達しず減
速度信号−bが未だ発生しないときには車輪速度
演算器2a,2b,2cの出力をそのまゝ発生
し、減速度信号−bが発生すると、それ以後は予
め設定された所定の勾配で直線的に低下する速度
信号を発生し、この速度信号より車輪速度演算器
2a,2b,2cの出力が高くなつたときには、
その出力をそのまゝ発生する働らきをする。
Approximate vehicle speed generators 4a, 4b, 4c receive the outputs of wheel speed calculators 2a, 2b, 2c, and determine the deceleration of the wheels at a predetermined deceleration reference value (in this embodiment -
1.5g (of course not limited to this) and the deceleration signal -b is not generated yet, the outputs of the wheel speed calculators 2a, 2b, 2c are generated as they are, and when the deceleration signal -b is generated, After that, a speed signal that linearly decreases at a predetermined slope is generated, and when the outputs of the wheel speed calculators 2a, 2b, 2c become higher than this speed signal,
It functions to generate that output as it is.

以上のような近似車体速度発生器4a,4b,
4cの出力はそれぞれ選択回路5に供給され、
こゝでこれらの出力の内最も高い出力、すなわち
近似車体速度が選択される。選択回路5のこのよ
うな選択出力はスリツプ演算比較器6a,6b,
6cに、上述の車輪速度演算器2a,2b,2c
の出力と演算・比較するために供給され、更に切
換信号発生器15a,15b,15cに供給され
る。スリツプ演算比較器6a,6b,6cにおい
ては、それぞれ2つの基準率が設定されており、
これらはスリツプ率制御用オアゲート10の出力
信号によつて切り換えられる。2つの基準率は例
えば15%と10%であり、近似車体速度に対する車
輪速度の百分率を100から引いた値(スリツプ
率)と比較され、このスリツプ率が基準率より大
きい場合に、スリツプ演算比較器6a,6b,6
cはスリツプ信号を発生する。このような基準率
がオアゲート10の出力信号によつて切り換えら
れ、オアゲート10の出力信号が“1”であると
きは大きい方の15%が選択され、“0”であると
きは小さい方の10%が選択される。スリツプ演算
比較器6a,6b,6cの出力はそれぞれ制御回
路7a,7b,7cの第3入力端子に供給され
る。
Approximate vehicle speed generators 4a, 4b,
The outputs of 4c are each supplied to the selection circuit 5,
Here, the highest of these outputs, ie, the approximate vehicle speed, is selected. Such selection outputs of the selection circuit 5 are sent to slip calculation comparators 6a, 6b,
6c, the above-mentioned wheel speed calculators 2a, 2b, 2c
It is supplied for calculation and comparison with the output of , and is further supplied to switching signal generators 15a, 15b, and 15c. Two standard rates are set for each of the slip calculation comparators 6a, 6b, and 6c,
These are switched by the output signal of the OR gate 10 for controlling the slip rate. The two standard rates are, for example, 15% and 10%, and are compared with the value obtained by subtracting the percentage of the wheel speed relative to the approximate vehicle speed from 100 (slip rate), and if this slip rate is greater than the standard rate, the slip calculation comparison is performed. vessels 6a, 6b, 6
c generates a slip signal. These standard rates are switched by the output signal of the OR gate 10, and when the output signal of the OR gate 10 is "1", the larger 15% is selected, and when it is "0", the smaller 10% is selected. % is selected. The outputs of the slip calculation comparators 6a, 6b, 6c are supplied to the third input terminals of control circuits 7a, 7b, 7c, respectively.

切換信号発生器15a,15b,15cは上述
したように車輪速度演算器、2a,2b,2cの
出力と選択回路5の出力とを受け、選択回路5の
出力、すなわち近似車体速度と車輪速度とを比較
し、それらの差が設定値△V、例えば5Km/H以
上になると、負方向の切換信号“0”を発生する
ように構成されている。従つて、それらの差が△
V以下であると正方向の出力信号“1”を発生し
ている。なお、本実施例では切換信号発生器15
a,15b,15cには速度差△V、すなわちス
リツプ値が設定されているが、、これに代えてス
リツプ率が設定されてもよい。しかしながら、い
づれにしてもこのスリツプ値またはスリツプ率、
すなわちスリツプ量はスリツプ演算比較器6a,
6b,6cに設定されているスリツプ量より小さ
く設定されている。例えば、切換信号発生器15
a,15b,15cの設定値を5%としてもよ
い。換言すれば、切換信号発生器15a,15
b,15cに設定されるスリツプ量はブレーキが
十分にかゝつたことを判断する基準であり、スリ
ツプ演算比較器6a,6b,6cに設定されるス
リツプ量はブレーキがかけすぎであることを判断
する基準とされる。
As described above, the switching signal generators 15a, 15b, 15c receive the outputs of the wheel speed calculators 2a, 2b, 2c and the output of the selection circuit 5, and output the outputs of the selection circuit 5, that is, approximate vehicle speed and wheel speed. are compared, and when the difference therebetween exceeds a set value ΔV, for example 5 km/h, a negative switching signal "0" is generated. Therefore, the difference between them is △
If it is below V, a positive output signal "1" is generated. Note that in this embodiment, the switching signal generator 15
Although a speed difference ΔV, that is, a slip value is set for a, 15b, and 15c, a slip rate may be set instead. However, in any case, this slip value or slip rate,
That is, the slip amount is determined by the slip calculation comparator 6a,
The slip amount is set smaller than the slip amount set in 6b and 6c. For example, switching signal generator 15
The set values of a, 15b, and 15c may be set to 5%. In other words, the switching signal generators 15a, 15
The amount of slip set in b and 15c is the standard for determining whether the brake is applied sufficiently, and the amount of slip set in the slip calculation comparators 6a, 6b and 6c is used to determine that the brake is applied too much. It is considered as a standard.

次に、制御回路7a,7b,7cの詳細につ
き、第2図を参照して説明する。これらは全く同
一の構成であるので、制御回路7aについてのみ
説明する。
Next, details of the control circuits 7a, 7b, and 7c will be explained with reference to FIG. Since these circuits have exactly the same configuration, only the control circuit 7a will be explained.

上述したが、加減速度演算比較器3aからの減
速度信号−bはアンドゲート72及びオフ遅延タ
イマー77に供給され、このオフ遅延タイマ77
は供給弁制御用オアゲート79の第1入力端子に
接続される。また加減速度演算比較器3aからの
加速度信号+bはブレーキ上昇パルス発生器7
0、アンドゲート78の論理否定の入力端子(〇
印で示す。以下同様)及びオアゲート79の第3
入力端子に供給される。ブレーキ上昇パルス発生
器70はオフ遅延タイマ73、パルス発生器7
4、及びアンドゲート75,76から成つてお
り、加速度信号+bが消滅後、オフ遅延タイマ7
3によつて設定される所定時間、ブレーキ圧力を
階段的に上昇させるためのパルス信号を発生す
る。このようなパルス信号はオアゲート79の第
2入力端子に供給される。
As mentioned above, the deceleration signal -b from the acceleration/deceleration calculation comparator 3a is supplied to the AND gate 72 and the off delay timer 77.
is connected to the first input terminal of the supply valve control OR gate 79. Further, the acceleration signal +b from the acceleration/deceleration calculation comparator 3a is supplied to the brake rise pulse generator 7.
0, the logic negation input terminal of the AND gate 78 (indicated by a circle, the same applies hereafter), and the third input terminal of the OR gate 79
Supplied to the input terminal. The brake rise pulse generator 70 has an off delay timer 73 and a pulse generator 7
4, and AND gates 75 and 76, and after the acceleration signal +b disappears, the off delay timer 7
A pulse signal is generated to increase the brake pressure stepwise for a predetermined period of time set by 3. Such a pulse signal is supplied to the second input terminal of OR gate 79.

スリツプ演算比較器6aからのスリツプ信号λ
はオフ遅延タイマ71及び上述のアンドゲート7
8に供給され、オフ遅延タイマ71の出力は上述
のアンドゲート72の他入力端子に供給される。
アンドゲート72,73の出力は供給弁・排出弁
制御用オアゲート80に供給される。オフ遅延タ
イマ71の設定時間は十分長く、通常の制御にお
いてはブレーキ作動後最初のスリツプ信号λが消
滅後、次のスリツプ信号λが発生するまでの時間
より長くオン状態を保持するように構成されてお
り、このようなオフ遅延タイマ71とアンドゲー
ト72とによつて、ブレーキ作動後、最初のブレ
ーキ弛め信号はスリツプ信号λにより発生し、そ
の後はスリツプ信号λ及び減速度信号−bのいづ
れが発生してもブレーキ弛め信号を発生するため
の判断回路を構成している。このような判断回路
が設けられるのは、減速度信号−bは、ブレーキ
作動後の車輪の過渡的運動において路面の凹凸な
どにより容易に、ノイズとして生じ、ブレーキが
未だ十分にかけられていないのにブレーキを弛め
てしまう危険性を避け、ブレーキが十分かけられ
て始めて生ずるスリツプ信号によつて最初のブレ
ーキ弛め信号を発生させるためである。
Slip signal λ from slip calculation comparator 6a
is the off-delay timer 71 and the above-mentioned AND gate 7.
8, and the output of the off-delay timer 71 is supplied to the other input terminal of the AND gate 72 mentioned above.
The outputs of the AND gates 72 and 73 are supplied to an OR gate 80 for controlling supply valves and discharge valves. The set time of the off delay timer 71 is sufficiently long, and in normal control, the off delay timer 71 is configured to maintain the on state longer than the time from when the first slip signal λ disappears after the brake is applied until the next slip signal λ is generated. By using the off delay timer 71 and the AND gate 72, after the brake is applied, the first brake release signal is generated by the slip signal λ, and thereafter either the slip signal λ or the deceleration signal -b is generated. This circuit constitutes a judgment circuit that generates a brake release signal even if this occurs. Such a judgment circuit is provided because the deceleration signal -b is easily generated as noise due to unevenness of the road surface during the transient movement of the wheels after the brake is applied, and the deceleration signal -b is easily generated as noise even when the brake is not fully applied. This is to avoid the risk of releasing the brake, and to generate the first brake release signal using a slip signal that is generated only after the brake is sufficiently applied.

オアゲート79,80の出力信号SHa,SHb,
SHc及びSRa,SRb,SRcは、第1図に示すよう
に増巾器11a,11b,11c及び12a,1
2b,12cに供給され、増巾器11a,11
b,11c及び12a,12b,12cの出力は
それぞれ供給弁のソレノイド13a,13b,1
3c及び排出弁のソレノイド14a,14b,1
4cに供給される。供給弁及び排出弁は図示せず
とも公知の構造を有し、それぞれのソレノイド1
3a,13b,13c及び14a,14b,14
cが励磁されないとき、すなわちオアゲート7
9,80の出力信号が“0”のときには、マスタ
シリンダの作動と共に、車輪のホイールシリンダ
へのブレーキ圧力を上昇させ、供給弁のソレノイ
ド13a,13b,13cが励磁され、排出弁の
ソレノイド14a,14b,14cが励磁されな
いとき、すなわちオアゲート79の出力信号が
“1”で、オアゲート80の出力信号が“0”の
ときには、車輪のホイールシリンダへのブレーキ
圧力を一定に保持させ、供給弁及び排出弁のソレ
ノイド13a,13b,13c及び14a,14
b,14cが共に励磁されるとき、すなわちオア
ゲート79,80の出力信号が“1”のときに
は、車輪のホイールシリンダへのブレーキ圧力を
低下させる。
Output signals of OR gates 79, 80 SHa, SHb,
SHc, SRa, SRb, SRc are amplifiers 11a, 11b, 11c and 12a, 1 as shown in FIG.
2b, 12c, and amplifiers 11a, 11
The outputs of b, 11c and 12a, 12b, 12c are supplied by solenoids 13a, 13b, 1 of the supply valve, respectively.
3c and discharge valve solenoids 14a, 14b, 1
4c. The supply valve and the discharge valve have a known structure even if not shown, and each solenoid 1
3a, 13b, 13c and 14a, 14b, 14
When c is not excited, that is, OR gate 7
When the output signals of 9 and 80 are "0", the master cylinder is operated and the brake pressure to the wheel cylinder of the wheel is increased, the supply valve solenoids 13a, 13b, 13c are energized, and the discharge valve solenoids 14a, 13c are energized. 14b and 14c are not excited, that is, when the output signal of the OR gate 79 is "1" and the output signal of the OR gate 80 is "0", the brake pressure to the wheel cylinder of the wheel is held constant, and the supply valve and discharge valve are Valve solenoids 13a, 13b, 13c and 14a, 14
When b and 14c are both excited, that is, when the output signals of the OR gates 79 and 80 are "1", the brake pressure to the wheel cylinder of the wheel is reduced.

オアゲート80の出力は更に、それぞれオフ遅
延タイマによつて構成される判別器8a,8b,
8cに接続され、これら判別器8a,8b,8c
の出力端子はそれぞれ上述のアンドゲート9a,
9b,9cの論理否定の入力端子に接続される。
アンドゲート9a,9b,9cの出力端子は上述
のスリツプ率制御用オアゲート10に接続され、
このオアゲート10の出力端子が上述のスリツプ
演算比較器6a,6b,6cに接続される。判別
器すなわちオフ遅延タイマ8a,8b,8cの遅
延時間は十分に長く設定されており、一たんオン
となるとアンチスキツド制御中はオンを保持す
る。
The output of the OR gate 80 is further divided into discriminators 8a, 8b, each configured with an off-delay timer,
8c, these discriminators 8a, 8b, 8c
The output terminals of are the above-mentioned AND gates 9a and 9a, respectively.
It is connected to the logical negation input terminals of 9b and 9c.
The output terminals of the AND gates 9a, 9b, 9c are connected to the above-mentioned OR gate 10 for controlling the slip rate.
The output terminal of this OR gate 10 is connected to the above-mentioned slip calculation comparators 6a, 6b, and 6c. The delay times of the discriminators, ie, the off-delay timers 8a, 8b, and 8c, are set to be sufficiently long, and once they are turned on, they remain on during anti-skid control.

本発明の実施例によるアンチスキツド制御回路
は以上のように構成されるのであるが、次にこの
回路の作用につき説明する。
The anti-skid control circuit according to the embodiment of the present invention is constructed as described above.Next, the operation of this circuit will be explained.

図示せずとも、自動車走行中においてブレーキ
ペダルを踏みマスタシリンダを作動させると、両
前輪及び後輪のブレーキ機構やそれらが接する道
路条件やタイヤと路面との間の摩擦係数の相異に
より、車輪速度演算器2a,2b,2cの出力
Va,Vb,Vcは第3図Aに示すようにそれぞれ時
間と共に変化するものとする。これらと共に選択
回路5からはVnで示すような近似車体速度信号
が発生する。一点鎖線Tは真の車体速度を示す。
近似車体速度信号Vnは上述したように近似車体
速度発生器4a,4b,4cの出力のうち最大の
出力であるが、直線的に発生させた速度信号より
車輪速度演算器2a,2b,2cの出力信号の方
が大きい場合には、この出力信号がそのまゝ近似
車体速度発生器4a,4b,4cから発生させら
れるので、第3図Aに示すように近似車体速度信
号Vnはある期間においては直線的に変化せず、
図示した例では車輪速度演算器2cの出力信号
Vcと一致している。
Although not shown in the diagram, when the brake pedal is pressed and the master cylinder is activated while the car is running, the brake mechanisms of both front and rear wheels, the road conditions in which they come into contact, and the differences in the coefficient of friction between the tires and the road surface cause the wheels to move. Outputs of speed calculators 2a, 2b, 2c
It is assumed that Va, Vb, and Vc each change over time as shown in FIG. 3A. Along with these, the selection circuit 5 generates an approximate vehicle speed signal as indicated by Vn. The dashed line T indicates the true vehicle speed.
As mentioned above, the approximate vehicle speed signal Vn is the maximum output among the outputs of the approximate vehicle speed generators 4a, 4b, and 4c, but the speed signals generated linearly are If the output signal is larger, this output signal is directly generated from the approximate vehicle speed generators 4a, 4b, and 4c, so that the approximate vehicle speed signal Vn changes over a certain period of time as shown in FIG. 3A. does not change linearly,
In the illustrated example, the output signal of the wheel speed calculator 2c
Matches Vc.

ブレーキ作動直後においては、すなわち第3図
において時間t1前においては、いづれの車輪にも
未だ十分なブレーキがかけられず加減速度演算器
3a,3b,3cから減速度信号−bも、スリツ
プ演算比較器6a,6b,6cからスリツプ信号
λも発生せず、従つてオアゲート79,80の出
力信号は“0”であり、供給弁及び排出弁のソレ
ノイド13a,13b,13c及び14a,14
b,14cは励磁されず、車輪のホイールシリン
ダへのブレーキ圧力は上昇して行く。
Immediately after the brake is applied, that is, before time t1 in FIG. 3, sufficient braking is not yet applied to any of the wheels, and the deceleration signal -b from the acceleration/deceleration calculators 3a, 3b, and 3c is also a slip calculation comparison. The slip signals λ are not generated from the devices 6a, 6b, 6c, so the output signals of the OR gates 79, 80 are "0", and the solenoids 13a, 13b, 13c and 14a, 14 of the supply valve and discharge valve
b and 14c are not excited, and the brake pressure to the wheel cylinder of the wheel increases.

ブレーキのかけ始めにおいては、各車輪速度
Va,Vb,Vcとも近似車体速度Vnにほゞ等しい
が、やがて時間t1になると右側前輪の車輪速度Va
が近似車体速度Vnより△V以上小さくなり、す
なわち第3図Aに示す破線Vpより小さくなり、
切換信号発生器15aから負方向のパルス信号
Caが第3図Bに示すように発生する。これによ
り、アンドゲート9aの出力Oaは第3図Cに示
すように“0”となり、オアゲート10の一つの
入力端子への入力は“0”となるが、他の切換信
号発生器15b,15cからはまだ切換信号が発
生せず、従つて制御回路7b,7cからもブレー
キ制御信号SRa,SRb,SRcは発生していないの
で、アンドゲート9b,9cの出力は“1”であ
る。従つて、オアゲート10の出力は依然として
“1”のまゝであり、各スリツプ演算比較器6
a,6b,6cの設定スリツプ率は大きい方の15
%のまゝである。
At the beginning of braking, each wheel speed
Va, Vb, and Vc are all approximately equal to the approximate vehicle speed Vn, but at time t 1 , the wheel speed of the right front wheel becomes Va.
is smaller than the approximate vehicle speed Vn by more than △V, that is, smaller than the broken line Vp shown in FIG. 3A,
Negative pulse signal from switching signal generator 15a
Ca is generated as shown in FIG. 3B. As a result, the output Oa of the AND gate 9a becomes "0" as shown in FIG. 3C, and the input to one input terminal of the OR gate 10 becomes "0". Since the switching signal has not yet been generated from the control circuits 7b and 7c, and therefore the brake control signals SRa, SRb, and SRc have not been generated from the control circuits 7b and 7c, the outputs of the AND gates 9b and 9c are "1". Therefore, the output of the OR gate 10 remains "1", and each slip calculation comparator 6
The set slip rate for a, 6b, and 6c is 15, which is the larger one.
% remains.

更に時間が経ち、時間t2になると左側前輪の車
輪速度Vbが近似車体速度Vnより△V以上小さく
なり、切換信号発生器15bから負方向のパルス
信号Cbが第3図Bに示すように発生する。これ
により、アンドゲート9bの出力Obは第3図C
に示すように“0”となり、オアゲート10のも
う一つの入力端子への入力は“0”となるが、切
換信号発生器15cからはまだ切換信号が発生し
ていないので、アンドゲート9cの出力は“1”
である。従つて、オアゲート10の出力は依然と
して“1”のまゝであり、各スリツプ演算比較器
6a,6b,6cの設定スリツプ率は大きい方の
15%のまゝである。
Further time passes, and at time t2 , the wheel speed Vb of the left front wheel becomes smaller than the approximate vehicle speed Vn by more than △V, and a negative direction pulse signal Cb is generated from the switching signal generator 15b as shown in FIG. 3B. do. As a result, the output Ob of the AND gate 9b becomes
As shown in , the input to the other input terminal of the OR gate 10 becomes "0", but since the switching signal has not yet been generated from the switching signal generator 15c, the output of the AND gate 9c is “1”
It is. Therefore, the output of the OR gate 10 remains "1", and the set slip rate of each slip calculation comparator 6a, 6b, 6c is set to the larger one.
It remains at 15%.

なお、時間t1とt2との間に、右側前輪の車輪速
度Vaは近似車体速度Vnに対してスリツプ率15%
を越えるので、スリツプ演算比較器6Aからスリ
ツプ信号λが発生し、これが出力信号SRaとして
制御回路7aから得られる。すなわち、第2図に
示すようにスリツプ信号λはオフ遅延タイマ71
及びアンドゲート78に供給され、オアゲート8
0の出力SRaとなり、これはオアゲート79の第
4入力端子にも供給される。この結果、オアゲー
ト79からも出力信号SHaが得られ、供給弁及び
排出弁のソレノイド13a及び14aが励磁さ
れ、右側前輪のホイールシリンダへのブレーキ圧
力は上昇から低下に切り換えられる。
Note that between time t 1 and t 2 , the wheel speed Va of the right front wheel has a slip rate of 15% with respect to the approximate vehicle speed Vn.
Therefore, the slip signal λ is generated from the slip calculation comparator 6A, and this is obtained from the control circuit 7a as the output signal SRa. That is, as shown in FIG.
and the AND gate 78, and the OR gate 8
This results in an output SRa of 0, which is also supplied to the fourth input terminal of the OR gate 79. As a result, the output signal SHa is also obtained from the OR gate 79, the solenoids 13a and 14a of the supply valve and discharge valve are energized, and the brake pressure applied to the wheel cylinder of the right front wheel is switched from increasing to decreasing.

他方、オアゲート80の出力信号SRaは第1図
に示すように、判別器としてのオフ遅延タイマ8
aに供給され、このタイマ8aの“1”となつた
出力がアンドゲート9aの論理否定の入力端子に
加えられるが、すでにアンドゲート9aの一方の
入力端子に“0”の切換信号Caが切換信号発生
器14aから供給されているので、アンドゲート
9aの出力は変化せず“0”である。
On the other hand, as shown in FIG.
The output of this timer 8a that becomes "1" is applied to the logic NOT input terminal of the AND gate 9a, but the switching signal Ca of "0" has already been switched to one input terminal of the AND gate 9a. Since the signal is supplied from the signal generator 14a, the output of the AND gate 9a does not change and is "0".

なお、上述したように判別器としての各オフ遅
延タイマ8a,8b,8cの設定遅延時間は十分
長くとつてあり、一たんその出力が“1”になる
と、通常のアンチスキツド制御においては、その
制御中“1”のまゝ保持される。従つて、負方向
パルスとしての切換信号Caが第3図Bに示すよ
うに時間t4で消滅したとしても、アンドゲート9
aの出力はそのまゝずつと“0”に保持される。
As mentioned above, the set delay time of each off-delay timer 8a, 8b, 8c as a discriminator is sufficiently long, and once the output becomes "1", in normal anti-skid control, the control It is kept at "1" in the middle. Therefore, even if the switching signal Ca as a negative direction pulse disappears at time t4 as shown in FIG. 3B, the AND gate 9
The output of a is kept at "0" as it is.

次いで時間t3になり、もつともブレーキのかゝ
りにくかつた両後輪の車輪速度Vcが近似車体速
度Vnより△V以上、すなわち5Km/H以上小さく
なると、切換信号発生器15cから負方向パルス
Ccが第3図Bに示すように発生し、これにより
アンドゲート9cの出力Ocが第3図Cに示すよ
うに“1”から“0”となり、この結果としてオ
アゲート10のすべての入力端子への入力が
“0”となり、オアゲート10の出力Scは第3図
Cに示すように“1”から“0”となる。これに
より各スリツプ演算比較器6a,6b,6cの設
定スリツプ率は小さい方の10%に切り換えられ
る。
Next, at time t3 , when the wheel speed Vc of both rear wheels, which is difficult to brake, becomes smaller than the approximate vehicle speed Vn by △V or more, that is, by 5 Km/H or more, a negative direction pulse is generated from the switching signal generator 15c.
Cc occurs as shown in FIG. 3B, and as a result, the output Oc of the AND gate 9c changes from "1" to "0" as shown in FIG. 3C, and as a result, all input terminals of the OR gate 10 The input of the OR gate 10 becomes "0", and the output Sc of the OR gate 10 changes from "1" to "0" as shown in FIG. 3C. As a result, the set slip rate of each slip calculation comparator 6a, 6b, 6c is switched to the smaller one, 10%.

なお、この後切換信号発生器15b,15cの
出力Cb,Ccが第3図Bに示すように“1”とな
る期間があるが、このような正方向パルスが発生
する前にスリツプ演算比較器6b,6cからスリ
ツプ信号λが発生し、アンドゲート9b,9cの
論理否定の入力端子に“1”なるオフ遅延タイマ
8b,8cの出力が加えられる。また、オフ遅延
タイマ8b,8cの遅延時間は、通常のアンチス
キツド制御では、一たんオンとなると制御中はオ
ンを保持するように設定されている。従つて、時
間t3の後に、たとえいづれかの切換信号発生器1
5a,15b,15cから切換信号Ca,Cb,Cc
が消滅したとしても、オアゲート10の出力は
“0”のまゝであり、以後各スリツプ演算比較器
6a,6b,6cの設定スリツプ率は小さい方の
10%のまゝである。
Note that after this, there is a period in which the outputs Cb and Cc of the switching signal generators 15b and 15c become "1" as shown in FIG. A slip signal λ is generated from the gates 6b and 6c, and the outputs of the off-delay timers 8b and 8c, which are "1", are applied to the logical NOT input terminals of the AND gates 9b and 9c. Furthermore, the delay times of the off-delay timers 8b and 8c are set in normal anti-skid control so that once they are turned on, they remain on during the control. Therefore, after time t3 , even if any switching signal generator 1
Switching signals Ca, Cb, Cc from 5a, 15b, 15c
Even if the output of the OR gate 10 disappears, the output of the OR gate 10 remains "0", and from now on, the set slip rate of each slip calculation comparator 6a, 6b, 6c is set to the smaller one.
It remains at 10%.

ブレーキ作動後、最初のスリツプ信号λが発生
した後、減速度信号−bが発生した場合には、ア
ンドゲート72の一方の入力端子にはオフ遅延タ
イマ71の出力“1”が供給されているので、各
制御回路7a,7b,7cにおいて出力信号
SHa,SHb,SHc及びSRa,SRb,SRcは“1”
となり、各車輪のホイールシリンダへのブレーキ
圧力は低下させられる。また、最初のスリツプ信
号λが発生する前に減速度信号H−bが発生した
場合には、これはオフ遅延タイマ77を介してオ
アゲート79に供給されるので、この減速度信号
−bを受けた制御回路7a,7bまたは7cの出
力信号SHa,SHb又はSHcは“1”となり、供給
弁のソレノイド13a,13b又は13cのみが
励磁される結果、対応する車輪のホイールシリン
ダへのブレーキ圧力は一定に保持される。減速度
信号−bはオフ遅延タイマ77を介してオアゲー
ト79に供給されているのは、減速度信号−bが
消滅後、直ちにブレーキ圧力を上昇させるのでは
なく、ある時間ブレーキ圧力を一定に保持して車
輪がロツクへと進むことを未然に防ぐためであ
る。従つて、オフ遅延タイマ77の遅延時間はこ
のような事を考慮して定められている。
When the deceleration signal -b is generated after the first slip signal λ is generated after the brake is applied, the output “1” of the off-delay timer 71 is supplied to one input terminal of the AND gate 72. Therefore, the output signal in each control circuit 7a, 7b, 7c
SHa, SHb, SHc and SRa, SRb, SRc are “1”
Therefore, the brake pressure to the wheel cylinder of each wheel is reduced. Furthermore, if the deceleration signal H-b is generated before the first slip signal λ is generated, it is supplied to the OR gate 79 via the off-delay timer 77, so that the deceleration signal H-b is not received. The output signal SHa, SHb or SHc of the control circuit 7a, 7b or 7c becomes "1", and only the solenoid 13a, 13b or 13c of the supply valve is energized, so that the brake pressure to the wheel cylinder of the corresponding wheel is constant. is maintained. The reason why the deceleration signal -b is supplied to the OR gate 79 via the off-delay timer 77 is that after the deceleration signal -b disappears, the brake pressure is not immediately increased, but the brake pressure is held constant for a certain period of time. This is to prevent the wheels from moving into lock position. Therefore, the delay time of the off-delay timer 77 is determined taking such things into consideration.

車輪のホイールシリンダへのブレーキ圧力が低
下させられ、車輪速度が上昇してその加速度が基
準値を越えると加速度信号+bが発生する。加速
度信号+bは制御回路7a,7b又は7cにおけ
るオアゲート79に供給されるので、供給弁のソ
レノイド13a,13b又は13cが励磁される
結果、ブレーキ圧力は一定に保持される。そし
て、この車輪の加速度が基準値以下になり、加速
度信号+bが消滅すると、オフ遅延タイマ73、
パルス発生器74、及びアンドゲート75,76
によつて構成されるブレー上昇パルス発生器70
により、ブレーキ圧を階段的に上昇させるための
パルスが制御回路7a,7b又は7cからの出力
信号SHa,SHb又はSHcとして発生する。
When the brake pressure on the wheel cylinder of a wheel is reduced and the wheel speed increases so that its acceleration exceeds a reference value, an acceleration signal +b is generated. Since the acceleration signal +b is supplied to the OR gate 79 in the control circuit 7a, 7b or 7c, the solenoid 13a, 13b or 13c of the supply valve is energized, so that the brake pressure is kept constant. Then, when the acceleration of this wheel becomes less than the reference value and the acceleration signal +b disappears, the off delay timer 73,
Pulse generator 74 and AND gates 75, 76
Brake raising pulse generator 70 configured by
As a result, a pulse for increasing the brake pressure stepwise is generated as an output signal SHa, SHb or SHc from the control circuit 7a, 7b or 7c.

すなわち、加速度信号+bが消滅してもオフ遅
延タイマ73に設定される所定時間、このタイマ
73の出力は“1”であり、加速度信号+bはア
ンドゲート75の論理否定の入力端子に加えられ
ていたので、アンドゲート75の出力は“1”と
なり、これはもう一方のアンドゲート76の入力
端子に加えられると共に、パルス発生器74のパ
ルスがアンドゲート76のもう一方の入力端子に
加えられるので、アンドゲート76からはパルス
発生器74のパルスに同期したパルスが得られ、
これがオアゲート79を通つて制御信号SHa,
SHb又はSHcとして供給弁のソレノイド13a,
13b又は13cに供給される結果、このソレノ
イドは断続的に励磁され、車輪のホイールシリン
ダへのブレーキ圧力は階段的に上昇させられる。
そして、やがて減速度信号−b又はスリツプ信号
λが発生すると(オフ遅延タイマ73の設定遅延
時間は十分に長く、未だその出力は“1”であ
る)、制御信号SHa,SHb又はSHcは断続的から
連続的に“1”となり、供給弁・排出弁制御用信
号SRa,SRb又はSRcも“1”となる結果、車輪
のホイールシリンダへのブレーキ圧力は低化させ
られる。以下、加速度信号+b、減速度信号−b
及びスリツプ信号λの発生に応じてブレーキ圧一
定保持、ブレーキ圧階段的上昇、ブレーキ圧低下
の操作がくり返され、やがて自動車に所望の走行
速度が得られるとアンチスキツド制御は終了す
る。
That is, even if the acceleration signal +b disappears, the output of the timer 73 is "1" for the predetermined time set in the off-delay timer 73, and the acceleration signal +b is not applied to the logic NOT input terminal of the AND gate 75. Therefore, the output of the AND gate 75 becomes "1", which is applied to the input terminal of the other AND gate 76, and the pulse of the pulse generator 74 is applied to the other input terminal of the AND gate 76. , a pulse synchronized with the pulse of the pulse generator 74 is obtained from the AND gate 76,
This passes through the OR gate 79 and the control signal SHa,
Solenoid 13a of the supply valve as SHb or SHc,
As a result of being supplied to 13b or 13c, this solenoid is energized intermittently and the brake pressure to the wheel cylinder of the wheel is increased stepwise.
Then, when the deceleration signal -b or the slip signal λ is generated (the set delay time of the off-delay timer 73 is sufficiently long and its output is still "1"), the control signal SHa, SHb or SHc is intermittently As a result, the brake pressure applied to the wheel cylinder of the wheel is reduced. Below, acceleration signal +b, deceleration signal -b
In response to the occurrence of the slip signal λ, the operations of holding the brake pressure constant, increasing the brake pressure stepwise, and decreasing the brake pressure are repeated, and eventually, when the desired running speed of the vehicle is obtained, the anti-skid control ends.

本発明の実施例によるアンチスキツド制御回路
は以上のように作用するのであるが、ブレーキ作
動直後はスリツプ演算比較器6a,6b,6cの
設定スリツプ率は大きい方の15%であるので、選
択回路5の出力、すなわちブレーキ力の最も小さ
い車輪の速度(図示した実施例ではVc)に基づ
いて形成される近似車体速度発生器4cの出力に
対していづれの車輪にも適正なスリツプ信号、す
なわちブレーキ弛め信号が得られる。そして、い
づれの車輪にも十分なブレーキ力が作用する。す
なわちスリツプ信号λが未だ発生せずともいづれ
の車輪もスリツプが十分に進行した時点で(図示
した実施例では時間t3)スリツプ演算比較器6
a,6b,6cの設定スリツプ率を小さい方の10
%に切り換えるようにしているので、ブレーキ作
動後常に適正なブレーキ弛め信号が得られること
になる。
The anti-skid control circuit according to the embodiment of the present invention operates as described above. Immediately after the brake is applied, the slip calculation comparators 6a, 6b, and 6c are set at the larger slip rate of 15%, so the selection circuit 5 An appropriate slip signal, that is, brake relaxation, is generated for each wheel with respect to the output of the approximate vehicle body speed generator 4c, which is formed based on the output of the wheel with the smallest braking force (Vc in the illustrated embodiment). signal is obtained. Sufficient braking force acts on both wheels. That is, even if the slip signal λ has not yet been generated, the slip calculation comparator 6 is activated when the slip has sufficiently progressed in each wheel (time t 3 in the illustrated embodiment).
Set the slip rate of a, 6b, 6c to the smaller 10
%, an appropriate brake release signal can always be obtained after the brake is applied.

いづれの車輪にもブレーキ作動後、同一のブレ
ーキ力が作用し、近似車体速度Vnより所定速度
△Vすなわち5Km/h以上小さくなると殆んど同
時に切換信号発生器15a,15b,15cから
切換信号Ca,Cb,Cc、が得られ、オアゲート1
0の出力Scが“0”になつて設定スリツプ率は
小さい方の10%に切り換えられる。
After brake activation, the same braking force is applied to all wheels, and when the speed becomes smaller than the approximate vehicle speed Vn by a predetermined speed △V, that is, 5 km/h or more, the switching signal Ca is generated from the switching signal generators 15a, 15b, and 15c almost at the same time. , Cb, Cc are obtained, or gate 1
When the output Sc of 0 becomes "0", the set slip rate is switched to the smaller 10%.

以上のようにしてブレーキ作動直後で、いづれ
の車輪にも十分なブレーキがかけられていず、近
似車体速度Vnが真の車体速度Tにほぼ等しく、
これより△V以内に車輪速度Va,Vb,Vcがある
ときは、大きなスリツプ率でスリツプ信号を発生
させ、またはいづれかの車輪に十分なブレーキが
かけられていないときにも大きなスリツプ率でス
リツプ信号を発生させるようにし、いづれの車輪
にも十分なブレーキ力が作用して近似車体速度
Vnより所定速度△V小さくなつた時点以降は小
さなスリツプ率でスリツプ信号を発生するように
しているので、いかなる場合にも各車輪は常に最
適のスリツプ率にあるように制御され、従来より
ブレーキ距離は一段と短縮される。
As described above, immediately after the brakes are applied, sufficient brakes are not applied to any of the wheels, and the approximate vehicle speed Vn is almost equal to the true vehicle speed T.
When wheel speeds Va, Vb, and Vc are within △V from this, a slip signal is generated at a large slip rate, or a slip signal is generated at a large slip rate even when sufficient braking is not applied to any of the wheels. so that sufficient braking force is applied to all wheels to maintain the approximate vehicle speed.
Since the slip signal is generated at a small slip rate after the predetermined speed △V becomes smaller than Vn, each wheel is controlled so that it is always at the optimum slip rate in any case, and the braking distance is longer than before. is further shortened.

本発明によれば、特に切換信号発生器15a,
15b,15cを設け、すべての車輪速度Va,
Vb,Vcが近似車体速度Vnより所定速度△V以上
小さくなつた時点でオアゲート10の出力を
“0”としてスリツプ演算比較器6a,6b,6
cの設定スリツプ率を大きい値から小さい値に切
り換えるようにしているので、ほゞ理想的なスリ
ツプ制御を行うことができる。すなわち、ブレー
キのかゝり過ぎを表わすスリツプ信号や減速度信
号に基づいてスリツプ演算比較器6a,6b,6
cの設定スリツプ率を切り換えるのではなくて、
ブレーキがいづれの車輪にも十分にかゝつたかど
うかを切換信号発生器15a,15b,15cに
より検出して上述の設定スリツプ率を切り換える
ようにしているので、よりきめ細かくスリツプ制
御を行うことができる。これは、もしスリツプ信
号や減速度信号に基づいてスリツプ演算比較器6
a,6b,6cの設定スリツプ率を切り換えるよ
うにするとすれば、すべての車輪にブレーキがか
け過ぎた時点でこの設定スリツプ率を切り換える
ことになるからである。
According to the invention, in particular the switching signal generator 15a,
15b and 15c are provided, and all wheel speeds Va,
When Vb and Vc become smaller than the approximate vehicle speed Vn by more than a predetermined speed △V, the output of the OR gate 10 is set to "0" and the slip calculation comparators 6a, 6b, 6
Since the set slip rate of c is switched from a large value to a small value, almost ideal slip control can be performed. That is, the slip calculation comparators 6a, 6b, 6 are calculated based on the slip signal and deceleration signal indicating excessive braking.
Rather than switching the set slip rate of c,
Since the switching signal generators 15a, 15b, and 15c detect whether or not the brake is sufficiently applied to any wheel, the above-mentioned set slip rate is switched, so that more fine-grained slip control can be performed. . This means that if the slip calculation comparator 6
This is because if the set slip ratios of wheels a, 6b, and 6c were to be switched, the set slip ratios would be switched at the point when all the wheels are over-braked.

以上、本発明の実施例について説明したが、本
発明は、勿論、この実施例に限定されることなく
本発明の技術的思想に基づいて種々の変形が可能
である。
Although the embodiments of the present invention have been described above, the present invention is of course not limited to these embodiments and can be modified in various ways based on the technical idea of the present invention.

例えば以上の実施例ではブレーキ作動後最初の
ブレーキ弛め信号をスリツプ信号によつて発生さ
せるように構成されているが、これに代えて第4
図に示すような構成としてもよい。すなわちスリ
ツプ演算比較器6a,6b,6cの出力端子をオ
アゲート90に接続し、このオアゲート90の出
力端子を上述の実施例におけるオフ遅延タイマ7
1に対応する共通のオフ遅延タイマ71′に接続
し、このオフ遅延タイマ71の出力端子を各制御
回路7a,7b,7cにおけるアンドゲート72
の一方の入力端子に接続する。このアンドゲート
72の出力を上述のSRa,SRb,SRcとするもの
である。従つて、実施例の制御回路7a,7b,
7cにおけるオフ遅延タイマ71、アンドゲート
78及びオアゲート80は省略される。
For example, in the above embodiment, the first brake release signal after the brake is applied is generated by the slip signal, but instead of this, the fourth brake release signal is generated by the slip signal.
A configuration as shown in the figure may be used. That is, the output terminals of the slip calculation comparators 6a, 6b, and 6c are connected to an OR gate 90, and the output terminal of this OR gate 90 is connected to the OFF delay timer 7 in the above embodiment.
1, and the output terminal of this off-delay timer 71 is connected to the AND gate 72 in each control circuit 7a, 7b, 7c.
Connect to one input terminal of the The outputs of this AND gate 72 are designated as the above-mentioned SRa, SRb, and SRc. Therefore, the control circuits 7a, 7b,
The off-delay timer 71, AND gate 78, and OR gate 80 in 7c are omitted.

第4図の構成においては、いづれかの車輪のス
リツプ率が進行してスリツプ信号λa,λb、又
はλcがスリツプ演算比較器6a,6b又は6c
から発生すると、各制御回路7a,7b,7cに
おけるアンドゲート72は減速度信号−bに対し
て導通の状態になり、いづれかの車輪の減速度が
所定の基準値を越えて減速度信号−bが発生する
と、これにより対応する車輪のホイールシリンダ
へのブレーキ圧力を低下させる信号がアンドゲー
ト72からSRa,SRb又はSRcとして得られる。
In the configuration shown in FIG. 4, as the slip rate of one of the wheels progresses, the slip signal λa, λb, or λc is output to the slip calculation comparator 6a, 6b, or 6c.
, the AND gate 72 in each control circuit 7a, 7b, 7c becomes conductive to the deceleration signal -b, and if the deceleration of one of the wheels exceeds a predetermined reference value, the deceleration signal -b is activated. When this occurs, a signal is obtained from the AND gate 72 as SRa, SRb, or SRc to reduce the brake pressure to the wheel cylinder of the corresponding wheel.

第4図の構成では、ブレーキ作動後、最初のス
リツプ信号がいづれかの車輪に対して発生しない
限り、減速度信号−bがいずれかの車輪に対して
発生してもオフ遅延タイマ8a,8b,8cへの
入力が“1”となることはなく、たとえブレーキ
力が十分に作用せず、ノイズとしての減速度信号
−bがすべての車輪から発生したとしても、ブレ
ーキ弛め信号が発生することはない。すなわち、
少くとも一つの車輪のスリツプ率が設定基準率15
%を越えない限り、ブレーキ弛め信号は発生しな
いので、安定なアンチスキツド制御が保証され
る。これは、少なくとも一つの車輪のスリツプ率
が15%を越えると、他の車輪にもブレーキ作動後
かなりのブレーキ力が作用しているはずであるか
らである。
In the configuration shown in FIG. 4, after the brake is applied, as long as the first slip signal is not generated for any wheel, even if the deceleration signal -b is generated for any wheel, the off delay timers 8a, 8b, The input to 8c will never be "1", and even if the brake force is not sufficiently applied and the deceleration signal -b as noise is generated from all wheels, a brake release signal will be generated. There isn't. That is,
The slip rate of at least one wheel is set to a standard rate of 15
%, a brake release signal is not generated, so stable anti-skid control is guaranteed. This is because if the slip rate of at least one wheel exceeds 15%, a considerable amount of braking force must be applied to the other wheels after the brake is applied.

更に、第5図は以上の実施例の他変形例を示す
ものであるが、この構成においては制御回路7
a,7b,7cの出力信号SHa,SHb,SHc及び
SRa,SRb,SRcはオアゲート92a,92b,
92cに供給され、このオアゲート92a,92
b,92cの出力が上述のオフ遅延タイマ8a,
8b,8cに供給される。すなわち、上述の実施
例におけるオフ遅延タイマ8a,8b,8cと制
御回路7a,7b,7cにおけるオアゲート80
の出力端子との間にオアゲート92a,92b,
92cが更に接続され、このオアゲート92a,
92b,92cのもう一方の入力端子に制御回路
7a,7b,7cにおけるオアゲート79の出力
端子が接続される構成となつている。
Furthermore, although FIG. 5 shows a modification other than the above embodiment, in this configuration, the control circuit 7
a, 7b, 7c output signals SHa, SHb, SHc and
SRa, SRb, SRc are or gates 92a, 92b,
92c, and these or gates 92a, 92
The outputs of the off-delay timers 8a and 92c are
8b and 8c. That is, the OR gate 80 in the off delay timers 8a, 8b, 8c and the control circuits 7a, 7b, 7c in the above embodiment
OR gates 92a, 92b,
92c is further connected, and this OR gate 92a,
The output terminal of the OR gate 79 in the control circuits 7a, 7b, 7c is connected to the other input terminal of the control circuits 92b, 92c.

上述の実施例では、オフ遅延タイマ8a,8
b,8cに加えられる最初の制御信号は、ブレー
キ作動後の最初のスリツプ信号に基づいて形成し
たが、第5図の例では、減速度信号−bがスリツ
プ信号λかのうちいづれか先に発生した信号がオ
フ遅延タイマ8a,8b,8cを制御する信号と
なるようにしている。このような信号によつて
も、上述の実施例の効果が得られることは明らか
である。
In the embodiment described above, the off delay timers 8a, 8
The first control signals applied to signals b and 8c were formed based on the first slip signal after the brake was applied, but in the example of FIG. This signal is used to control the off-delay timers 8a, 8b, and 8c. It is clear that even with such a signal, the effects of the above embodiment can be obtained.

また、以上の実施例では、スリツプ演算比較器
6a,6b,6cが選択回路5の出力と車輪速度
演算器2a,2b,2cの出力とをそれぞれ受け
て、スリツプ率を演算し、その値が所定の基準値
以上になるとスリツプ信号を発生するようにした
が、これに代えて、乗算器と比較器とを用いるよ
うにしてもよい。この場合には、乗算器の乗数が
大きい値と小さい値とに切り換えられるように
し、選択回路5の出力をこの乗算器に供給し、乗
算器の出力と車輪速度演算器2a,2b,2cの
出力とを比較器で比較し乗算器の出力の方が車輪
速度演算器2a,2b,2cの出力より大きい場
合に比較器からスリツプ信号を発生するようにす
る。例えば、上述の実施例に従えば、乗数は0.85
と0.90であつて、これらがオアゲート10の出力
によつて切り換えられることになる。
Further, in the above embodiment, the slip calculation comparators 6a, 6b, and 6c receive the output of the selection circuit 5 and the output of the wheel speed calculation units 2a, 2b, and 2c, respectively, and calculate the slip rate. Although the slip signal is generated when the value exceeds a predetermined reference value, a multiplier and a comparator may be used instead. In this case, the multiplier of the multiplier is switched between a large value and a small value, the output of the selection circuit 5 is supplied to this multiplier, and the output of the multiplier and the wheel speed calculators 2a, 2b, 2c are The output is compared with the output by a comparator, and when the output of the multiplier is larger than the output of the wheel speed calculators 2a, 2b, and 2c, a slip signal is generated from the comparator. For example, following the example above, the multiplier is 0.85
and 0.90, and these are switched by the output of the OR gate 10.

また、以上の実施例ではスリツプ演算比較器6
a,6b,6cでは2つの基準率15%と10%とが
設定されたが、これに代えて2つの基準値、例え
ば15Km/hと10Km/hとが設定されてもよい。この
場合には車輪速度演算器2a,2b,2cの出力
が選択回路5の出力より基準値以上低下するとス
リツプ演算比較器6a,6b,6cからスリツプ
信号が発生する。
In addition, in the above embodiment, the slip calculation comparator 6
In a, 6b, and 6c, two standard rates of 15% and 10% are set, but instead of this, two standard values, for example, 15 Km/h and 10 Km/h may be set. In this case, when the output of the wheel speed calculators 2a, 2b, 2c becomes lower than the output of the selection circuit 5 by more than a reference value, a slip signal is generated from the slip calculation comparators 6a, 6b, 6c.

また、以上の実施例では自動車に適用した場合
を説明したが、本発明は勿論、自動2輪車にも適
用可能であり、この場合には実施例の回路におい
て一系統の、例えば1c,2c,3c,4c,6
c,7c,8c,9c,11c,12c,13
c,14cによつて構成される制御系が省略され
得る。
Further, in the above embodiment, the case where it is applied to an automobile has been explained, but the present invention can of course be applied to a two-wheeled motor vehicle, and in this case, in the circuit of the embodiment, one system, for example, 1c, 2c ,3c,4c,6
c, 7c, 8c, 9c, 11c, 12c, 13
The control system configured by c and 14c can be omitted.

以上述べたように本発明のアンチスキツド制御
回路は全車輪に対し常に適正なブレーキ制御を行
うことができ、ブレーキ距離を従来より短縮する
ことができる。
As described above, the anti-skid control circuit of the present invention can always perform appropriate brake control on all wheels, and can shorten the braking distance compared to the conventional one.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例による自動車用のアン
チスキツド制御回路のブロツク図、第2図は同制
御回路における一部の詳細な回路図、第3図は同
制御回路の作用を説明するためグラフ、第4図は
実施例の第1変形例の一部を示すブロツク図、及
び第5図は実施例の第2変形例の一部を示すブロ
ツク図である。 なお、図において、1a,1b,1c……車輪
速度センサー、3a,3b,3c……加減速度演
算比較器、4a,4b,4c……近似車体速度発
生器、5……選択回路、6a,6b,6c……ス
リツプ演算比較器、7a,7b,7c……制御回
路、8a,8b,8c……判別器、9a,9b,
9c……アンドゲート、10……オアゲート、1
5a,15b,15c……切換信号発生器。
Fig. 1 is a block diagram of an anti-skid control circuit for an automobile according to an embodiment of the present invention, Fig. 2 is a detailed circuit diagram of a part of the control circuit, and Fig. 3 is a graph for explaining the operation of the control circuit. , FIG. 4 is a block diagram showing a part of a first modification of the embodiment, and FIG. 5 is a block diagram showing a part of a second modification of the embodiment. In the figure, 1a, 1b, 1c...wheel speed sensor, 3a, 3b, 3c...acceleration/deceleration calculation comparator, 4a, 4b, 4c...approximate vehicle body speed generator, 5...selection circuit, 6a, 6b, 6c...Slip operation comparator, 7a, 7b, 7c...Control circuit, 8a, 8b, 8c...Discriminator, 9a, 9b,
9c...and gate, 10...or gate, 1
5a, 15b, 15c...Switching signal generator.

Claims (1)

【特許請求の範囲】[Claims] 1 複数の車輪を有する車両の車輪または車輪群
毎に、車輪速度を検出する車輪速度センサー、該
車輪速度より求めた車輪の加減速度が所定の基準
値を越えると加速度信号または減速度信号を発生
する第1の比較器、前記車輪速度が車体速度を近
似する近似車体速度より所定の量以上小さくなる
とスリツプ信号を発生する第2の比較器、前記第
1および第2の比較器の出力信号を受け前記車輪
または車輪群のブレーキ力を制御する制御信号を
発生する制御回路をそれぞれ備え、前記近似車体
速度は各前記車輪速度センサーにより検出される
車輪速度に基づいて形成するようにしたアンチス
キツド制御回路において、前記車輪または車輪群
毎に、前記制御信号に基づいてその車輪または車
輪群が制御中であるか否かを判別する判別器及び
前記車輪速度と前記近似車体速度との差が所定の
値以上になると切換信号を発生する切換信号発生
器を設け、いずれかの前記車輪または車輪群が制
御中でなく、かつすべての切換信号発生器から切
換信号が発生すると、各前記第2の比較器におい
て前記スリツプ信号を発生する前記所定の量を小
さい量に切り換えるようにしたことを特徴とする
アンチスキツド制御回路。
1 A wheel speed sensor detects the wheel speed for each wheel or wheel group of a vehicle having multiple wheels, and generates an acceleration signal or deceleration signal when the acceleration/deceleration of the wheel determined from the wheel speed exceeds a predetermined reference value. a first comparator that generates a slip signal when the wheel speed becomes smaller than an approximate vehicle speed that approximates the vehicle body speed by a predetermined amount; a second comparator that generates a slip signal; an anti-skid control circuit, each comprising a control circuit that generates a control signal for controlling the braking force of the wheel or wheel group; and the approximate vehicle speed is formed based on the wheel speed detected by each of the wheel speed sensors. , for each wheel or wheel group, a discriminator that determines whether the wheel or wheel group is under control based on the control signal, and a difference between the wheel speed and the approximate vehicle body speed is a predetermined value. A switching signal generator is provided which generates a switching signal when the switching signal is exceeded, and when any of the wheels or wheel groups is not under control and switching signals are generated from all switching signal generators, each of the second comparators An anti-skid control circuit characterized in that the predetermined amount for generating the slip signal is switched to a small amount.
JP10954980A 1980-04-07 1980-08-08 Antiskid control circuit Granted JPS5733054A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10954980A JPS5733054A (en) 1980-08-08 1980-08-08 Antiskid control circuit
GB8110315A GB2073347B (en) 1980-04-07 1981-04-02 Vehicle skid control arrangements
US06/250,877 US4420191A (en) 1980-04-07 1981-04-03 Skid control system
DE19813114026 DE3114026A1 (en) 1980-04-07 1981-04-07 ANTI-BLOCKING SYSTEM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10954980A JPS5733054A (en) 1980-08-08 1980-08-08 Antiskid control circuit

Publications (2)

Publication Number Publication Date
JPS5733054A JPS5733054A (en) 1982-02-23
JPS6142659B2 true JPS6142659B2 (en) 1986-09-22

Family

ID=14513053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10954980A Granted JPS5733054A (en) 1980-04-07 1980-08-08 Antiskid control circuit

Country Status (1)

Country Link
JP (1) JPS5733054A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0271378A (en) * 1988-09-07 1990-03-09 Sony Corp Still picture processing system
JPH0567106B2 (en) * 1986-10-09 1993-09-24 Konishiroku Photo Ind
JPH0567107B2 (en) * 1986-12-27 1993-09-24 Konishiroku Photo Ind

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6090912A (en) * 1983-10-24 1985-05-22 Mitsubishi Motors Corp Apparatus for regenerating particulate capturing filter used in diesel engine
JPH0741805B2 (en) * 1985-08-22 1995-05-10 マツダ株式会社 Break control device for four-wheel drive vehicle
JPS6243324A (en) * 1985-08-22 1987-02-25 Mazda Motor Corp Brake controller for four-wheel drive car

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567106B2 (en) * 1986-10-09 1993-09-24 Konishiroku Photo Ind
JPH0567107B2 (en) * 1986-12-27 1993-09-24 Konishiroku Photo Ind
JPH0271378A (en) * 1988-09-07 1990-03-09 Sony Corp Still picture processing system

Also Published As

Publication number Publication date
JPS5733054A (en) 1982-02-23

Similar Documents

Publication Publication Date Title
US4313166A (en) Control system for improving the steering stability of motor vehicles equipped with antiskid brake systems
US4824183A (en) Dual-circuit hydraulic anti-lock braking system
US4349876A (en) Control arrangement for improving the driving stability of motor vehicles which are equipped with anti-skid brake systems
JP2688948B2 (en) Vehicle anti-lock control method
JP2660851B2 (en) Vehicle anti-lock control method
US4632467A (en) Brake system with brake slip control
JP2688909B2 (en) Anti-lock control method
US3802749A (en) Adaptive braking system control wheel selection by velocity comparison
US3838890A (en) Adaptive anti-lock brake control
JPH04218453A (en) Braking liquid pressure controller for vehicle
JP2767271B2 (en) Vehicle anti-lock control method
JP2837905B2 (en) Anti-lock brake control device
JPS6142659B2 (en)
US3902763A (en) Electric control device for an automotive brake system
US6089681A (en) Antiskid control apparatus
US4239295A (en) Circuit for preventing the wheel velocity from exceeding the vehicle velocity in vehicles with antilocking brake systems
JP2844542B2 (en) Vehicle anti-lock control method
JPS6128539B2 (en)
JPH0516784A (en) Anti-lock control method for vehicle
JP2670782B2 (en) Vehicle anti-lock control method
JP3194945B2 (en) Anti-lock control device
JP3131618B2 (en) Method for generating wheel acceleration and wheel deceleration signals
JP2775481B2 (en) Vehicle anti-lock control method
JPS6142661B2 (en)
JP2756833B2 (en) Vehicle anti-lock control method