JPS6142661B2 - - Google Patents

Info

Publication number
JPS6142661B2
JPS6142661B2 JP10267880A JP10267880A JPS6142661B2 JP S6142661 B2 JPS6142661 B2 JP S6142661B2 JP 10267880 A JP10267880 A JP 10267880A JP 10267880 A JP10267880 A JP 10267880A JP S6142661 B2 JPS6142661 B2 JP S6142661B2
Authority
JP
Japan
Prior art keywords
wheel
signal
slip
gate
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10267880A
Other languages
Japanese (ja)
Other versions
JPS5730649A (en
Inventor
Tetsuo Arikawa
Teruo Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nabco Ltd
Original Assignee
Nabco Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nabco Ltd filed Critical Nabco Ltd
Priority to JP10267880A priority Critical patent/JPS5730649A/en
Priority to GB8110315A priority patent/GB2073347B/en
Priority to US06/250,877 priority patent/US4420191A/en
Priority to DE19813114026 priority patent/DE3114026A1/en
Publication of JPS5730649A publication Critical patent/JPS5730649A/en
Publication of JPS6142661B2 publication Critical patent/JPS6142661B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Regulating Braking Force (AREA)

Description

【発明の詳細な説明】 本発明は、車両の車輪速度と、その車体速度を
近似する近似車体速度とを比較し、車輪速度が近
似車体速度より所定の量以上小さくなるとスリツ
プ信号を発生するようにしたアンチスキツド制御
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention compares the wheel speed of a vehicle with an approximate vehicle body speed that approximates the vehicle body speed, and generates a slip signal when the wheel speed becomes smaller than the approximate vehicle body speed by a predetermined amount or more. The present invention relates to an anti-skid control circuit.

複数の車輪を有する車両の各車輪または車輪群
を制御するようにした従来のアンチスキツド制御
回路は、それぞれの車輪または車輪群に車輪速度
を検出する車輪速度センサーを装着し、それぞれ
の車輪速度から別々に車体速度を近似する近似車
体速度を形成し、それらの近似車体速度の内最も
高いものを選択して各車輪に共通の近似車体速度
とし、または、それぞれの車輪速度の内最も高い
車輪速度から車体速度を近似する近似車体速度を
形成し、このような近似車体速度とそれぞれの車
輪速度とを比較し、車輪速度がその近似車体速度
に比べて所定の量以上小さくなると、すなわち、
スリツプ率またはスリツプ値が所定の値以上にな
るとスリツプ信号を発生し、また、それぞれの車
輪の加減速度を求め、この加減速度が所定の基準
値を越えると加速度信号または減速度信号を発生
し、これらスリツプ信号、加速度信号または減速
度信号に基づいてブレーキ力を制御する制御信号
を発生するようにしている。
A conventional anti-skid control circuit that controls each wheel or wheel group of a vehicle having multiple wheels is equipped with a wheel speed sensor that detects the wheel speed on each wheel or wheel group. form an approximate vehicle speed that approximates the vehicle speed to An approximate vehicle speed is formed that approximates the vehicle speed, such approximate vehicle speed is compared with each wheel speed, and when the wheel speed is smaller than the approximate vehicle speed by a predetermined amount or more, that is,
When the slip rate or slip value exceeds a predetermined value, a slip signal is generated, and the acceleration/deceleration of each wheel is determined, and when this acceleration/deceleration exceeds a predetermined reference value, an acceleration signal or a deceleration signal is generated; A control signal for controlling the braking force is generated based on these slip signals, acceleration signals, or deceleration signals.

上述のアンチスキツド制御回路において、車輪
速度から近似車体速度を形成する場合、車輪の減
速度が所定の値に達するまでは、車輪速度を車体
速度として用い、車輪減速度が所定の値以上にな
ると、その時の車輪速度を初期値とし、その後予
め設定された所定の勾配で減少させて近似車体速
度を形成している。然るに、車輪に所定の減速度
が発生したときには、車輪にかなりのブレーキが
かけられているため、車輪にある程度、例えば数
%のスリツプ率を生じており、よつて、近似車体
速度は真の車体速度に比べてスリツプ率数%に相
当する速度分低い値となる。
In the above anti-skid control circuit, when forming an approximate vehicle speed from the wheel speed, the wheel speed is used as the vehicle speed until the wheel deceleration reaches a predetermined value, and when the wheel deceleration exceeds the predetermined value, The wheel speed at that time is set as an initial value, and is then decreased by a predetermined slope to form an approximate vehicle speed. However, when a predetermined deceleration occurs in the wheels, a considerable amount of braking is applied to the wheels, and a slip rate of several percent, for example, occurs in the wheels. The value is lower than the speed by an amount corresponding to a slip rate of several percent.

従つて、複数の車輪速度から近似車体速度を形
成する場合、各々の車輪にかなりのブレーキがか
けられ全車輪そのスリツプ率がある程度進んでい
るときには、形成された近似車体速度は真の車体
速度に比べてこのスリツプ率に応じた分だけ小さ
い速度となり、また、車輪または車輪群のいずれ
か一つに十分なブレーキがかからず、そのスリツ
プ率がほとんど零のときには、形成される近似車
体速度は真の車体速度にほぼ等しい。
Therefore, when forming an approximate vehicle speed from a plurality of wheel speeds, if a considerable amount of braking is applied to each wheel and the slip rate of all wheels has advanced to some extent, the approximate vehicle speed that is formed will not match the true vehicle speed. Compared to this, the speed becomes smaller by the amount corresponding to this slip ratio. Also, when sufficient braking is not applied to one of the wheels or wheel groups and the slip ratio is almost zero, the approximate vehicle speed that is formed is Almost equal to the true vehicle speed.

しかしながら、従来のアンチスキツド制御回路
においては、上記の近似車体速度と真の車体速度
との差を無視して、近似車体速度より車輪速度が
固定された所定の量以上小さくなると、スリツプ
信号を発生するようにしていたため、各車輪共十
分にブレーキがかけられていることを想定して所
定の量を設定すると、いずれかの車輪または車輪
群に十分なブレーキがかけられないときには所定
の量が小さすぎて十分にブレーキがかけられる前
にスリツプ信号が発生し、また、逆に、いずれか
の車輪または車輪群に十分にブレーキがかけられ
ないことを想定して所定の量を設定すると、各車
輪共十分なブレーキがかけられたときには、車輪
のスリツプが進みすぎるという欠点がある。
However, in conventional anti-skid control circuits, the difference between the approximate vehicle speed and the true vehicle speed is ignored, and a slip signal is generated when the wheel speed becomes less than the approximate vehicle speed by a fixed predetermined amount. Therefore, if the predetermined amount is set assuming that each wheel is sufficiently braked, the predetermined amount may be too small if sufficient braking cannot be applied to any wheel or wheel group. If a predetermined amount is set assuming that a slip signal occurs before sufficient braking is applied, and conversely, that any wheel or group of wheels is not sufficiently braked, then each wheel The disadvantage is that the wheels slip too much when sufficient braking is applied.

本発明は、上記従来のアンチスキツド制御回路
の欠点に鑑みてなされたものであつて、全車輪に
対し常に適正なブレーキ制御を行うようにしたア
ンチスキツド制御回路を提供することを目的とす
る。
The present invention has been made in view of the above-mentioned drawbacks of the conventional anti-skid control circuit, and an object of the present invention is to provide an anti-skid control circuit that always performs appropriate brake control on all wheels.

以上の目的は、本発明によれば、複数の車輪を
有する車両の車輪または車輪群毎に、車輪速度を
検出する車輪速度センサー、該車輪速度より求め
た車輪の加減速度が所定の基準値を越えると加速
度信号または減速度信号を発生する第1の比較器
前記車輪速度が車体速度を近似する近似車体速度
より所定の量以上小さくなるとスリツプ信号を発
生する第2の比較器、前記第1および第2の比較
器の出力信号を受け前記車輪または車輪群のブレ
ーキ力を制御する制御信号を発生する制御回路を
それぞれ備え、前記近似車体速度は各前記車輪速
度センサーにより検出される車輪速度に基づいて
形成するようにしたアンチスキツド制御回路にお
いて、前記第2の比較器は、切換指令に応じて前
記所定の量を小さい量に切換可能にするととも
に、前記制御回路の各々から制御信号を受け、全
ての前記制御回路から制御信号が発生したことを
検知して前記切換指令を発する判別器を設けたア
ンチスキツド制御回路によつて達成される。
According to the present invention, the present invention provides a wheel speed sensor that detects the wheel speed for each wheel or wheel group of a vehicle having a plurality of wheels, and a wheel speed sensor that detects the wheel speed so that the acceleration/deceleration of the wheel determined from the wheel speed is set to a predetermined reference value. a first comparator that generates an acceleration signal or a deceleration signal when the wheel speed exceeds an approximate vehicle body speed that approximates the vehicle body speed; Each includes a control circuit that receives the output signal of the second comparator and generates a control signal for controlling the braking force of the wheel or wheel group, and the approximate vehicle speed is based on the wheel speed detected by each of the wheel speed sensors. In the anti-skid control circuit, the second comparator is capable of switching the predetermined amount to a smaller amount in response to a switching command, receives control signals from each of the control circuits, and receives control signals from each of the control circuits. This is achieved by an anti-skid control circuit provided with a discriminator that detects generation of a control signal from the control circuit and issues the switching command.

以下、本発明の詳細を、図示した実施例に基づ
き説明する。
Hereinafter, details of the present invention will be explained based on illustrated embodiments.

第1図は自動車に本発明を適用した実施例のア
ンチスキツド制御回路のブロツク図を示し、図に
おいて1a及び1bは右側前輪及び左側前輪に装
着された車輪速度センサーを表わし、1cはプロ
ペラシヤトに装着された車輪速度センサーを表わ
す。車輪速度センサー1a,1b,1cは車輪の
回転速度に比例した周波数のパルスを発生する
が、このうち車輪速度センサー1cは両後輪の平
均車輪回転速度に比例した周波数のパルスを発生
する。車輪速度センサー1a,1b,1cの各出
力はそれぞれ車輪速度演算器2a,2b,2cに
供給され、こゝで車輪速度が演算され、その出力
はそれぞれ加減速度演算比較器3a,3b,3
c、近似車体速度発生器4a,4b,4c及びス
リツプ演算比較器6a,6b,6cに供給され
る。
FIG. 1 shows a block diagram of an anti-skid control circuit according to an embodiment in which the present invention is applied to an automobile. In the figure, 1a and 1b represent wheel speed sensors mounted on the right front wheel and the left front wheel, and 1c represents the wheel speed sensor mounted on the propeller shaft. represents a wheel speed sensor. The wheel speed sensors 1a, 1b, and 1c generate pulses with a frequency proportional to the rotational speed of the wheels, and among these, the wheel speed sensor 1c generates a pulse with a frequency proportional to the average wheel rotational speed of both rear wheels. The outputs of the wheel speed sensors 1a, 1b, 1c are supplied to wheel speed calculation units 2a, 2b, 2c, respectively, where the wheel speeds are calculated, and the outputs are sent to acceleration/deceleration calculation comparators 3a, 3b, 3, respectively.
c, approximate vehicle speed generators 4a, 4b, 4c and slip calculation comparators 6a, 6b, 6c.

加減速度演算比較器3a,3b,3cでは、車
輪速度演算器2a,2b,2cの出力が、それぞ
れ時間に関して微分され、車輪の減速度が所定の
減速度基準値(例えば−1.5g)以上になると減
速度信号−bを発生し、車輪の加速度が所定の加
速度基準値(例えば0.5g)以上になると加速度
信号+bを発生する。加減速度演算比較器3a,
3b,3cの減速度信号−bはそれぞれ、近似車
体速度発生器4a,4b,4c及び第2図にその
詳細が示される制御回路7a,7b,7cの第1
入力端子に供給され、それぞれの加速度信号+b
は制御回路7a,7b,7cの第2入力端子に供
給される。
In the acceleration/deceleration comparators 3a, 3b, and 3c, the outputs of the wheel speed calculators 2a, 2b, and 2c are differentiated with respect to time, respectively, and the deceleration of the wheels is determined to be equal to or higher than a predetermined deceleration reference value (for example, -1.5 g). Then, a deceleration signal -b is generated, and when the acceleration of the wheel exceeds a predetermined acceleration reference value (for example, 0.5 g), an acceleration signal +b is generated. Acceleration/deceleration calculation comparator 3a,
The deceleration signals -b of 3b and 3c are respectively applied to approximate vehicle speed generators 4a, 4b, 4c and the first control circuits 7a, 7b, 7c whose details are shown in FIG.
are supplied to the input terminals, and the respective acceleration signals +b
is supplied to the second input terminals of the control circuits 7a, 7b, 7c.

近似車体速度発生器4a,4b,4cは車輪速
度演算器2a,2b,2cの出力を受けて、車輪
の減速度が所定の減速度基準値(本実施例では−
1.5g、勿論これには限定されない)に達しず減
速度信号−bが未だ発生しないときには車輪速度
演算器2a,2b,2cの出力をそのまゝ発生
し、減速度信号−bが発生すると、それ以後は予
め設定された所定の勾配で直線的に低下する速度
信号を発生し、この速度信号より車輪速度演算器
2a,2b,2cの出力が高くなつたときには、
その出力をそのまゝ発生する働らきをする。
Approximate vehicle speed generators 4a, 4b, 4c receive the outputs of wheel speed calculators 2a, 2b, 2c, and determine the deceleration of the wheels at a predetermined deceleration reference value (in this embodiment -
1.5g (of course not limited to this) and the deceleration signal -b is not generated yet, the outputs of the wheel speed calculators 2a, 2b, 2c are generated as they are, and when the deceleration signal -b is generated, After that, a speed signal that linearly decreases at a predetermined slope is generated, and when the outputs of the wheel speed calculators 2a, 2b, 2c become higher than this speed signal,
It functions to generate that output as it is.

以上のような近似車体速度発生器4a,4b,
4cの出力はそれぞれ選択回路5に供給され、
こゝでこれらの出力の内最も高い出力、すなわち
近似車体速度が選択される。選択回路5のこのよ
うな選択出力はスリツプ演算比較器6a,6b,
6cに、上述の車輪速度演算器2a,2b,2c
の出力と演算・比較するために供給される。スリ
ツプ演算比較器6a,6b,6cにおいては、そ
れぞれ2つの基準率が設定されており、これらは
スリツプ率制御用オアゲート10の出力信号によ
つて切り換えられる。2つの基準率は例えば15%
と10%であり、近似車体速度に対する車輪速度の
百分率を100から引いた値(スリツプ率)と比較
され、このスリツプ率が基準率より大きい場合
に、スリツプ演算比較器6a,6b,6cはスリ
ツプ信号を発生する。このような基準率がオアゲ
ート10の出力信号によつて切り換えられ、オア
ゲート10の出力信号が“1”であるときは大き
い方の15%が選択され、“0”であるときは小さ
い方の10%が選択される。スリツプ演算比較器6
a,6b,6cの出力はそれぞれ制御回路7a,
7b,7cの第3入力端子に供給される。
Approximate vehicle speed generators 4a, 4b,
The outputs of 4c are each supplied to the selection circuit 5,
Here, the highest of these outputs, ie, the approximate vehicle speed, is selected. Such selection outputs of the selection circuit 5 are sent to slip calculation comparators 6a, 6b,
6c, the above-mentioned wheel speed calculators 2a, 2b, 2c
Supplied for calculation and comparison with the output of Two reference rates are set in each of the slip calculation comparators 6a, 6b, and 6c, and these are switched by the output signal of the OR gate 10 for controlling the slip rate. For example, the two base rates are 15%
is 10%, and is compared with the value obtained by subtracting the percentage of the wheel speed relative to the approximate vehicle body speed from 100 (slip rate). If this slip rate is greater than the reference rate, the slip calculation comparators 6a, 6b, and 6c determine the slip rate. Generate a signal. These standard rates are switched by the output signal of the OR gate 10, and when the output signal of the OR gate 10 is "1", the larger 15% is selected, and when it is "0", the smaller 10% is selected. % is selected. Slip calculation comparator 6
The outputs of a, 6b, and 6c are controlled by control circuits 7a and 7a, respectively.
It is supplied to the third input terminals of 7b and 7c.

次に、制御回路7a,7b,7cの詳細につ
き、第2図を参照して説明する。これらは全く同
一の構成であるので、制御回路7aについてのみ
説明する。
Next, details of the control circuits 7a, 7b, and 7c will be explained with reference to FIG. Since these circuits have exactly the same configuration, only the control circuit 7a will be explained.

上述したが減速度演算比較器3aからの減速度
信号−bはアンドゲート72及びオフ遅延タイマ
ー72に供給され、このオフ遅延タイマ77は供
給弁制御用オアゲート79の第1入力端子に接続
される。また加減速度演算比較器3aからの加速
度信号+bはブレーキ上昇パルス発生器70、ア
ンドゲート78の論理否定の入力端子(〇印で示
す。以下同様)及びオアゲート79の第3入力端
子に供給される。ブレーキ上昇パルス発生器70
はオフ遅延タイマ73、パルス発生器74、及び
アンドゲート75,76から成つており、加速度
信号+bが消滅後、オフ遅延タイマ73によつて
設定される所定時間、ブレーキ圧力を階段的に上
昇させるためのパルス信号を発生する。このよう
なパルス信号はオアゲート79の第2入力端子に
供給される。
As mentioned above, the deceleration signal -b from the deceleration calculation comparator 3a is supplied to the AND gate 72 and the off-delay timer 72, and the off-delay timer 77 is connected to the first input terminal of the OR gate 79 for controlling the supply valve. . Further, the acceleration signal +b from the acceleration/deceleration calculation comparator 3a is supplied to the brake rise pulse generator 70, the logical NOT input terminal of the AND gate 78 (indicated by a circle, and the same applies hereinafter), and the third input terminal of the OR gate 79. . Brake lift pulse generator 70
is composed of an off-delay timer 73, a pulse generator 74, and AND gates 75 and 76, and increases the brake pressure stepwise for a predetermined time set by the off-delay timer 73 after the acceleration signal +b disappears. Generates a pulse signal for Such a pulse signal is supplied to the second input terminal of OR gate 79.

スリツプ演算比較器6aからのスリツプ信号λ
はオフ遅延タイマ71及び上述のアンドゲート7
8に供給され、オフ遅延タイマ71の出力は上述
のアンドゲート72の他入力端子に供給される。
アンドゲート72,78の出力は供給弁・排出弁
制御用オアゲート80に供給される。オフ遅延タ
イマ71の設定時間は十分長く、通常の制御にお
いてはブレーキ作動後最初のスリツプ信号λが消
滅後、次のスリツプ信号λが発生するまでの時間
より長くオン状態を保持するように構成されてお
り、このようなオフ遅延タイマ71とアンドゲー
ト72とによつて、ブレーキ作動後、最初のブレ
ーキ弛め信号はスリツプ信号λにより発生し、そ
の後はスリツプ信号λ及び減速度信号−bのいづ
れが発生してもブレーキ弛め信号を発生するため
の判断回路を構成している。このような判断回路
が設けられるのは、減速度信号−bは、ブレーキ
作動後の車輪の過渡的運動において路面の凹凸な
どにより容易に、ノイズとして生じ、ブレーキが
未だ十分にかけられていないのにブレーキを弛め
てしまう危険性を避け、ブレーキが十分かけられ
て始めて生ずるスリツプ信号によつて最初のブレ
ーキ弛め信号を発生させるためである。
Slip signal λ from slip calculation comparator 6a
is the off-delay timer 71 and the AND gate 7 described above.
8, and the output of the off-delay timer 71 is supplied to the other input terminal of the AND gate 72 mentioned above.
The outputs of the AND gates 72 and 78 are supplied to an OR gate 80 for controlling supply and discharge valves. The setting time of the off delay timer 71 is sufficiently long, and in normal control, the off delay timer 71 is configured to remain on longer than the time from when the first slip signal λ disappears after the brake is applied until the next slip signal λ is generated. By using the off delay timer 71 and the AND gate 72, after the brake is applied, the first brake release signal is generated by the slip signal λ, and thereafter either the slip signal λ or the deceleration signal -b is generated. This circuit constitutes a judgment circuit that generates a brake release signal even if this occurs. Such a judgment circuit is provided because the deceleration signal -b is easily generated as noise due to unevenness of the road surface during the transient movement of the wheels after the brake is applied, and even when the brake is not sufficiently applied. This is to avoid the risk of releasing the brake, and to generate the first brake release signal using a slip signal that is generated only after the brake is sufficiently applied.

オアゲート79,80の出力信号SHa,SHb,
SHc及びSRa,SRb,SRcは、第1図に示すよう
に増巾器11a,11b,11c及び12a,1
2b,12cに供給され、増巾器11a,11
b,11c及び12a,12b,12cの出力は
それぞれ供給弁のソレノイド13a,13b,1
3c及び排出弁のソレノイド14a,14b,1
4cに供給される。供給弁及び排出弁は図示せず
とも公知の構造を有し、それぞれのソレノイド1
3a,13b,13c及び14a,14b,14
cが励磁されないとき、すなわちオアゲート7
9,80の出力信号が“0”のときには、マスタ
シリンダの作動と共に、車輪のホイールシリンダ
へのブレーキ圧力を上昇させ、供給弁のソレノイ
ド13a,13b,13cが励磁され、排出弁の
ソレノイド14a,14b,14cが励磁されな
いとき、すなわちオアゲート79の出力信号が
“1”で、オアゲート80の出力信号が“0”の
ときには、車輪のホイールシリンダへのブレーキ
圧力を一定に保持させ、供給弁及び排出弁のソレ
ノイド13a,13b,13c及び14a,14
b,14cが共に励磁されるとき、すなわちオア
ゲート79,80の出力信号が“1”のときに
は、車輪のホイールシリンダへのブレーキ圧力を
低下させる。
Output signals of OR gates 79, 80 SHa, SHb,
SHc, SRa, SRb, SRc are amplifiers 11a, 11b, 11c and 12a, 1 as shown in FIG.
2b, 12c, and amplifiers 11a, 11
The outputs of b, 11c and 12a, 12b, 12c are supplied by solenoids 13a, 13b, 1 of the supply valve, respectively.
3c and discharge valve solenoids 14a, 14b, 1
4c. The supply valve and the discharge valve have a known structure even if not shown, and each solenoid 1
3a, 13b, 13c and 14a, 14b, 14
When c is not excited, that is, OR gate 7
When the output signals of 9 and 80 are "0", the master cylinder is operated and the brake pressure to the wheel cylinder of the wheel is increased, the supply valve solenoids 13a, 13b, 13c are energized, and the discharge valve solenoids 14a, 13c are energized. 14b and 14c are not excited, that is, when the output signal of the OR gate 79 is "1" and the output signal of the OR gate 80 is "0", the brake pressure to the wheel cylinder of the wheel is held constant, and the supply valve and discharge valve are Valve solenoids 13a, 13b, 13c and 14a, 14
When b and 14c are both excited, that is, when the output signals of the OR gates 79 and 80 are "1", the brake pressure to the wheel cylinder of the wheel is reduced.

オアゲート80の出力は更に、それぞれオフ遅
延タイマによつて構成される判別器8a,8b,
8cに接続され、これら判別器8a,8b,8c
の出力端子はそれぞれノツトゲート9a,9b,
9cに接続される。ノツトゲート9a,9b,9
cの出力端子は上述のスリツプ率制御用オアゲー
ト10に接続され、このオアゲート10の出力端
子が上述のスリツプ演算比較器6a,6b,6c
に接続される。判別器すなわちオフ遅延タイマ8
a,8b,8cの遅延時間は十分に長く設定され
ており、一たんオンとなるとアンチスキツド制御
中はオンを保持する。
The output of the OR gate 80 is further divided into discriminators 8a, 8b, each configured with an off-delay timer,
8c, these discriminators 8a, 8b, 8c
The output terminals of are not gates 9a, 9b, respectively.
Connected to 9c. Knot gate 9a, 9b, 9
The output terminal of c is connected to the above-mentioned slip rate control OR gate 10, and the output terminal of this OR gate 10 is connected to the above-mentioned slip calculation comparators 6a, 6b, 6c.
connected to. Discriminator or off delay timer 8
The delay times of a, 8b, and 8c are set to be sufficiently long, and once turned on, they remain on during anti-skid control.

本発明の実施例によるアンチスキツド制御回路
は以上のように構成されるのであるが、次にこの
回路の作用につき説明する。
The anti-skid control circuit according to the embodiment of the present invention is constructed as described above.Next, the operation of this circuit will be explained.

図示せずとも、自動車走行中においてブレーキ
ペダルを踏みマスタシリンダを作動させると、両
前輪及び後輪のブレーキ機構やそれらが接する道
路条件やタイヤと路面との間の摩擦係数の相異に
より、車輪速度演算器2a,2b,2cの出力
Va,Vb,Vcは第3図Aに示すようにそれぞれ時
間と共に変化するものとする。これらと共に選択
回路5からは一点鎖線Eで示すような近似車体速
度信号が発生する。二点鎖線Tは真の車体速度を
示す。近似車体速度信号Eは上述したように近似
車体速度発生器4a,4b,4cの出力のうち最
大の出力であるが、直線的に発生させた速度信号
より車輪速度演算器2a,2b,2cの出力信号
の方が大きい場合には、この出力信号がそのまゝ
近似車体速度発生器4a,4b,4cから発生さ
せられるので、第3図Aに示すように近似車体速
度信号Eはある期間においては直線的に変化せ
ず、車輪速度演算器2a,2b,2cの出力信号
Va,Vb,Vcと一致している。
Although not shown in the diagram, when the brake pedal is pressed and the master cylinder is activated while the car is running, the brake mechanisms of both front and rear wheels, the road conditions in which they come into contact, and the differences in the coefficient of friction between the tires and the road surface cause the wheels to move. Outputs of speed calculators 2a, 2b, 2c
It is assumed that Va, Vb, and Vc each change over time as shown in FIG. 3A. Along with these, the selection circuit 5 generates an approximate vehicle speed signal as shown by the dashed line E. The two-dot chain line T indicates the true vehicle speed. As mentioned above, the approximate vehicle speed signal E is the maximum output among the outputs of the approximate vehicle speed generators 4a, 4b, and 4c, but the speed signals generated linearly are If the output signal is larger, this output signal is directly generated from the approximate vehicle speed generators 4a, 4b, 4c, so that the approximate vehicle speed signal E becomes smaller in a certain period of time as shown in FIG. 3A. does not change linearly, and the output signals of the wheel speed calculators 2a, 2b, 2c
It matches Va, Vb, and Vc.

ブレーキ作動直後においては、すなわち第3図
において時間t1前においては、いづれの車輪にも
未だ十分なブレーキがかけられず加減速度演算器
3a,3b,3cから減速度信号−bも、スリツ
プ演算比較器6a,6b,6cからスリツプ信号
λも発生せず、従つてオアゲート79,80の出
力信号は“0”であり、供給弁及び排出弁のソレ
ノイド13a,13b,13c及び14a,14
b,14cは励磁されず、車輪のホイールシリン
ダへのブレーキ圧力は上昇して行く。
Immediately after the brake is applied, that is, before time t1 in FIG. 3, sufficient braking is not yet applied to any of the wheels, and the deceleration signal -b from the acceleration/deceleration calculators 3a, 3b, and 3c is also a slip calculation comparison. The slip signals λ are not generated from the devices 6a, 6b, 6c, so the output signals of the OR gates 79, 80 are "0", and the solenoids 13a, 13b, 13c and 14a, 14 of the supply valve and discharge valve
b and 14c are not excited, and the brake pressure to the wheel cylinder of the wheel increases.

やがて時間t1になると、右側前輪の近似車体速
度Eに対するスリツプ率が15%を越えるので、第
3図Bに示すようにスリツプ演算比較器6aから
スリツプ信号λが発生し、これが出力信号SRaと
して制御回路7aから得られる。すなわち、第2
図に示すようにスリツプ信号λはオフ遅延タイマ
71及びアンドゲート78に供給され、オアゲー
ト80の出力SRaとなり、これはオアゲート79
の第4入力端子にも供給される。この結果、オア
ゲート79からも出力信号SHaが得られ、供給弁
及び排出弁のソレノイド13a及び14aが励磁
され、右側前輪のホイールシリンダへのブレーキ
圧力は上昇から低下に切り換えられる。
Eventually, at time t1 , the slip rate of the right front wheel with respect to the approximate vehicle speed E exceeds 15%, so a slip signal λ is generated from the slip calculation comparator 6a as shown in FIG. 3B, and this is output as the output signal SRa. It is obtained from the control circuit 7a. That is, the second
As shown in the figure, the slip signal λ is supplied to the off-delay timer 71 and the AND gate 78, and becomes the output SRa of the OR gate 80, which is the output of the OR gate 79.
It is also supplied to the fourth input terminal of. As a result, the output signal SHa is also obtained from the OR gate 79, the solenoids 13a and 14a of the supply valve and discharge valve are energized, and the brake pressure applied to the wheel cylinder of the right front wheel is switched from increasing to decreasing.

他方、オアゲート80の出力信号SRaは第1図
に示すようにオフ遅延タイマ8aに供給されるの
で、このタイマ8aの出力は“1”となり、従つ
てノツトゲート9aの出力Oaは第3図Cに示す
ように“0”となるが、未だスリツプ演算比較器
6b,6cからはスリツプ信号λが、従つてオア
ゲート30の出力SRb,SRcが発生していないの
で、ノツトゲート9b,9cの出力Ob,Ocは
“1”のまゝである。従つてスリツプ率制御用オ
アゲート10の出力は“1”であつて各スリツプ
演算比較器6a,6b,6cの設定スリツプ率は
大きい方の15%のまゝである。なお、上述したよ
うに判別器としての各オフ遅延タイマ8a,8
b,8cの設定遅延時間は十分長くとつてあり、
一たんその出力が“1”になると、通常のアンチ
スキツド制御においては、その制御中“1”の
まゝ保持される。
On the other hand, the output signal SRa of the OR gate 80 is supplied to the OFF delay timer 8a as shown in FIG. As shown, the output becomes "0", but since the slip signal λ has not yet been generated from the slip calculation comparators 6b and 6c, and therefore the outputs SRb and SRc of the OR gate 30 have not yet been generated, the outputs Ob and Oc of the NOT gates 9b and 9c have not yet been generated. remains “1”. Therefore, the output of the slip rate control OR gate 10 is "1", and the set slip rate of each slip calculation comparator 6a, 6b, 6c remains at the larger 15%. In addition, as mentioned above, each off-delay timer 8a, 8 as a discriminator
The set delay times of b and 8c are sufficiently long,
Once the output becomes "1", it remains at "1" during the normal anti-skid control.

やがて、時間t2になると左側前輪の車輪速度
Vbも近似車体速度Eに対してスリツプ率15%を
越えるので、制御回路7bから第3図Bに示すよ
うな出力信号SRbが発生すると共に供給弁制御用
の信号SHbも発生するので、左側前輪のホイール
シリンダに対するブレーキ圧力は上昇から低下に
切り換えられる。他方、出力信号SRbはオフ遅延
タイマ8bにも供給されるので、ノツトゲート9
bの出力Obは第3図Cに示すように“0”とな
るが、未だスリツプ演算比較器6cからスリツプ
信号λが発生せず、ノツトゲート9cの出力Oc
は“1”のまゝであるので、スリツプ率制御用オ
アゲート10の出力は“1”のまゝであり、各ス
リツプ演算比較器6a,6b,6cの設定スリツ
プ率は大きい方の15%のまゝである。
Eventually, at time t 2 , the wheel speed of the left front wheel becomes
Since Vb also exceeds a slip rate of 15% with respect to the approximate vehicle speed E, an output signal SRb as shown in FIG. 3B is generated from the control circuit 7b, and a signal SHb for controlling the supply valve is also generated. The brake pressure on the wheel cylinders is switched from increasing to decreasing. On the other hand, since the output signal SRb is also supplied to the off delay timer 8b, the not gate 9
The output Ob of the not gate 9c becomes "0" as shown in FIG.
remains at "1", the output of the slip rate control OR gate 10 remains at "1", and the set slip rate of each slip calculation comparator 6a, 6b, 6c is set to the larger 15%. Yes, it is.

やがて、車輪速度Vaが回復し、その加速度が
時間t3において所定の基準値、例えば0.5gを越
えると加減速度演算比較器3aから加速度信号+
bが発生し、これがアンドゲート78の論理否定
の入力端子に加えられるので、オアゲート80の
出力SRaは第3図Bに示すように時間t3で“0”
となる。他方、加速度信号+bはオアゲート79
の第3入力端子に加えられているので、オアゲー
ト79の出力SHaは依然として“1”である。従
つて出力SHa及びSRaによつて制御される右側車
輪のホイールシリンダに対するブレーキ圧力は低
下から一定保持に切り換えられる。なお、出力
SRaが“0”になつても、オフ遅延タイマ8aの
出力は依然として“1”であるので、ノツトゲー
ト9aの出力Oaは“0”のまゝである。
Eventually, when the wheel speed Va recovers and its acceleration exceeds a predetermined reference value, for example 0.5g, at time t3 , the acceleration/deceleration calculation comparator 3a outputs an acceleration signal +
b is generated and applied to the logical NOT input terminal of the AND gate 78, so the output SRa of the OR gate 80 becomes "0" at time t3 as shown in FIG. 3B.
becomes. On the other hand, the acceleration signal +b is the OR gate 79
Since the output SHa of the OR gate 79 is still "1". Therefore, the brake pressure for the wheel cylinder of the right wheel, which is controlled by the outputs SHa and SRa, is switched from being lowered to being kept constant. In addition, the output
Even if SRa becomes "0", the output of the off-delay timer 8a is still "1", so the output Oa of the not gate 9a remains "0".

次いで時間t4になり、もつともブレーキのかゝ
りにくかつた両後輪の車輪速度Vcが近似車体速
度Eに対してスリツプ率15%を越えると、制御回
路7cから第3図Bに示すような出力信号SRcが
発生し、これと共に供給弁制御用の信号SHcが発
生するので、両後輪のホイールシリンダへのブレ
ーキ圧力は上昇から低下に切り換えられる。他
方、出力信号SRcはオフ遅延タイマ8cにも供給
されるので、ノツトゲート9cの出力Ocは第3
図Cに示すように“0”となり、今やスリツプ率
制御用オアゲート10のすべての入力端子に対す
る入力が“0”となり、オアゲート10の出力
Scは第3図Dに示すように“0”となり、各ス
リツプ演算比較器7a,7b,7cの設定スリツ
プ率は小さい方の10%に切り換えられる。各オフ
遅延タイマ8a,8b,8cの遅延時間は上述し
たように十分長く設定されているので、以後信号
SRa,SRb,SRcのいずれか、もしくはすべてが
消滅しても、オアゲート10の出力は“0”の
まゝ保持され、以後各スリツプ演算比較器6a,
6b,6cの設定スリツプ率は小さい方の10%の
まゝである。
Next, at time t4 , when the wheel speeds Vc of both rear wheels, which have been difficult to brake, exceed a slip rate of 15% relative to the approximate vehicle speed E, the control circuit 7c outputs a signal as shown in FIG. 3B. Since an output signal SRc is generated and a signal SHc for controlling the supply valve is also generated, the brake pressure applied to the wheel cylinders of both rear wheels is switched from increasing to decreasing. On the other hand, since the output signal SRc is also supplied to the off-delay timer 8c, the output Oc of the not gate 9c is
As shown in FIG.
Sc becomes "0" as shown in FIG. 3D, and the set slip rate of each slip calculation comparator 7a, 7b, 7c is switched to the smaller 10%. Since the delay time of each off-delay timer 8a, 8b, 8c is set to be long enough as described above, the signal
Even if any or all of SRa, SRb, and SRc disappear, the output of the OR gate 10 remains "0", and thereafter each slip calculation comparator 6a,
The set slip rates for 6b and 6c remain at the smaller 10%.

すなわち、第3図で図示した実施例では、ブレ
ーキ圧力の低下と共にやがて各車輪の車輪速度
Va,Vb,Vcが回復し、それぞれ時間t3,t5及びt6
で出力信号SRa,SRb,SRcが再び“0”となる
が、オフ遅延タイマ8a,8b,8cの十分長い
遅延時間により、オアゲート10の出力Scの
“0”はその後も保持される。なお図示した実施
例では各スリツプ演算比較器6a,6b,6cの
スリツプ率が小さい方の10%に切り換えられた後
に、比較器6b,6cからのスリツプ信号λは消
滅している。
That is, in the embodiment illustrated in FIG. 3, as the brake pressure decreases, the wheel speed of each wheel gradually decreases.
Va, Vb, Vc recover at times t 3 , t 5 and t 6 respectively
At this time, the output signals SRa, SRb, and SRc become "0" again, but the output Sc of the OR gate 10 is kept at "0" even after that due to the sufficiently long delay time of the off-delay timers 8a, 8b, and 8c. In the illustrated embodiment, after the slip ratio of each slip calculation comparator 6a, 6b, 6c is switched to the smaller 10%, the slip signal λ from the comparators 6b, 6c disappears.

ブレーキ作動後、最初のスリツプ信号λが発生
した後、減速度信号−bが発生した場合には、ア
ンドゲート72の一方の入力端子にはオフ遅延タ
イマ71の出力“1”が供給されているので、各
制御回路7a,7b,7cにおいて出力信号
SHa,SHb,SHc及びSRa,SRb,SRcは“1”
となり、各車輪のホイールシリンダへのブレーキ
圧力は低下させられる。また、最初のスリツプ信
号λが発生する前に減速度信号−bが発生した場
合には、これはオフ遅延タイマ77を介してオア
ゲート79に供給されるので、この減速度信号−
bを受けた制御回路7a,7bまたは7cの出力
信号SHa,SHb又はSHcは“1”となり、供給弁
のソレノイド13a,13b又は13cのみが励
磁される結果、対応する車輪のホイールシリンダ
へのブレーキ圧力は一定に保持される。減速度信
号−bはオフ遅延タイマ77を介してオアゲート
79に供給されているのは、減速度信号−bが消
滅後、直ちにブレーキ圧力を上昇させるのではな
く、ある時間ブレーキ圧力を一定に保持して車輪
がロツクへと進むことを未然に防ぐためである。
従つて、オフ遅延タイマ77の遅延時間はこのよ
うな事を考慮して定められている。
When the deceleration signal -b is generated after the first slip signal λ is generated after the brake is applied, the output “1” of the off-delay timer 71 is supplied to one input terminal of the AND gate 72. Therefore, the output signal in each control circuit 7a, 7b, 7c
SHa, SHb, SHc and SRa, SRb, SRc are “1”
Therefore, the brake pressure to the wheel cylinder of each wheel is reduced. Furthermore, if the deceleration signal -b is generated before the first slip signal λ is generated, this deceleration signal -b is supplied to the OR gate 79 via the off delay timer 77.
The output signal SHa, SHb, or SHc of the control circuit 7a, 7b, or 7c that receives b becomes "1", and only the solenoid 13a, 13b, or 13c of the supply valve is energized, and as a result, the brake is applied to the wheel cylinder of the corresponding wheel. Pressure is held constant. The reason why the deceleration signal -b is supplied to the OR gate 79 via the off-delay timer 77 is that after the deceleration signal -b disappears, the brake pressure is not immediately increased, but the brake pressure is held constant for a certain period of time. This is to prevent the wheels from moving into lock.
Therefore, the delay time of the off-delay timer 77 is determined taking such things into consideration.

右側の車輪についてはすでに述べたように、車
輪のホイールシリンダへのブレーキ圧力が低下さ
せられ、車輪速度が上昇してその加速度が基準値
を越えると加速度信号+bが発生する。なお、こ
の時点t5,t6で出力SRb,SRcは第3図Bに示す
ように“0”となる。加速度信号+bは制御回路
7a,7b又は7cにおけるオアゲート79に供
給されるので、供給弁のソレノイド13a,13
b又は13cが励磁される結果、ブレーキ圧力は
一定に保持される。そして、この車輪の加速度が
基準値以下になり、加速度信号+bが消滅する
と、オフ遅延タイマ73、パルス発生器74、及
びアンドゲート75,76によつて構成されるブ
レー上昇パルス発生器70により、ブレーキ圧を
階段的に上昇させるためのパルスが制御回路7
a,7b又は7cからの出力信号SHa,SHb又は
SHcとして発生する。
For the right-hand wheel, as already mentioned, the brake pressure on the wheel cylinder of the wheel is reduced and the wheel speed increases so that its acceleration exceeds the reference value, and an acceleration signal +b is generated. Incidentally, at the time points t5 and t6 , the outputs SRb and SRc become "0" as shown in FIG. 3B. Since the acceleration signal +b is supplied to the OR gate 79 in the control circuit 7a, 7b or 7c, the solenoid 13a, 13 of the supply valve
As a result of energizing b or 13c, the brake pressure is held constant. Then, when the acceleration of this wheel becomes less than the reference value and the acceleration signal +b disappears, the brake raising pulse generator 70 composed of the off delay timer 73, the pulse generator 74, and the AND gates 75 and 76 The control circuit 7 generates pulses for increasing the brake pressure stepwise.
Output signal SHa, SHb or from a, 7b or 7c
Occurs as SHc.

すなわち、加速度信号+bが消滅してもオフ遅
延タイマ73に設定される所定時間、このタイマ
73の出力は“1”であり、加速度信号+bはア
ンドゲート75の論理否定の入力端子に加えられ
ていたので、アンドゲート75の出力は“1”と
なり、これはもう一方のアンドゲート76の入力
端子に加えられると共に、パルス発生器74のパ
ルスがアンドゲート76のもう一方の入力端子に
加えられるので、アンドゲート76からはパルス
発生器74のパルスに同期したパルスが得られ、
これがオアゲート79を通つて制御信号SHa,
SHb又はSHcとして供給弁のソレノイド13a,
13b又は13cに供給される結果、このソレノ
イドは断続的に励磁され、車輪のホイールシリン
ダへのブレーキ圧力は階段的に上昇させられる。
そして、やがて減速度信号−b又はスリツプ信号
λが発生すると(オフ遅延タイマ73の設定遅延
時間は十分に長く、未だその出力は“1”であ
る)、制御信号SHa,SHb又はSHcは断続的から
連続的に“1”となり、供給弁・排出弁制御用信
号SRa,SRb又はSRcも“1”となる結果、車輪
のホイールシリンダへのブレーキ圧力は低下させ
られる。以下、加速度信号+b、減速度信号−b
及びスリツプ信号λの発生に応じてブレーキ圧一
定保持、ブレーキ圧階段的上昇、ブレーキ圧低下
の操作がくり返され、やがて自動車に所望の走行
速度が得られるとアンチスキツド制御は終了す
る。
That is, even if the acceleration signal +b disappears, the output of the timer 73 is "1" for the predetermined time set in the off-delay timer 73, and the acceleration signal +b is not applied to the logic NOT input terminal of the AND gate 75. Therefore, the output of the AND gate 75 becomes "1", which is applied to the input terminal of the other AND gate 76, and the pulse of the pulse generator 74 is applied to the other input terminal of the AND gate 76. , a pulse synchronized with the pulse of the pulse generator 74 is obtained from the AND gate 76,
This passes through the OR gate 79 and the control signal SHa,
Solenoid 13a of the supply valve as SHb or SHc,
As a result of being supplied to 13b or 13c, this solenoid is energized intermittently and the brake pressure to the wheel cylinder of the wheel is increased stepwise.
Then, when the deceleration signal -b or the slip signal λ is generated (the set delay time of the off-delay timer 73 is sufficiently long and its output is still "1"), the control signal SHa, SHb or SHc is intermittently As a result, the brake pressure applied to the wheel cylinder of the wheel is reduced. Below, acceleration signal +b, deceleration signal -b
In response to the generation of the slip signal λ, the operations of holding the brake pressure constant, increasing the brake pressure stepwise, and decreasing the brake pressure are repeated, and when the desired running speed of the vehicle is eventually achieved, the anti-skid control ends.

本発明の実施例によるアンチスキツド制御回路
は以上のように作用するのであるが、ブレーキ作
動直後はスリツプ演算比較器6a,6b,6cの
設定スリツプ率は大きい方の15%であるので、選
択回路5の出力、すなわちブレーキ力の最も小さ
い車輪の速度(図示した実施例ではVc)に基づ
いて形成される近似車体速度発生器4cの出力に
対していづれの車輪にも適正なスリツプ信号、す
なわちブレーキ弛め信号が得られる。そして、い
づれの車輪にも十分なブレーキ力が作用する、す
なわちいづれの車輪もスリツプが十分に進行した
時点で(図示した実施例では時間t4)でスリツプ
演算比較器6a,6b,6cの設定スリツプ率を
小さい方の10%に切り換えるようにしているの
で、ブレーキ作動後常に適正なブレーキ弛め信号
が得られることになる。
The anti-skid control circuit according to the embodiment of the present invention operates as described above. Immediately after the brake is applied, the slip calculation comparators 6a, 6b, and 6c are set at the larger slip rate of 15%, so the selection circuit 5 An appropriate slip signal, that is, brake relaxation, is generated for each wheel with respect to the output of the approximate vehicle body speed generator 4c, which is formed based on the output of the wheel with the smallest braking force (Vc in the illustrated embodiment). signal is obtained. Then, when sufficient braking force is applied to all wheels, that is, when slip has sufficiently progressed on all wheels (time t 4 in the illustrated embodiment), the settings of slip calculation comparators 6a, 6b, and 6c are adjusted. Since the slip rate is switched to the smaller 10%, an appropriate brake release signal will always be obtained after the brake is applied.

いづれの車輪にもブレーキ作動後、同一のブレ
ーキ力が作用すると、殆んど同時にスリツプ演算
比較器6a,6b,6cからスリツプ信号λが得
られ、オアゲート10の出力Scが“0”になつ
て設定スリツプ率は小さい方の10%に切り換えら
れる。
When the same braking force is applied to all wheels after the brake is activated, slip signals λ are obtained from the slip calculation comparators 6a, 6b, and 6c almost simultaneously, and the output Sc of the OR gate 10 becomes "0". The set slip rate can be switched to the smaller 10%.

以上のようにしてブレーキ作動直後で、いづれ
の車輪にも十分なブレーキがかけられていず、近
似車体速度Eが真の車体速度Tにほゞ等しいとき
には、大きなスリツプ率でスリツプ信号を発生さ
せ、またはいづれかの車輪に十分なブレーキがか
けられていないときにも大きなスリツプ率でスリ
ツプ信号を発生させるようにし、いづれの車輪に
も十分なブレーキ力が作用して近似車体速度Eが
真の車体速度Tよりかなり小さくなつた時点以降
は小さなスリツプ率でスリツプ信号を発生するよ
うにしているので、いかなる場合にも各車輪は常
に最適のスリツプ率にあるように制御され、従来
よりブレーキ距離は一段と短縮される。
As described above, immediately after the brake is applied, when no sufficient brake is applied to any wheel and the approximate vehicle speed E is approximately equal to the true vehicle speed T, a slip signal is generated with a large slip rate, Alternatively, a slip signal can be generated with a large slip ratio even when sufficient braking is not applied to any wheel, so that sufficient braking force is applied to all wheels and the approximate vehicle speed E becomes the true vehicle speed. Since the slip signal is generated at a small slip rate after the point when the slip rate becomes considerably smaller than T, each wheel is controlled to always have the optimum slip rate in any case, and the braking distance is further shortened than before. be done.

以上本発明の実施例について説明したが、本発
明は、勿論、この実施例に限定されることなく本
発明の技術的思想に基づいて種々の変形が可能で
ある。
Although the embodiments of the present invention have been described above, the present invention is of course not limited to these embodiments and can be modified in various ways based on the technical idea of the present invention.

例えば以上の実施例ではブレーキ作動後最初の
ブレーキ弛め信号をスリツプ信号によつて発生さ
せるように構成されているが、これに代えて第4
図に示すような構成としてもよい。すなわちスリ
ツプ演算比較器6a,6b,6cの出力端子をオ
アゲート90に接続し、このオアゲート90の出
力端子を上述の実施例におけるオフ遅延タイマ7
1に対応する共通のオフ遅延タイマ71に接続
し、このオフ遅延タイマ71の出力端子を各制御
回路7a,7b,7cにおけるアンドゲート72
の一方の入力端子に接続する。このアンドゲート
72の出力を上述のSRa,SRb,SRcとするもの
である。従つて、実施例の制御回路7a,7b,
7cにおけるオフ遅延タイマ71、アンドゲート
78及びオアゲート80は省略される。
For example, in the above embodiment, the first brake release signal after the brake is applied is generated by the slip signal, but instead of this, the fourth brake release signal is generated by the slip signal.
A configuration as shown in the figure may be used. That is, the output terminals of the slip calculation comparators 6a, 6b, and 6c are connected to an OR gate 90, and the output terminal of this OR gate 90 is connected to the OFF delay timer 7 in the above embodiment.
1, and the output terminal of this off-delay timer 71 is connected to the AND gate 72 in each control circuit 7a, 7b, 7c.
Connect to one input terminal of the The outputs of this AND gate 72 are designated as the above-mentioned SRa, SRb, and SRc. Therefore, the control circuits 7a, 7b,
The off-delay timer 71, AND gate 78, and OR gate 80 in 7c are omitted.

第4図の構成においては、いづれかの車輪のス
リツプ率が進行してスリツプ信号λa,λb又は
λcがスリツプ演算比較器6a,6b又は6cか
ら発生すると、各制御回路7a,7b,7cにお
けるアンドゲート72は減速度信号−bに対して
導通の状態になり、いづれかの車輪の減速度が所
定の基準値を越えて減速度信号−bが発生する
と、これにより対応する車輪のホイールシリンダ
へのブレーキ圧力を低下させる信号がアンドゲー
ト72からSRa,SRb又はSRcとして得られる。
そしてすべての車輪の減速度が所定の基準値を越
えた時点で、スリツプ演算比較器6a,6b,6
cの設定スリツプ基準率は大きい値から小さい値
に切り換えられる。
In the configuration shown in FIG. 4, when the slip rate of any wheel progresses and a slip signal λa, λb or λc is generated from the slip calculation comparator 6a, 6b or 6c, the AND gate in each control circuit 7a, 7b, 7c is activated. 72 becomes conductive to the deceleration signal -b, and when the deceleration of any wheel exceeds a predetermined reference value and the deceleration signal -b is generated, this causes the brake to be applied to the wheel cylinder of the corresponding wheel. A signal to reduce the pressure is obtained from the AND gate 72 as SRa, SRb or SRc.
When the deceleration of all wheels exceeds a predetermined reference value, slip calculation comparators 6a, 6b, 6
The set slip reference rate of c is switched from a large value to a small value.

第4図の構成では、ブレーキ作動後、最初のス
リツプ信号がいづれかの車輪に対して発生しない
限り、減速度信号−bがすべての車輪に対して発
生してもスリツプ演算比較器6a,6b,6cの
設定スリツプ率は小さい方に切り換えられること
はなく、たとえブレーキ力が十分に作用せず、ノ
イズとしての減速度信号−bがすべての車輪から
発生したとしても、ブレーキ弛め信号が発生する
ことはない。すなわち、少くとも一つの車輪のス
リツプ率が設定基準率15%を越えない限り、ブレ
ーキ弛め信号は発生しないので、安定なアンチス
キツド制御が保証される。これは、少なくとも一
つの車輪のスリツプ率が15%を越えると、他の車
輪にもブレーキ作動後かなりのブレーキ力が作用
しているはずであるからである。
In the configuration shown in FIG. 4, as long as the first slip signal is not generated for any wheel after the brake is applied, even if the deceleration signal -b is generated for all wheels, the slip calculation comparators 6a, 6b, The set slip rate of 6c is not switched to a smaller value, and even if the brake force is not applied sufficiently and the deceleration signal -b as noise is generated from all wheels, a brake release signal is generated. Never. That is, unless the slip rate of at least one wheel exceeds the set standard rate of 15%, a brake release signal is not generated, so stable anti-skid control is guaranteed. This is because if the slip rate of at least one wheel exceeds 15%, a considerable amount of braking force must be applied to the other wheels after the brake is applied.

更に、第5図は以上の実施例の他変形例を示す
ものであるが、この構成においては制御回路7
a,7b,7cの出力信号SHa,SHb,SHc及び
SRa,SRb,SRcはオアゲート92a,92b,
92cに供給され、このオアゲート92a,92
b,92cの出力が上述のオフ遅延タイマ8a,
8b,8cに供給される。すなわち、上述の実施
例におけるオフ遅延タイマ8a,8b,8cと制
御回路7a,7b,7cにおけるオアゲート80
の出力端子との間にオアゲート92a,92b,
92cが更に接続され、このオアゲート92a,
92b,92cのもう一方の入力端子に制御回路
7a,7b,7cにおけるオアゲート79の出力
端子が接続される構成となつている。
Furthermore, although FIG. 5 shows a modification other than the above embodiment, in this configuration, the control circuit 7
a, 7b, 7c output signals SHa, SHb, SHc and
SRa, SRb, SRc are or gates 92a, 92b,
92c, and these or gates 92a, 92
The outputs of the off-delay timers 8a and 92c are
8b and 8c. That is, the OR gate 80 in the off delay timers 8a, 8b, 8c and the control circuits 7a, 7b, 7c in the above embodiment
OR gates 92a, 92b,
92c is further connected, and this OR gate 92a,
The output terminal of the OR gate 79 in the control circuits 7a, 7b, 7c is connected to the other input terminal of the control circuits 92b, 92c.

上述の実施例では、スリツプ演算比較器6a,
6b,6cの設定スリツプ率を切り換えるための
信号は、ブレーキ作動後の最初のスリツプ信号に
基づいて形成したが、第5図の例では、減速度信
号−bかスリツプ信号λかのうちいづれか先に発
生した信号に基づいて設定スリツプ率の切り換え
信号を得るようにしている。このような切り換え
信号によつても、上述の実施例の効果が得られる
ことは明らかである。
In the embodiment described above, the slip calculation comparators 6a,
The signals for switching the set slip rates of 6b and 6c are formed based on the first slip signal after the brake is applied, but in the example of Fig. 5, either the deceleration signal -b or the slip signal λ comes first. A switching signal for the set slip rate is obtained based on the signal generated during the slip rate. It is clear that even with such a switching signal, the effects of the above-described embodiment can be obtained.

また、以上の実施例では、スリツプ演算比較器
6a,6b,6cが選択回路5の出力と車輪速度
演算器2a,2b,2cの出力とをそれぞれ受け
て、スリツプ率を演算し、その値が所定の基準値
以上になるとスリツプ信号を発生するようにした
が、これに代えて、乗算器と比較器とを用いるよ
うにしてもよい。この場合には、乗算器の乗数が
大きい値と小さい値とに切り換えられるように
し、選択回路5の出力をこの乗算器に供給し、乗
算器の出力と車輪速度演算器2a,2b,2cの
出力とを比較器で比較し乗算器の出力の方が車輪
速度演算器2a,2b,2cの出力より大きい場
合に比較器からスリツプ信号を発生するようにす
る。例えば、上述の実施例に従えば、乗数は0.85
と0.90であつて、これらがオアゲート10の出力
によつて切り換えられることになる。
Further, in the above embodiment, the slip calculation comparators 6a, 6b, and 6c receive the output of the selection circuit 5 and the output of the wheel speed calculation units 2a, 2b, and 2c, respectively, and calculate the slip rate. Although the slip signal is generated when the value exceeds a predetermined reference value, a multiplier and a comparator may be used instead. In this case, the multiplier of the multiplier is switched between a large value and a small value, the output of the selection circuit 5 is supplied to this multiplier, and the output of the multiplier and the wheel speed calculators 2a, 2b, 2c are The output is compared with the output by a comparator, and when the output of the multiplier is larger than the output of the wheel speed calculators 2a, 2b, and 2c, a slip signal is generated from the comparator. For example, following the example above, the multiplier is 0.85
and 0.90, and these are switched by the output of the OR gate 10.

また、以上の実施例ではスリツプ演算比較器6
a,6b,6cでは2つの基準率15%と10%とが
設定されたが、これに代えて2つの基準値、例え
ば15Km/hと10Km/hとが設定されてもよい。この
場合には車輪速度演算器2a,2b,2cの出力
が選択回路5の出力より基準値以上低下するとス
リツプ演算比較器6a,6b,6cからスリツプ
信号が発生する。
In addition, in the above embodiment, the slip calculation comparator 6
In a, 6b, and 6c, two standard rates of 15% and 10% are set, but instead of this, two standard values, for example, 15 Km/h and 10 Km/h may be set. In this case, when the output of the wheel speed calculators 2a, 2b, 2c becomes lower than the output of the selection circuit 5 by more than a reference value, a slip signal is generated from the slip calculation comparators 6a, 6b, 6c.

また、以上の実施例では自動車に適用した場合
を説明したが、本発明は勿論、自動2輪車にも適
用可能であり、この場合には実施例の回路におい
て一系統の、例えば1c,2c,3c,4c,6
c,7c,8c,9c,11c,12c,13
c,14cによつて構成される制御系が省略され
得る。
Further, in the above embodiment, the case where it is applied to an automobile has been explained, but the present invention can of course be applied to a two-wheeled motor vehicle, and in this case, in the circuit of the embodiment, one system, for example, 1c, 2c ,3c,4c,6
c, 7c, 8c, 9c, 11c, 12c, 13
The control system configured by c and 14c can be omitted.

以上述べたように本発明のアンチスキツド制御
回路は全車輪に対し常に適正なブレーキ制御を行
うことができ、ブレーキ距離を従来より短縮する
ことができる。
As described above, the anti-skid control circuit of the present invention can always perform appropriate brake control on all wheels, and can shorten the braking distance compared to the conventional one.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例による自動車用のアン
チスキツド制御回路のブロツク図、第2図は同制
御回路における一部の詳細な回路図、第3図は同
制御回路の作用を説明するためグラフ、第4図は
実施例の第1変形例の一部を示すブロツク図、及
び第5図は実施例の第2変形例の一部を示すブロ
ツク図である。 なお、図において、1a,1b,1c……車輪
速度センサー、3a,3b,3c……加減速度演
算比較器、4a,4b,4c……近似車体速度発
生器、5……選択回路、6a,6b,6c……ス
リツプ演算比較器、7a,7b,7c……制御回
路、8a,8b,8c……判別器、9a,9b,
9c……ノツトゲート、10……オアゲート。
Fig. 1 is a block diagram of an anti-skid control circuit for an automobile according to an embodiment of the present invention, Fig. 2 is a detailed circuit diagram of a part of the control circuit, and Fig. 3 is a graph for explaining the operation of the control circuit. , FIG. 4 is a block diagram showing a part of a first modification of the embodiment, and FIG. 5 is a block diagram showing a part of a second modification of the embodiment. In the figure, 1a, 1b, 1c...wheel speed sensor, 3a, 3b, 3c...acceleration/deceleration calculation comparator, 4a, 4b, 4c...approximate vehicle body speed generator, 5...selection circuit, 6a, 6b, 6c...Slip operation comparator, 7a, 7b, 7c...Control circuit, 8a, 8b, 8c...Discriminator, 9a, 9b,
9c...Not Gate, 10...Or Gate.

Claims (1)

【特許請求の範囲】[Claims] 1 複数の車輪を有する車両の車輪または車輪群
毎に、車輪速度を検出する車輪速度センサー、該
車輪速度より求めた車輪の加減速度が所定の基準
値を越えると加速度信号または減速度信号を発生
する第1の比較器、前記車輪速度が車体速度を近
似する近似車体速度より所定の量以上小さくなる
とスリツプ信号を発生する第2の比較器、前記第
1および第2の比較器の出力信号を受け前記車輪
または車輪群のブレーキ力を制御する制御信号を
発生する制御回路をそれぞれ備え、前記近似車体
速度は各前記車輪速度センサーにより検出される
車輪速度に基づいて形成するようにしたアンチス
キツド制御回路において、前記第2の比較器は、
切換指令に応じて前記所定の量を小さい量に切換
可能にするとともに、前記制御回路の各々から制
御信号を受け全ての前記制御回路から制御信号が
発生したことを検知して前記切換指令を発する判
別器を設けたアンチスキツド制御回路。
1 A wheel speed sensor detects the wheel speed for each wheel or wheel group of a vehicle having multiple wheels, and generates an acceleration signal or deceleration signal when the acceleration/deceleration of the wheel determined from the wheel speed exceeds a predetermined reference value. a first comparator that generates a slip signal when the wheel speed becomes smaller than an approximate vehicle speed that approximates the vehicle body speed by a predetermined amount; a second comparator that generates a slip signal; an anti-skid control circuit, each comprising a control circuit that generates a control signal for controlling the braking force of the wheel or wheel group; and the approximate vehicle speed is formed based on the wheel speed detected by each of the wheel speed sensors. In the second comparator,
The predetermined amount can be switched to a smaller amount in response to a switching command, and the switching command is issued upon receiving a control signal from each of the control circuits and detecting that a control signal has been generated from all the control circuits. Anti-skid control circuit equipped with a discriminator.
JP10267880A 1980-04-07 1980-07-26 Anti-skid control circuit Granted JPS5730649A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10267880A JPS5730649A (en) 1980-07-26 1980-07-26 Anti-skid control circuit
GB8110315A GB2073347B (en) 1980-04-07 1981-04-02 Vehicle skid control arrangements
US06/250,877 US4420191A (en) 1980-04-07 1981-04-03 Skid control system
DE19813114026 DE3114026A1 (en) 1980-04-07 1981-04-07 ANTI-BLOCKING SYSTEM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10267880A JPS5730649A (en) 1980-07-26 1980-07-26 Anti-skid control circuit

Publications (2)

Publication Number Publication Date
JPS5730649A JPS5730649A (en) 1982-02-18
JPS6142661B2 true JPS6142661B2 (en) 1986-09-22

Family

ID=14333885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10267880A Granted JPS5730649A (en) 1980-04-07 1980-07-26 Anti-skid control circuit

Country Status (1)

Country Link
JP (1) JPS5730649A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0378097A (en) * 1989-08-10 1991-04-03 Symbol Technol Inc Pos system with stepless adjustable optical scanner
JPH03113457U (en) * 1990-03-05 1991-11-20

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0378097A (en) * 1989-08-10 1991-04-03 Symbol Technol Inc Pos system with stepless adjustable optical scanner
JPH03113457U (en) * 1990-03-05 1991-11-20

Also Published As

Publication number Publication date
JPS5730649A (en) 1982-02-18

Similar Documents

Publication Publication Date Title
US4320459A (en) Process and apparatus for controlling the braking pressure in anti-skid motor vehicle brake systems
JP2544911B2 (en) Anti-skid control method
JP2688948B2 (en) Vehicle anti-lock control method
JP2660851B2 (en) Vehicle anti-lock control method
JP2688909B2 (en) Anti-lock control method
US3802749A (en) Adaptive braking system control wheel selection by velocity comparison
US3926477A (en) Anti-locking vehicle brake system for individual wheel control
US3532392A (en) Anti-skid braking system
JP2837905B2 (en) Anti-lock brake control device
JPH0641260B2 (en) Lock prevention device
JPS6142659B2 (en)
JP2844542B2 (en) Vehicle anti-lock control method
US4239295A (en) Circuit for preventing the wheel velocity from exceeding the vehicle velocity in vehicles with antilocking brake systems
JPS6128539B2 (en)
JP2503245B2 (en) Anti-skid controller
JPS6142661B2 (en)
JP3194945B2 (en) Anti-lock control device
JP2775481B2 (en) Vehicle anti-lock control method
JP3131618B2 (en) Method for generating wheel acceleration and wheel deceleration signals
JPS6142660B2 (en)
JP2649713B2 (en) Vehicle anti-lock control method
JP2756833B2 (en) Vehicle anti-lock control method
JP2521071B2 (en) Anti-lock control method
JP2782365B2 (en) Anti-lock control method for four-wheel drive vehicle
JP2791790B2 (en) Vehicle anti-lock control method